JPH0629501A - ゲートアレイ製造装置及び製造方法 - Google Patents

Abstract

(57)【要約】 【目的】ゲートアレイ製造装置に関し、パターン作成の
ミス発生をなくすことができ、作成に要する手間を軽減
して開発期間の短縮化を図ることができることを目的と
する。 【構成】算出部９はチップサイズ、ベーシックセル数、
入出力セル数又はパッド数のうちいずれか１つを入力
し、テクノロジ情報読み込み部６のテクノロジ情報、パ
ターン情報読み込み部７の各部品のパターン情報、レイ
アウト情報読み込み部８のレイアウト情報に基づいて、
他の部品数又はチップサイズを算出する。パターン配置
部１０はテクノロジ情報読み込み部６のテクノロジ情
報、パターン情報読み込み部７の各部品のパターン情
報、レイアウト情報読み込み部８のレイアウト情報、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のうちいずれか１つの条件、及び算出部９の算出結
果を入力し、ベーシックセル、入出力セル及びパッドの
各種部品を配置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はゲートアレイのバルクパ
ターンを作成するゲートアレイ製造装置及び製造方法に
関する。

【０００２】近年のＬＳＩ技術の進歩により、予めバル
クが形成されるゲートアレイにおいても用途に応じた品
種、サイズ等が要求されるようになってきている。又、
誤りのないバルクパターンを短期間で作成できることが
望まれている。

【０００３】

【従来の技術】従来、新品種のゲートアレイの開発にあ
たり、ゲートアレイのベーシックセル、入出力セル、入
出力信号のためのパッド等の各種部品を配置したバルク
パターンは、人手によって作成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、今日の
ＬＳＩの大規模化に伴い、バルクに搭載される部品の数
も増大してきている。このため、人手によるバルクパタ
ーンの作成に多大な手間を要するとともに、ミスが発生
しやすくなるという問題がある。

【０００５】又、作業者の経験及び知識のレベルによっ
て作成されたバルクの構成がまちまちとなるという問題
を生じてきた。更に、バルクに搭載される部品数の増大
により、人手による作業では電源供給線の配線幅又は本
数を、需要にみあった電源を供給できるものとすること
が困難となってきた。

【０００６】本発明は上記問題点を解決するためになさ
れたものであって、ゲートアレイのバルクパターンの作
成においてミス発生をなくすことができるとともに、作
成に要する手間を大幅に軽減して開発期間の短縮化を図
ることができることを目的とする。

【０００７】又、本発明は電源供給線の配線幅又は本数
を、需要にみあった電源を供給できるものとすることが
できることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、第１発明は、半導体チップ上に複数のベーシックセ
ル、複数の入出力セル、入出力信号のための複数のパッ
ドの各種部品を配置することによりゲートアレイのバル
クを構成するようにしたゲートアレイ製造装置であっ
て、テクノロジ毎のグリッドピッチのテクノロジ情報を
記憶したテクノロジ情報記憶部と、テクノロジ毎のベー
シックセル、入出力セル、パッドの各部品のパターン情
報を記憶したパターン情報記憶部と、各テクノロジにお
けるシリーズ毎の各部品間の最低保証間隔のレイアウト
情報を記憶したレイアウト情報記憶部と、ゲートアレイ
作成のためのテクノロジ条件に基づいてテクノロジ情報
記憶部からそのテクノロジに対応したテクノロジ情報を
読み込むテクノロジ情報読み込み部と、ゲートアレイ作
成のためのテクノロジ条件に基づいてパターン情報記憶
部からそのテクノロジに対応したベーシックセル、入出
力セル、パッドの各部品のパターン情報を読み込むパタ
ーン情報読み込み部と、ゲートアレイ作成のためのテク
ノロジ条件及びレイアウト条件に基づいてレイアウト情
報記憶部からそのテクノロジのシリーズに対応したレイ
アウト情報を読み込むレイアウト情報読み込み部と、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のゲートアレイ作成条件のうちいずれか１つを入力
し、テクノロジ情報読み込み部からのテクノロジ情報、
パターン情報読み込み部からの各部品のパターン情報、
及びレイアウト情報読み込み部からのレイアウト情報に
基づいて、作成するゲートアレイの他の部品数又はチッ
プサイズを算出する算出部と、テクノロジ情報読み込み
部からのテクノロジ情報、パターン情報読み込み部から
の各部品のパターン情報、レイアウト情報読み込み部か
らのレイアウト情報、及びチップサイズ、ベーシックセ
ル数、入出力セル数又はパッド数のゲートアレイ作成条
件のうちいずれか１つの条件を入力するとともに、算出
部の算出結果を入力し、ベーシックセル、入出力セル及
びパッドの各種部品を配置するパターン配置部とを備え
てゲートアレイ製造装置を構成した。

【０００９】又、第２発明は、テクノロジ情報記憶部は
テクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル１個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶したものとする。レイアウト情報記憶部は各テ
クノロジにおけるシリーズ毎の電源母線とベーシックセ
ルとの間の最低保証間隔、及び電源母線と入出力セルと
の間の最低保証間隔、並びに電源母線への電源供給を行
うための電源供給線を発生可能な位置のレイアウト情報
を記憶したものとする。そして、テクノロジ条件に基づ
いてテクノロジ情報記憶部から読み込まれた電源母線の
配線幅、電源配線の隣接条件、発生ビア条件のテクノロ
ジ情報と、テクノロジ条件に基づいてレイアウト情報記
憶部から読み込まれた電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報と、パターン配置部による
各種部品の配置結果とに基づき、電源母線を配置する電
源母線配置部と、テクノロジ条件に基づいてテクノロジ
情報記憶部から読み込まれたベーシックセル１個当たり
の消費電力及び電源配線の単位幅当たりの供給電力と、
作成条件としての電源供給線の本数又は配線幅条件と、
作成条件としてのベーシックセル数又は算出部により算
出されたベーシックセル数とに基づき、電源供給線の配
線幅又は本数を算出する電源供給線算出部と、パターン
配置部による各種部品の配置結果と、電源母線配置部に
よる電源母線の配置結果と、テクノロジ条件に従ってテ
クノロジ情報記憶部から読み込まれた電源配線の隣接条
件とに基づき、電源供給線算出部により算出された電源
供給線の配置を行う電源供給線配置部とを備えてゲート
アレイ製造装置を構成した。

【００１０】又、第３発明は、半導体チップ上に複数の
ベーシックセル、複数の入出力セル、入出力信号のため
の複数のパッドの各種部品を配置することによりゲート
アレイのバルクを構成するようにしたゲートアレイ製造
方法であって、予めテクノロジ毎のグリッドピッチのテ
クノロジ情報を記憶したテクノロジ情報記憶部と、テク
ノロジ毎のベーシックセル、入出力セル、パッドの各部
品のパターン情報を記憶したパターン情報記憶部と、各
テクノロジにおけるシリーズ毎の各部品間の最低保証間
隔のレイアウト情報を記憶したレイアウト情報記憶部と
を用意しておく。

【００１１】そして、外部から入力されるゲートアレイ
のテクノロジ条件、レイアウト条件、及びチップサイ
ズ、ベーシックセル数、入出力セル数又はパッド数のい
ずれか１つに応じて、入力されたテクノロジ条件のグリ
ッドピッチのテクノロジ情報をテクノロジ情報記憶部か
ら読み出し、入力されたチップサイズ、ベーシックセ
ル、入出力セル又はパッドのいずれか１つに応じて、回
路のパターン情報をパターン情報記憶部から読み出し、
入力されたレイアウト条件に応じて各部品間の最低保証
間隔のレイアウト情報をレイアウト情報記憶部から読み
出す工程と、テクノロジ情報記憶部から読み出したテク
ノロジ情報、パターン情報記憶部から読み出したパター
ン情報、及びレイアウト情報記憶部から読み出したレイ
アウト情報と、チップサイズ、ベーシックセル数、入出
力セル数又はパッド数のいずれか１つとに基づいてチッ
プサイズ又は部品数を算出する工程と、レイアウト情報
記憶部から読み出した最低保証間隔をもってチップにベ
ーシックセル、入出力セル又はパッドを配置する工程と
を含んでゲートアレイ製造方法を構成した。

【００１２】更に、第４発明は、テクノロジ情報記憶部
はテクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル１個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶し、レイアウト情報記憶部は各テクノロジにお
けるシリーズ毎の電源母線とベーシックセルとの間の最
低保証間隔、及び電源母線と入出力セルとの間の最低保
証間隔、並びに電源母線への電源供給を行うための電源
供給線を発生可能な位置のレイアウト情報を記憶してい
る。

【００１３】そして、テクノロジ条件に基づいて電源母
線の配線幅、電源配線の隣接条件、発生ビア条件のテク
ノロジ情報をテクノロジ情報記憶部から読み出し、テク
ノロジ条件に基づいて電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報をレイアウト情報記憶部か
ら読み出し、ベーシックセル領域を囲んで電源母線を配
置する工程と、テクノロジ条件に基づいてテクノロジ情
報記憶部から読み出したベーシックセル１個当たりの消
費電力及び電源配線の単位幅当たりの供給電力と、作成
条件としての電源供給線の本数又は配線幅条件と、ベー
シックセル数とに基づき、電源供給線の配線幅又は本数
を算出し、電源母線に接続されるように電源供給線を配
置する工程とを含んでゲートアレイ製造方法を構成し
た。

【００１４】

【作用】第１，第３発明よれば、チップサイズ、ベーシ
ックセル数、入出力セル数又はパッド数のゲートアレイ
作成条件のうちいずれか１つの条件と、テクノロジ情報
読み込み部からのテクノロジ情報と、パターン情報読み
込み部からの各部品のパターン情報と、レイアウト情報
読み込み部からのレイアウト情報とに基づいて、作成す
るゲートアレイの他の部品数又はチップサイズが算出さ
れる。

【００１５】そして、テクノロジ情報読み込み部からの
テクノロジ情報と、パターン情報読み込み部からの各部
品のパターン情報と、レイアウト情報読み込み部からの
レイアウト情報と、チップサイズ、ベーシックセル数、
入出力セル数又はパッド数のゲートアレイ作成条件のう
ちいずれか１つの条件と、部品数又はチップサイズとに
基づいて、ベーシックセル、入出力セル及びパッドの各
種部品が配置される。

【００１６】従って、ゲートアレイのバルクパターンの
作成においてミス発生がなくなるとともに、作成に要す
る手間が大幅に軽減され開発期間が短縮化される。又、
第２，第４発明によれば、テクノロジ情報記憶部から読
み出された電源母線の配線幅、電源配線の隣接条件、発
生ビア条件のテクノロジ情報と、テクノロジ条件に基づ
いてレイアウト情報記憶部から読み出された電源母線と
ベーシックセルとの間の最低保証間隔、及び電源母線と
入出力セルとの間の最低保証間隔のレイアウト情報と、
各種部品の配置結果とに基づいて、ベーシックセル領域
を囲む電源母線が配置される。又、テクノロジ情報記憶
部から読み出したベーシックセル１個当たりの消費電力
及び電源配線の単位幅当たりの供給電力と、作成条件と
しての電源供給線の本数又は配線幅条件と、ベーシック
セル数とに基づいて、電源供給線の配線幅又は本数が算
出される。

【００１７】そして、各種部品の配置結果と、電源母線
配置部による電源母線の配置結果と、テクノロジ情報記
憶部から読み出した電源配線の隣接条件とに基づいて、
電源母線に接続されるように電源供給線が配置される。

【００１８】従って、電源供給線の配線幅又は本数が、
需要にみあった電源を供給できるものとなる。

【００１９】

【実施例】以下、本発明を具体化したゲートアレイ製造
装置の一実施例を図面に従って説明する。

【００２０】図３は本実施例で作成されるゲートアレイ
３０のバルク構成を示している。半導体チップ３１の中
央部には内部セル領域３２が形成され、同領域３２には
多数の内部ベーシックセル３２ａがレイアウトされてい
る。内部セル領域３２の周囲には同領域３２との間に最
低保証間隔Ｇ１をもって環状の電源母線３３がレイアウ
トされている。又、内部セル領域３２の周囲には同領域
３２との間に最低保証間隔Ｇ２をもって多数の入出力セ
ル３５がレイアウトされている。所定の入出力セル３５
からは前記電源母線３３に電源を供給するための複数の
電源供給線３４がレイアウトされている。

【００２１】各入出力セル３５の周囲には各入出力セル
３５と一対一に対応する入出力信号のためのパッド３６
がレイアウトされている。パッド３６と入出力セル３５
との間には最低保証間隔Ｇ３が設けられている。又、入
出力セル３５と半導体チップ３１の外周縁との間には最
低保証間隔Ｇ４が設けられている。更に、半導体チップ
３１の４つの隅角部にはコーナー部３７ａ〜３７ｄがレ
イアウトされている。各コーナー部３７ａ〜３７ｄには
このゲートアレイ３０のパターンずれの有無を判定する
ためのテストパターンが形成されている。

【００２２】図１は上記ゲートアレイ３０のバルクパタ
ーンを作成するためのゲートアレイ製造装置１を示して
いる。このゲートアレイ製造装置１はテクノロジ情報記
憶部としてのテクノロジライブラリ２、パターン情報記
憶部としてのパターンライブラリ３、レイアウト情報記
憶部としてのレイアウトライブラリ４、作成条件設定部
５、テクノロジ情報読み込み部６、パターン情報読み込
み部７、レイアウト情報読み込み部８、算出部９、パタ
ーン配置部１０、電源母線配置部１１、電源供給線算出
部１２、及び電源供給線配置部１３等を備えて構成され
ている。

【００２３】そして、ゲートアレイ製造装置１はゲート
アレイ作成条件としてのテクノロジ条件及びレイアウト
条件に基づいて、各種部品を配置することによりゲート
アレイのバルクを構成するようになっている。各種部品
としては複数の内部ベーシックセル、複数の入出力セ
ル、入出力信号のための複数のパッド等がある。

【００２４】尚、本実施例において、テクノロジの相違
はプロセスの相違（例えばバイポーラ技術とＭＯＳ技
術）、最小配線幅の種類等によって定義されている。テ
クノロジライブラリ２にはテクノロジ毎のグリッドピッ
チ、電源母線３３の配線幅、電源配線の隣接条件、発生
ビア条件等のテクノロジ情報が記憶されている。又、テ
クノロジライブラリ２には内部ベーシックセル３２ａの
１個当たりの消費電力、電源配線の単位幅当たりの供給
電力等のテクノロジ情報も記憶されている。

【００２５】パターンライブラリ３には、テクノロジ毎
に内部ベーシックセル３２ａ、入出力セル３５、パッド
３６等の各部品及びコーナー部３７ａ〜３７ｄのパター
ン情報が記憶されている。

【００２６】レイアウトライブラリ４には各テクノロジ
におけるシリーズ毎に内部ベーシックセル３２ａ間、入
出力セル３５間、及びパッド３６間等の同一部品間の最
低保証間隔が記憶されている。レイアウトライブラリ４
には入出力セル３５と内部セル領域３２との間の最低保
証間隔Ｇ２、入出力セル３５とパッド３６との間の最低
保証間隔Ｇ３が記憶されている。又、レイアウトライブ
ラリ４には入出力セル３５とコーナー部３７ａ〜３７ｄ
との間、及びパッド３６と内部セル領域３２との間等の
異なる部品間の最低保証間隔が記憶されている。

【００２７】又、レイアウトライブラリ４には電源母線
３３と内部セル領域３２との間の最低保証間隔Ｇ１、入
出力セル３５と半導体チップ３１の外周縁との最低保証
間隔Ｇ４が記憶されている。更に、レイアウトライブラ
リ４には電源母線３３への電源供給を行うための電源供
給線３４を発生可能な位置等のレイアウト情報が記憶さ
れている。

【００２８】作成条件設定部５には外部からゲートアレ
イ作成のためのテクノロジ条件及びレイアウト条件が設
定される。又、作成条件設定部５には作成するゲートア
レイのチップサイズ、内部ベーシックセル３２ａの個
数、入出力セル３５の個数又はパッド３６の個数のうち
いずれか１つが設定される。更に、作成条件設定部５に
は電源供給線３４の本数又は配線幅が設定される。

【００２９】テクノロジ情報読み込み部６は作成条件設
定部５に設定されたテクノロジ条件に基づいてテクノロ
ジライブラリ２からテクノロジに対応したグリッドピッ
チ、電源母線３３の配線幅、電源配線の隣接条件、発生
ビア条件、内部ベーシックセル３２ａの１個当たりの消
費電力、電源配線の単位幅当たりの供給電力等のテクノ
ロジ情報を読み込む。

【００３０】パターン情報読み込み部７は作成条件設定
部５に設定されたテクノロジ条件に基づいてパターンラ
イブラリ３からそのテクノロジに対応した内部ベーシッ
クセル３２ａ、入出力セル３５、パッド３６等の各部品
及びコーナー部３７ａ〜３７ｄのパターン情報を読み込
む。

【００３１】レイアウト情報読み込み部８は作成条件設
定部５に設定されたテクノロジ条件及びレイアウト条件
に基づいてレイアウトライブラリ４からそのテクノロジ
のシリーズに対応した同一部品間の最低保証間隔、異な
る部品間の最低保証間隔、電源母線と内部セル領域との
間の最低保証間隔、及び電源母線への電源供給を行うた
めの電源供給線を発生可能な位置等のレイアウト情報を
読み込む。

【００３２】算出部９はチップサイズ、内部ベーシック
セル数、入出力セル数又はパッド数等の作成条件のうち
作成条件設定部５に設定されたいずれか１つの作成条件
を入力する。算出部９はテクノロジ情報読み込み部６に
よって読み込まれたテクノロジ情報を入力する。又、算
出部９はパターン情報読み込み部７によって読み込まれ
た各部品のパターン情報と、レイアウト情報読み込み部
８によって読み込まれたレイアウト情報とを入力する。

【００３３】そして、算出部９は作成条件及び上記各情
報に基づいて作成するゲートアレイの他の部品数又はチ
ップサイズを算出する。例えば、図３に示すゲートアレ
イ３０において、作成条件としてチップサイズが設定さ
れている場合には、多数の入出力セル３５を配置可能な
領域の大きさが求められる。即ち、チップサイズからレ
イアウト情報における入出力セル３５と半導体チップ３
１外周縁との間の最低保証間隔Ｇ４を引くことにより入
出力セル３５を配置可能な領域の大きさが求められる。
この入出力セル３５を配置可能な領域の大きさ、パター
ン情報における入出力セル３５のサイズ及びレイアウト
情報における入出力セル３５間の最低保証間隔に基づい
て入出力セル３５の配置個数が算出される。

【００３４】次に、入出力セル３５を配置可能な領域の
大きさと、レイアウト情報における入出力セル３５とパ
ッド３６との間の最低保証間隔Ｇ３とに基づいて多数の
パッド３６を配置可能な領域の大きさが求められる。こ
のパッド３６を配置可能な領域の大きさ、パターン情報
におけるパッド３６のサイズ及びレイアウト情報におけ
るパッド３６間の最低保証間隔に基づいてパッド３６の
配置個数が算出される。

【００３５】そして、入出力セル３５を配置可能な領域
の大きさと、レイアウト情報における入出力セル３５と
内部セル領域３２との間の最低保証間隔Ｇ２とに基づい
て内部セル領域３２の大きさが求められる。この内部セ
ル領域３２の大きさ、パターン情報における内部ベーシ
ックセル３２ａのサイズ及びレイアウト情報における内
部ベーシックセル３２ａ間の最低保証間隔に基づいて内
部ベーシックセルの配置個数が算出される。

【００３６】又、ゲートアレイ３０において、作成条件
として内部ベーシックセル数が設定されている場合に
は、内部セル領域３２の大きさが求められる。即ち、内
部ベーシックセル３２ａの個数、パターン情報における
内部ベーシックセル３２ａのサイズ及びレイアウト情報
における内部ベーシックセル３２ａ間の最低保証間隔に
基づいて内部セル領域３２の大きさが求められる。この
内部セル領域３２の大きさと、レイアウト情報における
入出力セル３５と内部セル領域３２との間の最低保証間
隔Ｇ２とに基づいて多数の入出力セル３５を配置可能な
領域の大きさが求められる。この入出力セル３５を配置
可能な領域の大きさ、パターン情報における入出力セル
３５のサイズ及びレイアウト情報における入出力セル３
５間の最低保証間隔に基づいて入出力セル３５の配置個
数が算出される。

【００３７】次に、入出力セル３５を配置可能な領域の
大きさと、レイアウト情報における入出力セル３５とパ
ッド３６との間の最低保証間隔Ｇ３とに基づいてパッド
３６を配置可能な領域の大きさが求められる。このパッ
ド３６を配置可能な領域の大きさ、パターン情報におけ
るパッド３６のサイズ及びレイアウト情報におけるパッ
ド３６間の最低保証間隔に基づいてパッド３６の配置個
数が算出される。

【００３８】そして、入出力セル３５を配置可能な領域
の大きさと、レイアウト情報における入出力セル３５と
半導体チップ３１外周縁との間の最低保証間隔Ｇ４とに
基づいて半導体チップ３１のチップサイズが求められ
る。

【００３９】又、ゲートアレイ３０において、作成条件
として入出力セル数が設定されている場合には、多数の
入出力セル３５を配置可能な領域の大きさが求められ
る。即ち、入出力セル３５の個数、パターン情報におけ
る入出力セル３５のサイズ及びレイアウト情報における
入出力セル３５間の最低保証間隔に基づいて入出力セル
３５を配置可能な領域の大きさが求められる。この入出
力セル３５を配置可能な領域の大きさと、レイアウト情
報における入出力セル３５と内部セル領域３２との間の
最低保証間隔Ｇ２とに基づいて内部セル領域３２の大き
さが求められる。この内部セル領域３２の大きさ、パタ
ーン情報における内部ベーシックセル３２ａのサイズ及
びレイアウト情報における内部ベーシックセル３２ａ間
の最低保証間隔に基づいて内部ベーシックセル３２ａの
配置個数が算出される。

【００４０】次に、入出力セル３５を配置可能な領域の
大きさと、レイアウト情報における入出力セル３５とパ
ッド３６との間の最低保証間隔Ｇ３とに基づいてパッド
３６を配置可能な領域の大きさが求められる。このパッ
ド３６を配置可能な領域の大きさ、パターン情報におけ
るパッド３６のサイズ及びレイアウト情報におけるパッ
ド３６間の最低保証間隔に基づいてパッド３６の配置個
数が算出される。

【００４１】そして、入出力セル３５を配置可能な領域
の大きさと、レイアウト情報における入出力セル３５と
半導体チップ３１外周縁との間の最低保証間隔Ｇ４とに
基づいて半導体チップ３１のチップサイズが求められ
る。

【００４２】更に、ゲートアレイ３０において、作成条
件としてパッド数が設定されている場合には、多数のパ
ッド３６を配置可能な領域の大きさが求められる。即
ち、パッド３６の個数、パターン情報におけるパッド３
６のサイズ及びレイアウト情報におけるパッド３６間の
最低保証間隔に基づいてパッド３６を配置可能な領域の
大きさが求められる。このパッド３６を配置可能な領域
の大きさと、レイアウト情報における入出力セル３５と
パッド３６との間の最低保証間隔Ｇ３とに基づいて多数
の入出力セル３５を配置可能な領域の大きさが求められ
る。この入出力セル３５を配置可能な領域の大きさ、パ
ターン情報における入出力セル３５のサイズ及びレイア
ウト情報における入出力セル３５間の最低保証間隔に基
づいて入出力セル３５の配置個数が算出される。

【００４３】次に、入出力セル３５を配置可能な領域の
大きさと、レイアウト情報における入出力セル３５と内
部セル領域３２との間の最低保証間隔Ｇ２とに基づいて
内部セル領域３２の大きさが求められる。この内部セル
領域３２の大きさ、パターン情報における内部ベーシッ
クセル３２ａのサイズ及びレイアウト情報における内部
ベーシックセル３２ａ間の最低保証間隔に基づいて内部
ベーシックセル３２ａの配置個数が算出される。

【００４４】そして、入出力セル３５を配置可能な領域
の大きさと、レイアウト情報における入出力セル３５と
半導体チップ３１外周縁との間の最低保証間隔Ｇ４とに
基づいて半導体チップ３１のチップサイズが求められ
る。

【００４５】パターン配置部１０はテクノロジ情報読み
込み部６によって読み込まれたテクノロジ情報、パター
ン情報読み込み部７によって読み込まれた各部品のパタ
ーン情報を入力する。又、パターン配置部１０はレイア
ウト情報読み込み部８によって読み込まれたレイアウト
情報、作成条件設定部５に設定された作成条件、及び前
記算出部９により算出された各部品の数又はチップサイ
ズを入力する。

【００４６】そして、パターン配置部１０は作成するゲ
ートアレイのサイズを決定し、内部ベーシックセル３２
ａ、入出力セル３５及びパッド３６等の各種部品を配置
する。

【００４７】電源母線配置部１１はテクノロジ情報読み
込み部６によって読み込まれた電源母線３３の配線幅、
電源配線の隣接条件、発生ビア条件等のテクノロジ情報
を入力する。電源母線配置部１１はレイアウト情報読み
込み部８によって読み込まれた電源母線３３と内部セル
領域３２との間の最低保証間隔等のレイアウト情報を入
力する。又、電源母線配置部１１は前記パターン配置部
１０による各種部品の配置結果を入力する。

【００４８】そして、電源母線配置部１１は入力したテ
クノロジ情報、レイアウト情報、及び各種部品の配置結
果に基づいて電源母線を配置する。電源供給線算出部１
２はテクノロジ情報読み込み部６によって読み込まれた
内部ベーシックセル１個当たりの消費電力及び電源配線
の単位幅当たりの供給電力等のテクノロジ情報、作成条
件設定部５に設定された電源供給線の本数又は配線幅条
件を入力する。又、電源供給線算出部１２は作成条件設
定部５に設定された作成条件としての内部ベーシックセ
ル数又は前記算出部９により算出された内部ベーシック
セル数を入力する。

【００４９】そして、電源供給線算出部１２は作成条件
設定部５に電源供給線の本数が設定されている場合に
は、需要にみあった電源を供給できる電源供給線の配線
幅を以下の式（１）〜（３）に従って算出する。

【００５０】即ち、内部ベーシックセル１個当たりの消
費電力をＫ１、内部ベーシックセル数をＣｎ、内部ベー
シックセルの全消費電力をＣｐとする。電源配線の単位
幅当たりの供給電力をＫ２、各電源供給線の供給電力を
Ｐ、電源供給線の本数をＮ、各電源供給線の幅をＷとす
る。すると、

【００５１】

【数１】

【００５２】となる。ここで、電源供給線の本数Ｎが分
かっているので、各電源供給線の供給電力Ｐは、

【００５３】

【数２】

【００５４】となる。従って、各電源供給線の幅Ｗは、

【００５５】

【数３】

【００５６】で求められる。又、電源供給線算出部１２
は作成条件設定部５に電源供給線の配線幅が設定されて
いる場合には、需要にみあった電源を供給できる電源供
給線の本数を以下の式（４）〜（６）に従って算出す
る。

【００５７】即ち、内部ベーシックセル１個当たりの消
費電力をＫ１、内部ベーシックセル数をＣｎ、内部ベー
シックセルの全消費電力をＣｐとする。電源配線の単位
幅当たりの供給電力をＫ２、各電源供給線の供給電力を
Ｐ、電源供給線の本数をＮ、各電源供給線の幅をＷとす
る。すると、

【００５８】

【数４】

【００５９】となる。ここで、各電源供給線の幅Ｗが分
かっているので、各電源供給線の供給電力Ｐは、

【００６０】

【数５】

【００６１】となる。従って、電源供給線の本数Ｎは、

【００６２】

【数６】

【００６３】で求められる。電源供給線配置部１３はテ
クノロジ情報読み込み部６によって読み込まれた電源配
線の隣接条件、発生ビア条件等のテクノロジ情報、レイ
アウト情報読み込み部８によって読み込まれた電源供給
線を発生可能な位置情報を入力する。又、電源供給線配
置部１３はパターン配置部１０による各種部品の配置結
果と、電源供給線算出部１２により算出された電源供給
線の本数又は配線幅を入力する。

【００６４】そして、電源供給線配置部１３は上記の各
情報に基づいて、電源供給線算出部１２により算出され
た配線幅をもつ電源供給線又は算出された本数の電源供
給線を配置する。

【００６５】図２は上記のように構成されたゲートアレ
イ製造装置１のゲートアレイ作成処理を示す。ゲートア
レイ作成処理に先立って、作成条件設定部５に外部から
作成するゲートアレイのテクノロジ条件、レイアウト条
件が入力される。又、作成条件設定部５にチップサイ
ズ、内部ベーシックセル数、入出力セル数又はパッド数
のいずれか１つが設定されるとともに、電源供給線の本
数又は配線幅が設定される。

【００６６】まず、ステップ２１でテクノロジライブラ
リ２からそのテクノロジに対応したグリッドピッチ、電
源母線３３の配線幅、電源配線の隣接条件、発生ビア条
件、内部ベーシックセル３２ａの１個当たりの消費電
力、電源配線の単位幅当たりの供給電力等のテクノロジ
情報が読み込まれる。

【００６７】ステップ２２でパターンライブラリ３から
そのテクノロジに対応した内部ベーシックセル３２ａ、
入出力セル３５、パッド３６等の各部品及びコーナー部
３７ａ〜３７ｄのパターン情報が読み込まれる。

【００６８】次のステップ２３ではレイアウトライブラ
リ４からそのテクノロジのシリーズに対応した同一部品
間の最低保証間隔、異なる部品間の最低保証間隔、電源
母線と内部セル領域との間の最低保証間隔、及び電源母
線への電源供給を行うための電源供給線を発生可能な位
置等のレイアウト情報が読み込まれる。

【００６９】ステップ２４でチップサイズ、内部ベーシ
ックセル数、入出力セル数又はパッド数等の作成条件の
うちいずれか１つの作成条件と、前記ステップ２１〜２
３で読み込まれたテクノロジ情報、パターン情報、及び
レイアウト情報と基づいて作成するゲートアレイの他の
部品数又はチップサイズが算出される。

【００７０】続くステップ２５で、図３に示すように半
導体チップ３１上に各入出力セル３５がチップ３１の外
周縁との間に最低保証間隔Ｇ４をもって配置され、各パ
ッド３６が入出力セル３５との間に最低保証間隔Ｇ３を
もって配置される。又、内部セル領域３２が入出力セル
３５との間に最低保証間隔Ｇ２をもって形成され、内部
セル領域３２に各内部ベーシックセル３２ａが配置され
る。更に、コーナー部３７ａ〜３７ｄが半導体チップ３
１上に配置される。

【００７１】そして、次のステップ２６では電源母線３
３が内部セル領域３２との間の最低保証間隔Ｇ１をもっ
て内部セル領域３２を取り囲むように配置される。次い
で、ステップ２７で内部ベーシックセル３２ａの１個当
たりの消費電力及び電源配線の単位幅当たりの供給電力
等のテクノロジ情報、作成条件としての電源供給線の本
数又は配線幅、作成条件としての内部ベーシックセル数
又は前記ステップ２４で算出された内部ベーシックセル
数等に基づいて、需要にみあった電源を供給できる電源
供給線３４の配線幅又は本数が算出される。

【００７２】そして、ステップ２８で電源配線の隣接条
件、発生ビア条件等のテクノロジ情報、電源供給線３４
を発生可能な位置情報、各部品の配置結果、作成条件と
しての電源供給線の本数又は配線幅等に基づいて、ステ
ップ２７で算出された配線幅又は本数の電源供給線３４
が電源母線３３に接続されるように配置される。

【００７３】このように、本実施例によれば、ゲートア
レイの作成条件としてテクノロジ条件及びレイアウト条
件と、チップサイズ、内部ベーシックセル数、入出力セ
ル数又はパッド数のいずれか１つの条件を設定するよう
にした。そして、これらによって作成したいゲートアレ
イの他の部品数又はチップサイズが算出され、内部ベー
シックセル、入出力セル及びパッド等の各部品が配置さ
れる。

【００７４】従って、ゲートアレイのバルクパターンの
作成においてミス発生をなくすことができるとともに、
作成に要する手間を大幅に軽減して開発期間を短縮化す
ることができる。

【００７５】又、本実施例によれば、ゲートアレイの作
成条件として電源供給線の本数又は配線幅を追加して設
定するようにした。そして、電源供給線の本数又は配線
幅にに基づいて電源供給線の配線幅又は本数を算出する
ようにした。従って、電源供給線の配線幅又は本数を需
要にみあった電源を供給できるものとすることができ
る。

【００７６】尚、本実施例では内部ベーシックセル３２
ａ、入出力セル３５及びパッド３６と、電源母線３３及
び電源供給線３４とを備えたゲートアレイ３０の作成に
ついて述べたが、ゲートアレイの作成を行う際、内部ベ
ーシックセル３２ａ、入出力セル３５及びパッド３６の
配置までを行い、電源母線３３及び電源供給線３４の作
成は必要に応じて行うようにしてもよい。

【００７７】

【発明の効果】以上詳述したように、第１，第３発明に
よれば、ゲートアレイのバルクパターンの作成において
ミス発生をなくすことができるとともに、作成に要する
手間を大幅に軽減して開発期間の短縮化を図ることがで
きる。

【００７８】又、第２，第４発明によれば、電源供給線
の配線幅又は本数を、需要にみあった電源を供給できる
ものとすることができる。

【図面の簡単な説明】

【図１】一実施例のゲートアレイ製造装置を示すブロッ
ク図である。

【図２】一実施例のゲートアレイ作成処理を示すフロー
チャートである。

【図３】ゲートアレイのバルク構成を示すレイアウト図
である。

【符号の説明】

１ ゲートアレイ製造装置 ２ テクノロジ情報記憶部としてのテクノロジライブラ
リ ３ パターン情報記憶部としてのパターンライブラリ ４ レイアウト情報記憶部としてのレイアウトライブラ
リ ５ 作成条件設定部 ６ テクノロジ情報読み込み部 ７ パターン情報読み込み部 ８ レイアウト情報読み込み部 ９ 算出部 １０ パターン配置部 １１ 電源母線配置部 １２ 電源供給線算出部 １３ 電源供給線配置部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体チップ上に複数のベーシックセ
   ル、複数の入出力セル、入出力信号のための複数のパッ
   ドの各種部品を配置することによりゲートアレイのバル
   クを構成するようにしたゲートアレイ製造装置であっ
   て、 テクノロジ毎のグリッドピッチのテクノロジ情報を記憶
   したテクノロジ情報記憶部（２）と、 テクノロジ毎のベーシックセル、入出力セル、パッドの
   各部品のパターン情報を記憶したパターン情報記憶部
   （３）と、 各テクノロジにおけるシリーズ毎の各部品間の最低保証
   間隔のレイアウト情報を記憶したレイアウト情報記憶部
   （４）と、 ゲートアレイ作成のためのテクノロジ条件に基づいてテ
   クノロジ情報記憶部（２）からそのテクノロジに対応し
   たテクノロジ情報を読み込むテクノロジ情報読み込み部
   （６）と、 ゲートアレイ作成のためのテクノロジ条件に基づいてパ
   ターン情報記憶部（３）からそのテクノロジに対応した
   ベーシックセル、入出力セル、パッドの各部品のパター
   ン情報を読み込むパターン情報読み込み部（７）と、 ゲートアレイ作成のためのテクノロジ条件及びレイアウ
   ト条件に基づいてレイアウト情報記憶部（４）からその
   テクノロジのシリーズに対応したレイアウト情報を読み
   込むレイアウト情報読み込み部（８）と、 チップサイズ、ベーシックセル数、入出力セル数又はパ
   ッド数のゲートアレイ作成条件のうちいずれか１つを入
   力し、テクノロジ情報読み込み部（６）からのテクノロ
   ジ情報、パターン情報読み込み部（７）からの各部品の
   パターン情報、及びレイアウト情報読み込み部（８）か
   らのレイアウト情報に基づいて、作成するゲートアレイ
   の他の部品数又はチップサイズを算出する算出部（９）
   と、 テクノロジ情報読み込み部（６）からのテクノロジ情
   報、パターン情報読み込み部（７）からの各部品のパタ
   ーン情報、レイアウト情報読み込み部（８）からのレイ
   アウト情報、及びチップサイズ、ベーシックセル数、入
   出力セル数又はパッド数のゲートアレイ作成条件のうち
   いずれか１つの条件を入力するとともに、算出部（９）
   の算出結果を入力し、ベーシックセル、入出力セル及び
   パッドの各種部品を配置するパターン配置部（１０）と
   を備えることを特徴とするゲートアレイ製造装置。
2. 【請求項２】 前記テクノロジ情報記憶部（２）はテク
   ノロジ毎の電源母線の配線幅、電源配線の隣接条件、発
   生ビア条件、ベーシックセル１個当たりの消費電力、電
   源配線の単位幅当たりの供給電力のテクノロジ情報を記
   憶し、前記レイアウト情報記憶部（４）は各テクノロジ
   におけるシリーズ毎の電源母線とベーシックセルとの間
   の最低保証間隔、及び電源母線と入出力セルとの間の最
   低保証間隔、並びに電源母線への電源供給を行うための
   電源供給線を発生可能な位置のレイアウト情報を記憶し
   ており、 テクノロジ条件に基づいてテクノロジ情報記憶部（２）
   から読み込まれた電源母線の配線幅、電源配線の隣接条
   件、発生ビア条件のテクノロジ情報と、テクノロジ条件
   に基づいてレイアウト情報記憶部（４）から読み込まれ
   た電源母線とベーシックセルとの間の最低保証間隔、及
   び電源母線と入出力セルとの間の最低保証間隔のレイア
   ウト情報と、前記パターン配置部（１０）による各種部
   品の配置結果とに基づいて電源母線を配置する電源母線
   配置部（１１）と、 テクノロジ条件に基づいてテクノロジ情報記憶部（２）
   から読み込まれたベーシックセル１個当たりの消費電力
   及び電源配線の単位幅当たりの供給電力と、作成条件と
   しての電源供給線の本数又は配線幅条件と、作成条件と
   してのベーシックセル数又は前記算出部（９）により算
   出されたベーシックセル数とに基づき、電源供給線の配
   線幅又は本数を算出する電源供給線算出部（１２）と、 前記パターン配置部（１０）による各種部品の配置結果
   と、前記電源母線配置部（１１）による電源母線の配置
   結果と、テクノロジ条件に従ってテクノロジ情報記憶部
   （２）から読み込まれた電源配線の隣接条件とに基づ
   き、前記電源供給線算出部（１２）により算出された電
   源供給線の配置を行う電源供給線配置部（１３）とを備
   えることを特徴とする請求項１に記載のゲートアレイ製
   造装置。
3. 【請求項３】 半導体チップ上に複数のベーシックセ
   ル、複数の入出力セル、入出力信号のための複数のパッ
   ドの各種部品を配置することによりゲートアレイのバル
   クを構成するようにしたゲートアレイ製造方法であっ
   て、 予めテクノロジ毎のグリッドピッチのテクノロジ情報を
   記憶したテクノロジ情報記憶部（２）と、テクノロジ毎
   のベーシックセル、入出力セル、パッドの各部品のパタ
   ーン情報を記憶したパターン情報記憶部（３）と、各テ
   クノロジにおけるシリーズ毎の各部品間の最低保証間隔
   のレイアウト情報を記憶したレイアウト情報記憶部
   （４）とを用意し、 外部から入力されるゲートアレイのテクノロジ条件、レ
   イアウト条件、及びチップサイズ、ベーシックセル数、
   入出力セル数又はパッド数のいずれか１つに応じて、入
   力されたテクノロジ条件のグリッドピッチのテクノロジ
   情報をテクノロジ情報記憶部（２）から読み出し、入力
   されたチップサイズ、ベーシックセル、入出力セル又は
   パッドのいずれか１つに応じて、回路のパターン情報を
   パターン情報記憶部（３）から読み出し、入力されたレ
   イアウト条件に応じて各部品間の最低保証間隔のレイア
   ウト情報をレイアウト情報記憶部（４）から読み出す工
   程と、 前記テクノロジ情報記憶部（２）から読み出したテクノ
   ロジ情報、パターン情報記憶部（３）から読み出したパ
   ターン情報、及びレイアウト情報記憶部（４）から読み
   出したレイアウト情報と、チップサイズ、ベーシックセ
   ル数、入出力セル数又はパッド数のいずれか１つとに基
   づいてチップサイズ又は部品数を算出する工程と、 レイアウト情報記憶部（４）から読み出した最低保証間
   隔をもってチップにベーシックセル、入出力セル又はパ
   ッドを配置する工程とを含むことを特徴とするゲートア
   レイ製造方法。
4. 【請求項４】 前記テクノロジ情報記憶部（２）はテク
   ノロジ毎の電源母線の配線幅、電源配線の隣接条件、発
   生ビア条件、ベーシックセル１個当たりの消費電力、電
   源配線の単位幅当たりの供給電力のテクノロジ情報を記
   憶し、前記レイアウト情報記憶部（４）は各テクノロジ
   におけるシリーズ毎の電源母線とベーシックセルとの間
   の最低保証間隔、及び電源母線と入出力セルとの間の最
   低保証間隔、並びに電源母線への電源供給を行うための
   電源供給線を発生可能な位置のレイアウト情報を記憶し
   ており、 テクノロジ条件に基づいて電源母線の配線幅、電源配線
   の隣接条件、発生ビア条件のテクノロジ情報をテクノロ
   ジ情報記憶部（２）から読み出し、テクノロジ条件に基
   づいて電源母線とベーシックセルとの間の最低保証間
   隔、及び電源母線と入出力セルとの間の最低保証間隔の
   レイアウト情報をレイアウト情報記憶部（４）から読み
   出し、ベーシックセル領域を囲んで電源母線を配置する
   工程と、 テクノロジ条件に基づいてテクノロジ情報記憶部（２）
   から読み出したベーシックセル１個当たりの消費電力及
   び電源配線の単位幅当たりの供給電力と、作成条件とし
   ての電源供給線の本数又は配線幅条件と、ベーシックセ
   ル数とに基づき、電源供給線の配線幅又は本数を算出
   し、前記電源母線に接続されるように電源供給線を配置
   する工程とを含むことを特徴とする請求項３に記載のゲ
   ートアレイ製造方法。