JPH0629501A - ゲートアレイ製造装置及び製造方法 - Google Patents
ゲートアレイ製造装置及び製造方法Info
- Publication number
- JPH0629501A JPH0629501A JP4181340A JP18134092A JPH0629501A JP H0629501 A JPH0629501 A JP H0629501A JP 4181340 A JP4181340 A JP 4181340A JP 18134092 A JP18134092 A JP 18134092A JP H0629501 A JPH0629501 A JP H0629501A
- Authority
- JP
- Japan
- Prior art keywords
- technology
- power supply
- input
- information
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ゲートアレイ製造装置に関し、パターン作成の
ミス発生をなくすことができ、作成に要する手間を軽減
して開発期間の短縮化を図ることができることを目的と
する。 【構成】算出部9はチップサイズ、ベーシックセル数、
入出力セル数又はパッド数のうちいずれか1つを入力
し、テクノロジ情報読み込み部6のテクノロジ情報、パ
ターン情報読み込み部7の各部品のパターン情報、レイ
アウト情報読み込み部8のレイアウト情報に基づいて、
他の部品数又はチップサイズを算出する。パターン配置
部10はテクノロジ情報読み込み部6のテクノロジ情
報、パターン情報読み込み部7の各部品のパターン情
報、レイアウト情報読み込み部8のレイアウト情報、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のうちいずれか1つの条件、及び算出部9の算出結
果を入力し、ベーシックセル、入出力セル及びパッドの
各種部品を配置する。
ミス発生をなくすことができ、作成に要する手間を軽減
して開発期間の短縮化を図ることができることを目的と
する。 【構成】算出部9はチップサイズ、ベーシックセル数、
入出力セル数又はパッド数のうちいずれか1つを入力
し、テクノロジ情報読み込み部6のテクノロジ情報、パ
ターン情報読み込み部7の各部品のパターン情報、レイ
アウト情報読み込み部8のレイアウト情報に基づいて、
他の部品数又はチップサイズを算出する。パターン配置
部10はテクノロジ情報読み込み部6のテクノロジ情
報、パターン情報読み込み部7の各部品のパターン情
報、レイアウト情報読み込み部8のレイアウト情報、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のうちいずれか1つの条件、及び算出部9の算出結
果を入力し、ベーシックセル、入出力セル及びパッドの
各種部品を配置する。
Description
【0001】
【産業上の利用分野】本発明はゲートアレイのバルクパ
ターンを作成するゲートアレイ製造装置及び製造方法に
関する。
ターンを作成するゲートアレイ製造装置及び製造方法に
関する。
【0002】近年のLSI技術の進歩により、予めバル
クが形成されるゲートアレイにおいても用途に応じた品
種、サイズ等が要求されるようになってきている。又、
誤りのないバルクパターンを短期間で作成できることが
望まれている。
クが形成されるゲートアレイにおいても用途に応じた品
種、サイズ等が要求されるようになってきている。又、
誤りのないバルクパターンを短期間で作成できることが
望まれている。
【0003】
【従来の技術】従来、新品種のゲートアレイの開発にあ
たり、ゲートアレイのベーシックセル、入出力セル、入
出力信号のためのパッド等の各種部品を配置したバルク
パターンは、人手によって作成されている。
たり、ゲートアレイのベーシックセル、入出力セル、入
出力信号のためのパッド等の各種部品を配置したバルク
パターンは、人手によって作成されている。
【0004】
【発明が解決しようとする課題】しかしながら、今日の
LSIの大規模化に伴い、バルクに搭載される部品の数
も増大してきている。このため、人手によるバルクパタ
ーンの作成に多大な手間を要するとともに、ミスが発生
しやすくなるという問題がある。
LSIの大規模化に伴い、バルクに搭載される部品の数
も増大してきている。このため、人手によるバルクパタ
ーンの作成に多大な手間を要するとともに、ミスが発生
しやすくなるという問題がある。
【0005】又、作業者の経験及び知識のレベルによっ
て作成されたバルクの構成がまちまちとなるという問題
を生じてきた。更に、バルクに搭載される部品数の増大
により、人手による作業では電源供給線の配線幅又は本
数を、需要にみあった電源を供給できるものとすること
が困難となってきた。
て作成されたバルクの構成がまちまちとなるという問題
を生じてきた。更に、バルクに搭載される部品数の増大
により、人手による作業では電源供給線の配線幅又は本
数を、需要にみあった電源を供給できるものとすること
が困難となってきた。
【0006】本発明は上記問題点を解決するためになさ
れたものであって、ゲートアレイのバルクパターンの作
成においてミス発生をなくすことができるとともに、作
成に要する手間を大幅に軽減して開発期間の短縮化を図
ることができることを目的とする。
れたものであって、ゲートアレイのバルクパターンの作
成においてミス発生をなくすことができるとともに、作
成に要する手間を大幅に軽減して開発期間の短縮化を図
ることができることを目的とする。
【0007】又、本発明は電源供給線の配線幅又は本数
を、需要にみあった電源を供給できるものとすることが
できることを目的とする。
を、需要にみあった電源を供給できるものとすることが
できることを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、第1発明は、半導体チップ上に複数のベーシックセ
ル、複数の入出力セル、入出力信号のための複数のパッ
ドの各種部品を配置することによりゲートアレイのバル
クを構成するようにしたゲートアレイ製造装置であっ
て、テクノロジ毎のグリッドピッチのテクノロジ情報を
記憶したテクノロジ情報記憶部と、テクノロジ毎のベー
シックセル、入出力セル、パッドの各部品のパターン情
報を記憶したパターン情報記憶部と、各テクノロジにお
けるシリーズ毎の各部品間の最低保証間隔のレイアウト
情報を記憶したレイアウト情報記憶部と、ゲートアレイ
作成のためのテクノロジ条件に基づいてテクノロジ情報
記憶部からそのテクノロジに対応したテクノロジ情報を
読み込むテクノロジ情報読み込み部と、ゲートアレイ作
成のためのテクノロジ条件に基づいてパターン情報記憶
部からそのテクノロジに対応したベーシックセル、入出
力セル、パッドの各部品のパターン情報を読み込むパタ
ーン情報読み込み部と、ゲートアレイ作成のためのテク
ノロジ条件及びレイアウト条件に基づいてレイアウト情
報記憶部からそのテクノロジのシリーズに対応したレイ
アウト情報を読み込むレイアウト情報読み込み部と、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のゲートアレイ作成条件のうちいずれか1つを入力
し、テクノロジ情報読み込み部からのテクノロジ情報、
パターン情報読み込み部からの各部品のパターン情報、
及びレイアウト情報読み込み部からのレイアウト情報に
基づいて、作成するゲートアレイの他の部品数又はチッ
プサイズを算出する算出部と、テクノロジ情報読み込み
部からのテクノロジ情報、パターン情報読み込み部から
の各部品のパターン情報、レイアウト情報読み込み部か
らのレイアウト情報、及びチップサイズ、ベーシックセ
ル数、入出力セル数又はパッド数のゲートアレイ作成条
件のうちいずれか1つの条件を入力するとともに、算出
部の算出結果を入力し、ベーシックセル、入出力セル及
びパッドの各種部品を配置するパターン配置部とを備え
てゲートアレイ製造装置を構成した。
め、第1発明は、半導体チップ上に複数のベーシックセ
ル、複数の入出力セル、入出力信号のための複数のパッ
ドの各種部品を配置することによりゲートアレイのバル
クを構成するようにしたゲートアレイ製造装置であっ
て、テクノロジ毎のグリッドピッチのテクノロジ情報を
記憶したテクノロジ情報記憶部と、テクノロジ毎のベー
シックセル、入出力セル、パッドの各部品のパターン情
報を記憶したパターン情報記憶部と、各テクノロジにお
けるシリーズ毎の各部品間の最低保証間隔のレイアウト
情報を記憶したレイアウト情報記憶部と、ゲートアレイ
作成のためのテクノロジ条件に基づいてテクノロジ情報
記憶部からそのテクノロジに対応したテクノロジ情報を
読み込むテクノロジ情報読み込み部と、ゲートアレイ作
成のためのテクノロジ条件に基づいてパターン情報記憶
部からそのテクノロジに対応したベーシックセル、入出
力セル、パッドの各部品のパターン情報を読み込むパタ
ーン情報読み込み部と、ゲートアレイ作成のためのテク
ノロジ条件及びレイアウト条件に基づいてレイアウト情
報記憶部からそのテクノロジのシリーズに対応したレイ
アウト情報を読み込むレイアウト情報読み込み部と、チ
ップサイズ、ベーシックセル数、入出力セル数又はパッ
ド数のゲートアレイ作成条件のうちいずれか1つを入力
し、テクノロジ情報読み込み部からのテクノロジ情報、
パターン情報読み込み部からの各部品のパターン情報、
及びレイアウト情報読み込み部からのレイアウト情報に
基づいて、作成するゲートアレイの他の部品数又はチッ
プサイズを算出する算出部と、テクノロジ情報読み込み
部からのテクノロジ情報、パターン情報読み込み部から
の各部品のパターン情報、レイアウト情報読み込み部か
らのレイアウト情報、及びチップサイズ、ベーシックセ
ル数、入出力セル数又はパッド数のゲートアレイ作成条
件のうちいずれか1つの条件を入力するとともに、算出
部の算出結果を入力し、ベーシックセル、入出力セル及
びパッドの各種部品を配置するパターン配置部とを備え
てゲートアレイ製造装置を構成した。
【0009】又、第2発明は、テクノロジ情報記憶部は
テクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル1個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶したものとする。レイアウト情報記憶部は各テ
クノロジにおけるシリーズ毎の電源母線とベーシックセ
ルとの間の最低保証間隔、及び電源母線と入出力セルと
の間の最低保証間隔、並びに電源母線への電源供給を行
うための電源供給線を発生可能な位置のレイアウト情報
を記憶したものとする。そして、テクノロジ条件に基づ
いてテクノロジ情報記憶部から読み込まれた電源母線の
配線幅、電源配線の隣接条件、発生ビア条件のテクノロ
ジ情報と、テクノロジ条件に基づいてレイアウト情報記
憶部から読み込まれた電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報と、パターン配置部による
各種部品の配置結果とに基づき、電源母線を配置する電
源母線配置部と、テクノロジ条件に基づいてテクノロジ
情報記憶部から読み込まれたベーシックセル1個当たり
の消費電力及び電源配線の単位幅当たりの供給電力と、
作成条件としての電源供給線の本数又は配線幅条件と、
作成条件としてのベーシックセル数又は算出部により算
出されたベーシックセル数とに基づき、電源供給線の配
線幅又は本数を算出する電源供給線算出部と、パターン
配置部による各種部品の配置結果と、電源母線配置部に
よる電源母線の配置結果と、テクノロジ条件に従ってテ
クノロジ情報記憶部から読み込まれた電源配線の隣接条
件とに基づき、電源供給線算出部により算出された電源
供給線の配置を行う電源供給線配置部とを備えてゲート
アレイ製造装置を構成した。
テクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル1個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶したものとする。レイアウト情報記憶部は各テ
クノロジにおけるシリーズ毎の電源母線とベーシックセ
ルとの間の最低保証間隔、及び電源母線と入出力セルと
の間の最低保証間隔、並びに電源母線への電源供給を行
うための電源供給線を発生可能な位置のレイアウト情報
を記憶したものとする。そして、テクノロジ条件に基づ
いてテクノロジ情報記憶部から読み込まれた電源母線の
配線幅、電源配線の隣接条件、発生ビア条件のテクノロ
ジ情報と、テクノロジ条件に基づいてレイアウト情報記
憶部から読み込まれた電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報と、パターン配置部による
各種部品の配置結果とに基づき、電源母線を配置する電
源母線配置部と、テクノロジ条件に基づいてテクノロジ
情報記憶部から読み込まれたベーシックセル1個当たり
の消費電力及び電源配線の単位幅当たりの供給電力と、
作成条件としての電源供給線の本数又は配線幅条件と、
作成条件としてのベーシックセル数又は算出部により算
出されたベーシックセル数とに基づき、電源供給線の配
線幅又は本数を算出する電源供給線算出部と、パターン
配置部による各種部品の配置結果と、電源母線配置部に
よる電源母線の配置結果と、テクノロジ条件に従ってテ
クノロジ情報記憶部から読み込まれた電源配線の隣接条
件とに基づき、電源供給線算出部により算出された電源
供給線の配置を行う電源供給線配置部とを備えてゲート
アレイ製造装置を構成した。
【0010】又、第3発明は、半導体チップ上に複数の
ベーシックセル、複数の入出力セル、入出力信号のため
の複数のパッドの各種部品を配置することによりゲート
アレイのバルクを構成するようにしたゲートアレイ製造
方法であって、予めテクノロジ毎のグリッドピッチのテ
クノロジ情報を記憶したテクノロジ情報記憶部と、テク
ノロジ毎のベーシックセル、入出力セル、パッドの各部
品のパターン情報を記憶したパターン情報記憶部と、各
テクノロジにおけるシリーズ毎の各部品間の最低保証間
隔のレイアウト情報を記憶したレイアウト情報記憶部と
を用意しておく。
ベーシックセル、複数の入出力セル、入出力信号のため
の複数のパッドの各種部品を配置することによりゲート
アレイのバルクを構成するようにしたゲートアレイ製造
方法であって、予めテクノロジ毎のグリッドピッチのテ
クノロジ情報を記憶したテクノロジ情報記憶部と、テク
ノロジ毎のベーシックセル、入出力セル、パッドの各部
品のパターン情報を記憶したパターン情報記憶部と、各
テクノロジにおけるシリーズ毎の各部品間の最低保証間
隔のレイアウト情報を記憶したレイアウト情報記憶部と
を用意しておく。
【0011】そして、外部から入力されるゲートアレイ
のテクノロジ条件、レイアウト条件、及びチップサイ
ズ、ベーシックセル数、入出力セル数又はパッド数のい
ずれか1つに応じて、入力されたテクノロジ条件のグリ
ッドピッチのテクノロジ情報をテクノロジ情報記憶部か
ら読み出し、入力されたチップサイズ、ベーシックセ
ル、入出力セル又はパッドのいずれか1つに応じて、回
路のパターン情報をパターン情報記憶部から読み出し、
入力されたレイアウト条件に応じて各部品間の最低保証
間隔のレイアウト情報をレイアウト情報記憶部から読み
出す工程と、テクノロジ情報記憶部から読み出したテク
ノロジ情報、パターン情報記憶部から読み出したパター
ン情報、及びレイアウト情報記憶部から読み出したレイ
アウト情報と、チップサイズ、ベーシックセル数、入出
力セル数又はパッド数のいずれか1つとに基づいてチッ
プサイズ又は部品数を算出する工程と、レイアウト情報
記憶部から読み出した最低保証間隔をもってチップにベ
ーシックセル、入出力セル又はパッドを配置する工程と
を含んでゲートアレイ製造方法を構成した。
のテクノロジ条件、レイアウト条件、及びチップサイ
ズ、ベーシックセル数、入出力セル数又はパッド数のい
ずれか1つに応じて、入力されたテクノロジ条件のグリ
ッドピッチのテクノロジ情報をテクノロジ情報記憶部か
ら読み出し、入力されたチップサイズ、ベーシックセ
ル、入出力セル又はパッドのいずれか1つに応じて、回
路のパターン情報をパターン情報記憶部から読み出し、
入力されたレイアウト条件に応じて各部品間の最低保証
間隔のレイアウト情報をレイアウト情報記憶部から読み
出す工程と、テクノロジ情報記憶部から読み出したテク
ノロジ情報、パターン情報記憶部から読み出したパター
ン情報、及びレイアウト情報記憶部から読み出したレイ
アウト情報と、チップサイズ、ベーシックセル数、入出
力セル数又はパッド数のいずれか1つとに基づいてチッ
プサイズ又は部品数を算出する工程と、レイアウト情報
記憶部から読み出した最低保証間隔をもってチップにベ
ーシックセル、入出力セル又はパッドを配置する工程と
を含んでゲートアレイ製造方法を構成した。
【0012】更に、第4発明は、テクノロジ情報記憶部
はテクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル1個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶し、レイアウト情報記憶部は各テクノロジにお
けるシリーズ毎の電源母線とベーシックセルとの間の最
低保証間隔、及び電源母線と入出力セルとの間の最低保
証間隔、並びに電源母線への電源供給を行うための電源
供給線を発生可能な位置のレイアウト情報を記憶してい
る。
はテクノロジ毎の電源母線の配線幅、電源配線の隣接条
件、発生ビア条件、ベーシックセル1個当たりの消費電
力、電源配線の単位幅当たりの供給電力のテクノロジ情
報を記憶し、レイアウト情報記憶部は各テクノロジにお
けるシリーズ毎の電源母線とベーシックセルとの間の最
低保証間隔、及び電源母線と入出力セルとの間の最低保
証間隔、並びに電源母線への電源供給を行うための電源
供給線を発生可能な位置のレイアウト情報を記憶してい
る。
【0013】そして、テクノロジ条件に基づいて電源母
線の配線幅、電源配線の隣接条件、発生ビア条件のテク
ノロジ情報をテクノロジ情報記憶部から読み出し、テク
ノロジ条件に基づいて電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報をレイアウト情報記憶部か
ら読み出し、ベーシックセル領域を囲んで電源母線を配
置する工程と、テクノロジ条件に基づいてテクノロジ情
報記憶部から読み出したベーシックセル1個当たりの消
費電力及び電源配線の単位幅当たりの供給電力と、作成
条件としての電源供給線の本数又は配線幅条件と、ベー
シックセル数とに基づき、電源供給線の配線幅又は本数
を算出し、電源母線に接続されるように電源供給線を配
置する工程とを含んでゲートアレイ製造方法を構成し
た。
線の配線幅、電源配線の隣接条件、発生ビア条件のテク
ノロジ情報をテクノロジ情報記憶部から読み出し、テク
ノロジ条件に基づいて電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔のレイアウト情報をレイアウト情報記憶部か
ら読み出し、ベーシックセル領域を囲んで電源母線を配
置する工程と、テクノロジ条件に基づいてテクノロジ情
報記憶部から読み出したベーシックセル1個当たりの消
費電力及び電源配線の単位幅当たりの供給電力と、作成
条件としての電源供給線の本数又は配線幅条件と、ベー
シックセル数とに基づき、電源供給線の配線幅又は本数
を算出し、電源母線に接続されるように電源供給線を配
置する工程とを含んでゲートアレイ製造方法を構成し
た。
【0014】
【作用】第1,第3発明よれば、チップサイズ、ベーシ
ックセル数、入出力セル数又はパッド数のゲートアレイ
作成条件のうちいずれか1つの条件と、テクノロジ情報
読み込み部からのテクノロジ情報と、パターン情報読み
込み部からの各部品のパターン情報と、レイアウト情報
読み込み部からのレイアウト情報とに基づいて、作成す
るゲートアレイの他の部品数又はチップサイズが算出さ
れる。
ックセル数、入出力セル数又はパッド数のゲートアレイ
作成条件のうちいずれか1つの条件と、テクノロジ情報
読み込み部からのテクノロジ情報と、パターン情報読み
込み部からの各部品のパターン情報と、レイアウト情報
読み込み部からのレイアウト情報とに基づいて、作成す
るゲートアレイの他の部品数又はチップサイズが算出さ
れる。
【0015】そして、テクノロジ情報読み込み部からの
テクノロジ情報と、パターン情報読み込み部からの各部
品のパターン情報と、レイアウト情報読み込み部からの
レイアウト情報と、チップサイズ、ベーシックセル数、
入出力セル数又はパッド数のゲートアレイ作成条件のう
ちいずれか1つの条件と、部品数又はチップサイズとに
基づいて、ベーシックセル、入出力セル及びパッドの各
種部品が配置される。
テクノロジ情報と、パターン情報読み込み部からの各部
品のパターン情報と、レイアウト情報読み込み部からの
レイアウト情報と、チップサイズ、ベーシックセル数、
入出力セル数又はパッド数のゲートアレイ作成条件のう
ちいずれか1つの条件と、部品数又はチップサイズとに
基づいて、ベーシックセル、入出力セル及びパッドの各
種部品が配置される。
【0016】従って、ゲートアレイのバルクパターンの
作成においてミス発生がなくなるとともに、作成に要す
る手間が大幅に軽減され開発期間が短縮化される。又、
第2,第4発明によれば、テクノロジ情報記憶部から読
み出された電源母線の配線幅、電源配線の隣接条件、発
生ビア条件のテクノロジ情報と、テクノロジ条件に基づ
いてレイアウト情報記憶部から読み出された電源母線と
ベーシックセルとの間の最低保証間隔、及び電源母線と
入出力セルとの間の最低保証間隔のレイアウト情報と、
各種部品の配置結果とに基づいて、ベーシックセル領域
を囲む電源母線が配置される。又、テクノロジ情報記憶
部から読み出したベーシックセル1個当たりの消費電力
及び電源配線の単位幅当たりの供給電力と、作成条件と
しての電源供給線の本数又は配線幅条件と、ベーシック
セル数とに基づいて、電源供給線の配線幅又は本数が算
出される。
作成においてミス発生がなくなるとともに、作成に要す
る手間が大幅に軽減され開発期間が短縮化される。又、
第2,第4発明によれば、テクノロジ情報記憶部から読
み出された電源母線の配線幅、電源配線の隣接条件、発
生ビア条件のテクノロジ情報と、テクノロジ条件に基づ
いてレイアウト情報記憶部から読み出された電源母線と
ベーシックセルとの間の最低保証間隔、及び電源母線と
入出力セルとの間の最低保証間隔のレイアウト情報と、
各種部品の配置結果とに基づいて、ベーシックセル領域
を囲む電源母線が配置される。又、テクノロジ情報記憶
部から読み出したベーシックセル1個当たりの消費電力
及び電源配線の単位幅当たりの供給電力と、作成条件と
しての電源供給線の本数又は配線幅条件と、ベーシック
セル数とに基づいて、電源供給線の配線幅又は本数が算
出される。
【0017】そして、各種部品の配置結果と、電源母線
配置部による電源母線の配置結果と、テクノロジ情報記
憶部から読み出した電源配線の隣接条件とに基づいて、
電源母線に接続されるように電源供給線が配置される。
配置部による電源母線の配置結果と、テクノロジ情報記
憶部から読み出した電源配線の隣接条件とに基づいて、
電源母線に接続されるように電源供給線が配置される。
【0018】従って、電源供給線の配線幅又は本数が、
需要にみあった電源を供給できるものとなる。
需要にみあった電源を供給できるものとなる。
【0019】
【実施例】以下、本発明を具体化したゲートアレイ製造
装置の一実施例を図面に従って説明する。
装置の一実施例を図面に従って説明する。
【0020】図3は本実施例で作成されるゲートアレイ
30のバルク構成を示している。半導体チップ31の中
央部には内部セル領域32が形成され、同領域32には
多数の内部ベーシックセル32aがレイアウトされてい
る。内部セル領域32の周囲には同領域32との間に最
低保証間隔G1をもって環状の電源母線33がレイアウ
トされている。又、内部セル領域32の周囲には同領域
32との間に最低保証間隔G2をもって多数の入出力セ
ル35がレイアウトされている。所定の入出力セル35
からは前記電源母線33に電源を供給するための複数の
電源供給線34がレイアウトされている。
30のバルク構成を示している。半導体チップ31の中
央部には内部セル領域32が形成され、同領域32には
多数の内部ベーシックセル32aがレイアウトされてい
る。内部セル領域32の周囲には同領域32との間に最
低保証間隔G1をもって環状の電源母線33がレイアウ
トされている。又、内部セル領域32の周囲には同領域
32との間に最低保証間隔G2をもって多数の入出力セ
ル35がレイアウトされている。所定の入出力セル35
からは前記電源母線33に電源を供給するための複数の
電源供給線34がレイアウトされている。
【0021】各入出力セル35の周囲には各入出力セル
35と一対一に対応する入出力信号のためのパッド36
がレイアウトされている。パッド36と入出力セル35
との間には最低保証間隔G3が設けられている。又、入
出力セル35と半導体チップ31の外周縁との間には最
低保証間隔G4が設けられている。更に、半導体チップ
31の4つの隅角部にはコーナー部37a〜37dがレ
イアウトされている。各コーナー部37a〜37dには
このゲートアレイ30のパターンずれの有無を判定する
ためのテストパターンが形成されている。
35と一対一に対応する入出力信号のためのパッド36
がレイアウトされている。パッド36と入出力セル35
との間には最低保証間隔G3が設けられている。又、入
出力セル35と半導体チップ31の外周縁との間には最
低保証間隔G4が設けられている。更に、半導体チップ
31の4つの隅角部にはコーナー部37a〜37dがレ
イアウトされている。各コーナー部37a〜37dには
このゲートアレイ30のパターンずれの有無を判定する
ためのテストパターンが形成されている。
【0022】図1は上記ゲートアレイ30のバルクパタ
ーンを作成するためのゲートアレイ製造装置1を示して
いる。このゲートアレイ製造装置1はテクノロジ情報記
憶部としてのテクノロジライブラリ2、パターン情報記
憶部としてのパターンライブラリ3、レイアウト情報記
憶部としてのレイアウトライブラリ4、作成条件設定部
5、テクノロジ情報読み込み部6、パターン情報読み込
み部7、レイアウト情報読み込み部8、算出部9、パタ
ーン配置部10、電源母線配置部11、電源供給線算出
部12、及び電源供給線配置部13等を備えて構成され
ている。
ーンを作成するためのゲートアレイ製造装置1を示して
いる。このゲートアレイ製造装置1はテクノロジ情報記
憶部としてのテクノロジライブラリ2、パターン情報記
憶部としてのパターンライブラリ3、レイアウト情報記
憶部としてのレイアウトライブラリ4、作成条件設定部
5、テクノロジ情報読み込み部6、パターン情報読み込
み部7、レイアウト情報読み込み部8、算出部9、パタ
ーン配置部10、電源母線配置部11、電源供給線算出
部12、及び電源供給線配置部13等を備えて構成され
ている。
【0023】そして、ゲートアレイ製造装置1はゲート
アレイ作成条件としてのテクノロジ条件及びレイアウト
条件に基づいて、各種部品を配置することによりゲート
アレイのバルクを構成するようになっている。各種部品
としては複数の内部ベーシックセル、複数の入出力セ
ル、入出力信号のための複数のパッド等がある。
アレイ作成条件としてのテクノロジ条件及びレイアウト
条件に基づいて、各種部品を配置することによりゲート
アレイのバルクを構成するようになっている。各種部品
としては複数の内部ベーシックセル、複数の入出力セ
ル、入出力信号のための複数のパッド等がある。
【0024】尚、本実施例において、テクノロジの相違
はプロセスの相違(例えばバイポーラ技術とMOS技
術)、最小配線幅の種類等によって定義されている。テ
クノロジライブラリ2にはテクノロジ毎のグリッドピッ
チ、電源母線33の配線幅、電源配線の隣接条件、発生
ビア条件等のテクノロジ情報が記憶されている。又、テ
クノロジライブラリ2には内部ベーシックセル32aの
1個当たりの消費電力、電源配線の単位幅当たりの供給
電力等のテクノロジ情報も記憶されている。
はプロセスの相違(例えばバイポーラ技術とMOS技
術)、最小配線幅の種類等によって定義されている。テ
クノロジライブラリ2にはテクノロジ毎のグリッドピッ
チ、電源母線33の配線幅、電源配線の隣接条件、発生
ビア条件等のテクノロジ情報が記憶されている。又、テ
クノロジライブラリ2には内部ベーシックセル32aの
1個当たりの消費電力、電源配線の単位幅当たりの供給
電力等のテクノロジ情報も記憶されている。
【0025】パターンライブラリ3には、テクノロジ毎
に内部ベーシックセル32a、入出力セル35、パッド
36等の各部品及びコーナー部37a〜37dのパター
ン情報が記憶されている。
に内部ベーシックセル32a、入出力セル35、パッド
36等の各部品及びコーナー部37a〜37dのパター
ン情報が記憶されている。
【0026】レイアウトライブラリ4には各テクノロジ
におけるシリーズ毎に内部ベーシックセル32a間、入
出力セル35間、及びパッド36間等の同一部品間の最
低保証間隔が記憶されている。レイアウトライブラリ4
には入出力セル35と内部セル領域32との間の最低保
証間隔G2、入出力セル35とパッド36との間の最低
保証間隔G3が記憶されている。又、レイアウトライブ
ラリ4には入出力セル35とコーナー部37a〜37d
との間、及びパッド36と内部セル領域32との間等の
異なる部品間の最低保証間隔が記憶されている。
におけるシリーズ毎に内部ベーシックセル32a間、入
出力セル35間、及びパッド36間等の同一部品間の最
低保証間隔が記憶されている。レイアウトライブラリ4
には入出力セル35と内部セル領域32との間の最低保
証間隔G2、入出力セル35とパッド36との間の最低
保証間隔G3が記憶されている。又、レイアウトライブ
ラリ4には入出力セル35とコーナー部37a〜37d
との間、及びパッド36と内部セル領域32との間等の
異なる部品間の最低保証間隔が記憶されている。
【0027】又、レイアウトライブラリ4には電源母線
33と内部セル領域32との間の最低保証間隔G1、入
出力セル35と半導体チップ31の外周縁との最低保証
間隔G4が記憶されている。更に、レイアウトライブラ
リ4には電源母線33への電源供給を行うための電源供
給線34を発生可能な位置等のレイアウト情報が記憶さ
れている。
33と内部セル領域32との間の最低保証間隔G1、入
出力セル35と半導体チップ31の外周縁との最低保証
間隔G4が記憶されている。更に、レイアウトライブラ
リ4には電源母線33への電源供給を行うための電源供
給線34を発生可能な位置等のレイアウト情報が記憶さ
れている。
【0028】作成条件設定部5には外部からゲートアレ
イ作成のためのテクノロジ条件及びレイアウト条件が設
定される。又、作成条件設定部5には作成するゲートア
レイのチップサイズ、内部ベーシックセル32aの個
数、入出力セル35の個数又はパッド36の個数のうち
いずれか1つが設定される。更に、作成条件設定部5に
は電源供給線34の本数又は配線幅が設定される。
イ作成のためのテクノロジ条件及びレイアウト条件が設
定される。又、作成条件設定部5には作成するゲートア
レイのチップサイズ、内部ベーシックセル32aの個
数、入出力セル35の個数又はパッド36の個数のうち
いずれか1つが設定される。更に、作成条件設定部5に
は電源供給線34の本数又は配線幅が設定される。
【0029】テクノロジ情報読み込み部6は作成条件設
定部5に設定されたテクノロジ条件に基づいてテクノロ
ジライブラリ2からテクノロジに対応したグリッドピッ
チ、電源母線33の配線幅、電源配線の隣接条件、発生
ビア条件、内部ベーシックセル32aの1個当たりの消
費電力、電源配線の単位幅当たりの供給電力等のテクノ
ロジ情報を読み込む。
定部5に設定されたテクノロジ条件に基づいてテクノロ
ジライブラリ2からテクノロジに対応したグリッドピッ
チ、電源母線33の配線幅、電源配線の隣接条件、発生
ビア条件、内部ベーシックセル32aの1個当たりの消
費電力、電源配線の単位幅当たりの供給電力等のテクノ
ロジ情報を読み込む。
【0030】パターン情報読み込み部7は作成条件設定
部5に設定されたテクノロジ条件に基づいてパターンラ
イブラリ3からそのテクノロジに対応した内部ベーシッ
クセル32a、入出力セル35、パッド36等の各部品
及びコーナー部37a〜37dのパターン情報を読み込
む。
部5に設定されたテクノロジ条件に基づいてパターンラ
イブラリ3からそのテクノロジに対応した内部ベーシッ
クセル32a、入出力セル35、パッド36等の各部品
及びコーナー部37a〜37dのパターン情報を読み込
む。
【0031】レイアウト情報読み込み部8は作成条件設
定部5に設定されたテクノロジ条件及びレイアウト条件
に基づいてレイアウトライブラリ4からそのテクノロジ
のシリーズに対応した同一部品間の最低保証間隔、異な
る部品間の最低保証間隔、電源母線と内部セル領域との
間の最低保証間隔、及び電源母線への電源供給を行うた
めの電源供給線を発生可能な位置等のレイアウト情報を
読み込む。
定部5に設定されたテクノロジ条件及びレイアウト条件
に基づいてレイアウトライブラリ4からそのテクノロジ
のシリーズに対応した同一部品間の最低保証間隔、異な
る部品間の最低保証間隔、電源母線と内部セル領域との
間の最低保証間隔、及び電源母線への電源供給を行うた
めの電源供給線を発生可能な位置等のレイアウト情報を
読み込む。
【0032】算出部9はチップサイズ、内部ベーシック
セル数、入出力セル数又はパッド数等の作成条件のうち
作成条件設定部5に設定されたいずれか1つの作成条件
を入力する。算出部9はテクノロジ情報読み込み部6に
よって読み込まれたテクノロジ情報を入力する。又、算
出部9はパターン情報読み込み部7によって読み込まれ
た各部品のパターン情報と、レイアウト情報読み込み部
8によって読み込まれたレイアウト情報とを入力する。
セル数、入出力セル数又はパッド数等の作成条件のうち
作成条件設定部5に設定されたいずれか1つの作成条件
を入力する。算出部9はテクノロジ情報読み込み部6に
よって読み込まれたテクノロジ情報を入力する。又、算
出部9はパターン情報読み込み部7によって読み込まれ
た各部品のパターン情報と、レイアウト情報読み込み部
8によって読み込まれたレイアウト情報とを入力する。
【0033】そして、算出部9は作成条件及び上記各情
報に基づいて作成するゲートアレイの他の部品数又はチ
ップサイズを算出する。例えば、図3に示すゲートアレ
イ30において、作成条件としてチップサイズが設定さ
れている場合には、多数の入出力セル35を配置可能な
領域の大きさが求められる。即ち、チップサイズからレ
イアウト情報における入出力セル35と半導体チップ3
1外周縁との間の最低保証間隔G4を引くことにより入
出力セル35を配置可能な領域の大きさが求められる。
この入出力セル35を配置可能な領域の大きさ、パター
ン情報における入出力セル35のサイズ及びレイアウト
情報における入出力セル35間の最低保証間隔に基づい
て入出力セル35の配置個数が算出される。
報に基づいて作成するゲートアレイの他の部品数又はチ
ップサイズを算出する。例えば、図3に示すゲートアレ
イ30において、作成条件としてチップサイズが設定さ
れている場合には、多数の入出力セル35を配置可能な
領域の大きさが求められる。即ち、チップサイズからレ
イアウト情報における入出力セル35と半導体チップ3
1外周縁との間の最低保証間隔G4を引くことにより入
出力セル35を配置可能な領域の大きさが求められる。
この入出力セル35を配置可能な領域の大きさ、パター
ン情報における入出力セル35のサイズ及びレイアウト
情報における入出力セル35間の最低保証間隔に基づい
て入出力セル35の配置個数が算出される。
【0034】次に、入出力セル35を配置可能な領域の
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいて多数の
パッド36を配置可能な領域の大きさが求められる。こ
のパッド36を配置可能な領域の大きさ、パターン情報
におけるパッド36のサイズ及びレイアウト情報におけ
るパッド36間の最低保証間隔に基づいてパッド36の
配置個数が算出される。
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいて多数の
パッド36を配置可能な領域の大きさが求められる。こ
のパッド36を配置可能な領域の大きさ、パターン情報
におけるパッド36のサイズ及びレイアウト情報におけ
るパッド36間の最低保証間隔に基づいてパッド36の
配置個数が算出される。
【0035】そして、入出力セル35を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
内部セル領域32との間の最低保証間隔G2とに基づい
て内部セル領域32の大きさが求められる。この内部セ
ル領域32の大きさ、パターン情報における内部ベーシ
ックセル32aのサイズ及びレイアウト情報における内
部ベーシックセル32a間の最低保証間隔に基づいて内
部ベーシックセルの配置個数が算出される。
の大きさと、レイアウト情報における入出力セル35と
内部セル領域32との間の最低保証間隔G2とに基づい
て内部セル領域32の大きさが求められる。この内部セ
ル領域32の大きさ、パターン情報における内部ベーシ
ックセル32aのサイズ及びレイアウト情報における内
部ベーシックセル32a間の最低保証間隔に基づいて内
部ベーシックセルの配置個数が算出される。
【0036】又、ゲートアレイ30において、作成条件
として内部ベーシックセル数が設定されている場合に
は、内部セル領域32の大きさが求められる。即ち、内
部ベーシックセル32aの個数、パターン情報における
内部ベーシックセル32aのサイズ及びレイアウト情報
における内部ベーシックセル32a間の最低保証間隔に
基づいて内部セル領域32の大きさが求められる。この
内部セル領域32の大きさと、レイアウト情報における
入出力セル35と内部セル領域32との間の最低保証間
隔G2とに基づいて多数の入出力セル35を配置可能な
領域の大きさが求められる。この入出力セル35を配置
可能な領域の大きさ、パターン情報における入出力セル
35のサイズ及びレイアウト情報における入出力セル3
5間の最低保証間隔に基づいて入出力セル35の配置個
数が算出される。
として内部ベーシックセル数が設定されている場合に
は、内部セル領域32の大きさが求められる。即ち、内
部ベーシックセル32aの個数、パターン情報における
内部ベーシックセル32aのサイズ及びレイアウト情報
における内部ベーシックセル32a間の最低保証間隔に
基づいて内部セル領域32の大きさが求められる。この
内部セル領域32の大きさと、レイアウト情報における
入出力セル35と内部セル領域32との間の最低保証間
隔G2とに基づいて多数の入出力セル35を配置可能な
領域の大きさが求められる。この入出力セル35を配置
可能な領域の大きさ、パターン情報における入出力セル
35のサイズ及びレイアウト情報における入出力セル3
5間の最低保証間隔に基づいて入出力セル35の配置個
数が算出される。
【0037】次に、入出力セル35を配置可能な領域の
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいてパッド
36を配置可能な領域の大きさが求められる。このパッ
ド36を配置可能な領域の大きさ、パターン情報におけ
るパッド36のサイズ及びレイアウト情報におけるパッ
ド36間の最低保証間隔に基づいてパッド36の配置個
数が算出される。
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいてパッド
36を配置可能な領域の大きさが求められる。このパッ
ド36を配置可能な領域の大きさ、パターン情報におけ
るパッド36のサイズ及びレイアウト情報におけるパッ
ド36間の最低保証間隔に基づいてパッド36の配置個
数が算出される。
【0038】そして、入出力セル35を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
【0039】又、ゲートアレイ30において、作成条件
として入出力セル数が設定されている場合には、多数の
入出力セル35を配置可能な領域の大きさが求められ
る。即ち、入出力セル35の個数、パターン情報におけ
る入出力セル35のサイズ及びレイアウト情報における
入出力セル35間の最低保証間隔に基づいて入出力セル
35を配置可能な領域の大きさが求められる。この入出
力セル35を配置可能な領域の大きさと、レイアウト情
報における入出力セル35と内部セル領域32との間の
最低保証間隔G2とに基づいて内部セル領域32の大き
さが求められる。この内部セル領域32の大きさ、パタ
ーン情報における内部ベーシックセル32aのサイズ及
びレイアウト情報における内部ベーシックセル32a間
の最低保証間隔に基づいて内部ベーシックセル32aの
配置個数が算出される。
として入出力セル数が設定されている場合には、多数の
入出力セル35を配置可能な領域の大きさが求められ
る。即ち、入出力セル35の個数、パターン情報におけ
る入出力セル35のサイズ及びレイアウト情報における
入出力セル35間の最低保証間隔に基づいて入出力セル
35を配置可能な領域の大きさが求められる。この入出
力セル35を配置可能な領域の大きさと、レイアウト情
報における入出力セル35と内部セル領域32との間の
最低保証間隔G2とに基づいて内部セル領域32の大き
さが求められる。この内部セル領域32の大きさ、パタ
ーン情報における内部ベーシックセル32aのサイズ及
びレイアウト情報における内部ベーシックセル32a間
の最低保証間隔に基づいて内部ベーシックセル32aの
配置個数が算出される。
【0040】次に、入出力セル35を配置可能な領域の
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいてパッド
36を配置可能な領域の大きさが求められる。このパッ
ド36を配置可能な領域の大きさ、パターン情報におけ
るパッド36のサイズ及びレイアウト情報におけるパッ
ド36間の最低保証間隔に基づいてパッド36の配置個
数が算出される。
大きさと、レイアウト情報における入出力セル35とパ
ッド36との間の最低保証間隔G3とに基づいてパッド
36を配置可能な領域の大きさが求められる。このパッ
ド36を配置可能な領域の大きさ、パターン情報におけ
るパッド36のサイズ及びレイアウト情報におけるパッ
ド36間の最低保証間隔に基づいてパッド36の配置個
数が算出される。
【0041】そして、入出力セル35を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
【0042】更に、ゲートアレイ30において、作成条
件としてパッド数が設定されている場合には、多数のパ
ッド36を配置可能な領域の大きさが求められる。即
ち、パッド36の個数、パターン情報におけるパッド3
6のサイズ及びレイアウト情報におけるパッド36間の
最低保証間隔に基づいてパッド36を配置可能な領域の
大きさが求められる。このパッド36を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
パッド36との間の最低保証間隔G3とに基づいて多数
の入出力セル35を配置可能な領域の大きさが求められ
る。この入出力セル35を配置可能な領域の大きさ、パ
ターン情報における入出力セル35のサイズ及びレイア
ウト情報における入出力セル35間の最低保証間隔に基
づいて入出力セル35の配置個数が算出される。
件としてパッド数が設定されている場合には、多数のパ
ッド36を配置可能な領域の大きさが求められる。即
ち、パッド36の個数、パターン情報におけるパッド3
6のサイズ及びレイアウト情報におけるパッド36間の
最低保証間隔に基づいてパッド36を配置可能な領域の
大きさが求められる。このパッド36を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
パッド36との間の最低保証間隔G3とに基づいて多数
の入出力セル35を配置可能な領域の大きさが求められ
る。この入出力セル35を配置可能な領域の大きさ、パ
ターン情報における入出力セル35のサイズ及びレイア
ウト情報における入出力セル35間の最低保証間隔に基
づいて入出力セル35の配置個数が算出される。
【0043】次に、入出力セル35を配置可能な領域の
大きさと、レイアウト情報における入出力セル35と内
部セル領域32との間の最低保証間隔G2とに基づいて
内部セル領域32の大きさが求められる。この内部セル
領域32の大きさ、パターン情報における内部ベーシッ
クセル32aのサイズ及びレイアウト情報における内部
ベーシックセル32a間の最低保証間隔に基づいて内部
ベーシックセル32aの配置個数が算出される。
大きさと、レイアウト情報における入出力セル35と内
部セル領域32との間の最低保証間隔G2とに基づいて
内部セル領域32の大きさが求められる。この内部セル
領域32の大きさ、パターン情報における内部ベーシッ
クセル32aのサイズ及びレイアウト情報における内部
ベーシックセル32a間の最低保証間隔に基づいて内部
ベーシックセル32aの配置個数が算出される。
【0044】そして、入出力セル35を配置可能な領域
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
の大きさと、レイアウト情報における入出力セル35と
半導体チップ31外周縁との間の最低保証間隔G4とに
基づいて半導体チップ31のチップサイズが求められ
る。
【0045】パターン配置部10はテクノロジ情報読み
込み部6によって読み込まれたテクノロジ情報、パター
ン情報読み込み部7によって読み込まれた各部品のパタ
ーン情報を入力する。又、パターン配置部10はレイア
ウト情報読み込み部8によって読み込まれたレイアウト
情報、作成条件設定部5に設定された作成条件、及び前
記算出部9により算出された各部品の数又はチップサイ
ズを入力する。
込み部6によって読み込まれたテクノロジ情報、パター
ン情報読み込み部7によって読み込まれた各部品のパタ
ーン情報を入力する。又、パターン配置部10はレイア
ウト情報読み込み部8によって読み込まれたレイアウト
情報、作成条件設定部5に設定された作成条件、及び前
記算出部9により算出された各部品の数又はチップサイ
ズを入力する。
【0046】そして、パターン配置部10は作成するゲ
ートアレイのサイズを決定し、内部ベーシックセル32
a、入出力セル35及びパッド36等の各種部品を配置
する。
ートアレイのサイズを決定し、内部ベーシックセル32
a、入出力セル35及びパッド36等の各種部品を配置
する。
【0047】電源母線配置部11はテクノロジ情報読み
込み部6によって読み込まれた電源母線33の配線幅、
電源配線の隣接条件、発生ビア条件等のテクノロジ情報
を入力する。電源母線配置部11はレイアウト情報読み
込み部8によって読み込まれた電源母線33と内部セル
領域32との間の最低保証間隔等のレイアウト情報を入
力する。又、電源母線配置部11は前記パターン配置部
10による各種部品の配置結果を入力する。
込み部6によって読み込まれた電源母線33の配線幅、
電源配線の隣接条件、発生ビア条件等のテクノロジ情報
を入力する。電源母線配置部11はレイアウト情報読み
込み部8によって読み込まれた電源母線33と内部セル
領域32との間の最低保証間隔等のレイアウト情報を入
力する。又、電源母線配置部11は前記パターン配置部
10による各種部品の配置結果を入力する。
【0048】そして、電源母線配置部11は入力したテ
クノロジ情報、レイアウト情報、及び各種部品の配置結
果に基づいて電源母線を配置する。電源供給線算出部1
2はテクノロジ情報読み込み部6によって読み込まれた
内部ベーシックセル1個当たりの消費電力及び電源配線
の単位幅当たりの供給電力等のテクノロジ情報、作成条
件設定部5に設定された電源供給線の本数又は配線幅条
件を入力する。又、電源供給線算出部12は作成条件設
定部5に設定された作成条件としての内部ベーシックセ
ル数又は前記算出部9により算出された内部ベーシック
セル数を入力する。
クノロジ情報、レイアウト情報、及び各種部品の配置結
果に基づいて電源母線を配置する。電源供給線算出部1
2はテクノロジ情報読み込み部6によって読み込まれた
内部ベーシックセル1個当たりの消費電力及び電源配線
の単位幅当たりの供給電力等のテクノロジ情報、作成条
件設定部5に設定された電源供給線の本数又は配線幅条
件を入力する。又、電源供給線算出部12は作成条件設
定部5に設定された作成条件としての内部ベーシックセ
ル数又は前記算出部9により算出された内部ベーシック
セル数を入力する。
【0049】そして、電源供給線算出部12は作成条件
設定部5に電源供給線の本数が設定されている場合に
は、需要にみあった電源を供給できる電源供給線の配線
幅を以下の式(1)〜(3)に従って算出する。
設定部5に電源供給線の本数が設定されている場合に
は、需要にみあった電源を供給できる電源供給線の配線
幅を以下の式(1)〜(3)に従って算出する。
【0050】即ち、内部ベーシックセル1個当たりの消
費電力をK1、内部ベーシックセル数をCn、内部ベー
シックセルの全消費電力をCpとする。電源配線の単位
幅当たりの供給電力をK2、各電源供給線の供給電力を
P、電源供給線の本数をN、各電源供給線の幅をWとす
る。すると、
費電力をK1、内部ベーシックセル数をCn、内部ベー
シックセルの全消費電力をCpとする。電源配線の単位
幅当たりの供給電力をK2、各電源供給線の供給電力を
P、電源供給線の本数をN、各電源供給線の幅をWとす
る。すると、
【0051】
【数1】
【0052】となる。ここで、電源供給線の本数Nが分
かっているので、各電源供給線の供給電力Pは、
かっているので、各電源供給線の供給電力Pは、
【0053】
【数2】
【0054】となる。従って、各電源供給線の幅Wは、
【0055】
【数3】
【0056】で求められる。又、電源供給線算出部12
は作成条件設定部5に電源供給線の配線幅が設定されて
いる場合には、需要にみあった電源を供給できる電源供
給線の本数を以下の式(4)〜(6)に従って算出す
る。
は作成条件設定部5に電源供給線の配線幅が設定されて
いる場合には、需要にみあった電源を供給できる電源供
給線の本数を以下の式(4)〜(6)に従って算出す
る。
【0057】即ち、内部ベーシックセル1個当たりの消
費電力をK1、内部ベーシックセル数をCn、内部ベー
シックセルの全消費電力をCpとする。電源配線の単位
幅当たりの供給電力をK2、各電源供給線の供給電力を
P、電源供給線の本数をN、各電源供給線の幅をWとす
る。すると、
費電力をK1、内部ベーシックセル数をCn、内部ベー
シックセルの全消費電力をCpとする。電源配線の単位
幅当たりの供給電力をK2、各電源供給線の供給電力を
P、電源供給線の本数をN、各電源供給線の幅をWとす
る。すると、
【0058】
【数4】
【0059】となる。ここで、各電源供給線の幅Wが分
かっているので、各電源供給線の供給電力Pは、
かっているので、各電源供給線の供給電力Pは、
【0060】
【数5】
【0061】となる。従って、電源供給線の本数Nは、
【0062】
【数6】
【0063】で求められる。電源供給線配置部13はテ
クノロジ情報読み込み部6によって読み込まれた電源配
線の隣接条件、発生ビア条件等のテクノロジ情報、レイ
アウト情報読み込み部8によって読み込まれた電源供給
線を発生可能な位置情報を入力する。又、電源供給線配
置部13はパターン配置部10による各種部品の配置結
果と、電源供給線算出部12により算出された電源供給
線の本数又は配線幅を入力する。
クノロジ情報読み込み部6によって読み込まれた電源配
線の隣接条件、発生ビア条件等のテクノロジ情報、レイ
アウト情報読み込み部8によって読み込まれた電源供給
線を発生可能な位置情報を入力する。又、電源供給線配
置部13はパターン配置部10による各種部品の配置結
果と、電源供給線算出部12により算出された電源供給
線の本数又は配線幅を入力する。
【0064】そして、電源供給線配置部13は上記の各
情報に基づいて、電源供給線算出部12により算出され
た配線幅をもつ電源供給線又は算出された本数の電源供
給線を配置する。
情報に基づいて、電源供給線算出部12により算出され
た配線幅をもつ電源供給線又は算出された本数の電源供
給線を配置する。
【0065】図2は上記のように構成されたゲートアレ
イ製造装置1のゲートアレイ作成処理を示す。ゲートア
レイ作成処理に先立って、作成条件設定部5に外部から
作成するゲートアレイのテクノロジ条件、レイアウト条
件が入力される。又、作成条件設定部5にチップサイ
ズ、内部ベーシックセル数、入出力セル数又はパッド数
のいずれか1つが設定されるとともに、電源供給線の本
数又は配線幅が設定される。
イ製造装置1のゲートアレイ作成処理を示す。ゲートア
レイ作成処理に先立って、作成条件設定部5に外部から
作成するゲートアレイのテクノロジ条件、レイアウト条
件が入力される。又、作成条件設定部5にチップサイ
ズ、内部ベーシックセル数、入出力セル数又はパッド数
のいずれか1つが設定されるとともに、電源供給線の本
数又は配線幅が設定される。
【0066】まず、ステップ21でテクノロジライブラ
リ2からそのテクノロジに対応したグリッドピッチ、電
源母線33の配線幅、電源配線の隣接条件、発生ビア条
件、内部ベーシックセル32aの1個当たりの消費電
力、電源配線の単位幅当たりの供給電力等のテクノロジ
情報が読み込まれる。
リ2からそのテクノロジに対応したグリッドピッチ、電
源母線33の配線幅、電源配線の隣接条件、発生ビア条
件、内部ベーシックセル32aの1個当たりの消費電
力、電源配線の単位幅当たりの供給電力等のテクノロジ
情報が読み込まれる。
【0067】ステップ22でパターンライブラリ3から
そのテクノロジに対応した内部ベーシックセル32a、
入出力セル35、パッド36等の各部品及びコーナー部
37a〜37dのパターン情報が読み込まれる。
そのテクノロジに対応した内部ベーシックセル32a、
入出力セル35、パッド36等の各部品及びコーナー部
37a〜37dのパターン情報が読み込まれる。
【0068】次のステップ23ではレイアウトライブラ
リ4からそのテクノロジのシリーズに対応した同一部品
間の最低保証間隔、異なる部品間の最低保証間隔、電源
母線と内部セル領域との間の最低保証間隔、及び電源母
線への電源供給を行うための電源供給線を発生可能な位
置等のレイアウト情報が読み込まれる。
リ4からそのテクノロジのシリーズに対応した同一部品
間の最低保証間隔、異なる部品間の最低保証間隔、電源
母線と内部セル領域との間の最低保証間隔、及び電源母
線への電源供給を行うための電源供給線を発生可能な位
置等のレイアウト情報が読み込まれる。
【0069】ステップ24でチップサイズ、内部ベーシ
ックセル数、入出力セル数又はパッド数等の作成条件の
うちいずれか1つの作成条件と、前記ステップ21〜2
3で読み込まれたテクノロジ情報、パターン情報、及び
レイアウト情報と基づいて作成するゲートアレイの他の
部品数又はチップサイズが算出される。
ックセル数、入出力セル数又はパッド数等の作成条件の
うちいずれか1つの作成条件と、前記ステップ21〜2
3で読み込まれたテクノロジ情報、パターン情報、及び
レイアウト情報と基づいて作成するゲートアレイの他の
部品数又はチップサイズが算出される。
【0070】続くステップ25で、図3に示すように半
導体チップ31上に各入出力セル35がチップ31の外
周縁との間に最低保証間隔G4をもって配置され、各パ
ッド36が入出力セル35との間に最低保証間隔G3を
もって配置される。又、内部セル領域32が入出力セル
35との間に最低保証間隔G2をもって形成され、内部
セル領域32に各内部ベーシックセル32aが配置され
る。更に、コーナー部37a〜37dが半導体チップ3
1上に配置される。
導体チップ31上に各入出力セル35がチップ31の外
周縁との間に最低保証間隔G4をもって配置され、各パ
ッド36が入出力セル35との間に最低保証間隔G3を
もって配置される。又、内部セル領域32が入出力セル
35との間に最低保証間隔G2をもって形成され、内部
セル領域32に各内部ベーシックセル32aが配置され
る。更に、コーナー部37a〜37dが半導体チップ3
1上に配置される。
【0071】そして、次のステップ26では電源母線3
3が内部セル領域32との間の最低保証間隔G1をもっ
て内部セル領域32を取り囲むように配置される。次い
で、ステップ27で内部ベーシックセル32aの1個当
たりの消費電力及び電源配線の単位幅当たりの供給電力
等のテクノロジ情報、作成条件としての電源供給線の本
数又は配線幅、作成条件としての内部ベーシックセル数
又は前記ステップ24で算出された内部ベーシックセル
数等に基づいて、需要にみあった電源を供給できる電源
供給線34の配線幅又は本数が算出される。
3が内部セル領域32との間の最低保証間隔G1をもっ
て内部セル領域32を取り囲むように配置される。次い
で、ステップ27で内部ベーシックセル32aの1個当
たりの消費電力及び電源配線の単位幅当たりの供給電力
等のテクノロジ情報、作成条件としての電源供給線の本
数又は配線幅、作成条件としての内部ベーシックセル数
又は前記ステップ24で算出された内部ベーシックセル
数等に基づいて、需要にみあった電源を供給できる電源
供給線34の配線幅又は本数が算出される。
【0072】そして、ステップ28で電源配線の隣接条
件、発生ビア条件等のテクノロジ情報、電源供給線34
を発生可能な位置情報、各部品の配置結果、作成条件と
しての電源供給線の本数又は配線幅等に基づいて、ステ
ップ27で算出された配線幅又は本数の電源供給線34
が電源母線33に接続されるように配置される。
件、発生ビア条件等のテクノロジ情報、電源供給線34
を発生可能な位置情報、各部品の配置結果、作成条件と
しての電源供給線の本数又は配線幅等に基づいて、ステ
ップ27で算出された配線幅又は本数の電源供給線34
が電源母線33に接続されるように配置される。
【0073】このように、本実施例によれば、ゲートア
レイの作成条件としてテクノロジ条件及びレイアウト条
件と、チップサイズ、内部ベーシックセル数、入出力セ
ル数又はパッド数のいずれか1つの条件を設定するよう
にした。そして、これらによって作成したいゲートアレ
イの他の部品数又はチップサイズが算出され、内部ベー
シックセル、入出力セル及びパッド等の各部品が配置さ
れる。
レイの作成条件としてテクノロジ条件及びレイアウト条
件と、チップサイズ、内部ベーシックセル数、入出力セ
ル数又はパッド数のいずれか1つの条件を設定するよう
にした。そして、これらによって作成したいゲートアレ
イの他の部品数又はチップサイズが算出され、内部ベー
シックセル、入出力セル及びパッド等の各部品が配置さ
れる。
【0074】従って、ゲートアレイのバルクパターンの
作成においてミス発生をなくすことができるとともに、
作成に要する手間を大幅に軽減して開発期間を短縮化す
ることができる。
作成においてミス発生をなくすことができるとともに、
作成に要する手間を大幅に軽減して開発期間を短縮化す
ることができる。
【0075】又、本実施例によれば、ゲートアレイの作
成条件として電源供給線の本数又は配線幅を追加して設
定するようにした。そして、電源供給線の本数又は配線
幅にに基づいて電源供給線の配線幅又は本数を算出する
ようにした。従って、電源供給線の配線幅又は本数を需
要にみあった電源を供給できるものとすることができ
る。
成条件として電源供給線の本数又は配線幅を追加して設
定するようにした。そして、電源供給線の本数又は配線
幅にに基づいて電源供給線の配線幅又は本数を算出する
ようにした。従って、電源供給線の配線幅又は本数を需
要にみあった電源を供給できるものとすることができ
る。
【0076】尚、本実施例では内部ベーシックセル32
a、入出力セル35及びパッド36と、電源母線33及
び電源供給線34とを備えたゲートアレイ30の作成に
ついて述べたが、ゲートアレイの作成を行う際、内部ベ
ーシックセル32a、入出力セル35及びパッド36の
配置までを行い、電源母線33及び電源供給線34の作
成は必要に応じて行うようにしてもよい。
a、入出力セル35及びパッド36と、電源母線33及
び電源供給線34とを備えたゲートアレイ30の作成に
ついて述べたが、ゲートアレイの作成を行う際、内部ベ
ーシックセル32a、入出力セル35及びパッド36の
配置までを行い、電源母線33及び電源供給線34の作
成は必要に応じて行うようにしてもよい。
【0077】
【発明の効果】以上詳述したように、第1,第3発明に
よれば、ゲートアレイのバルクパターンの作成において
ミス発生をなくすことができるとともに、作成に要する
手間を大幅に軽減して開発期間の短縮化を図ることがで
きる。
よれば、ゲートアレイのバルクパターンの作成において
ミス発生をなくすことができるとともに、作成に要する
手間を大幅に軽減して開発期間の短縮化を図ることがで
きる。
【0078】又、第2,第4発明によれば、電源供給線
の配線幅又は本数を、需要にみあった電源を供給できる
ものとすることができる。
の配線幅又は本数を、需要にみあった電源を供給できる
ものとすることができる。
【図1】一実施例のゲートアレイ製造装置を示すブロッ
ク図である。
ク図である。
【図2】一実施例のゲートアレイ作成処理を示すフロー
チャートである。
チャートである。
【図3】ゲートアレイのバルク構成を示すレイアウト図
である。
である。
1 ゲートアレイ製造装置 2 テクノロジ情報記憶部としてのテクノロジライブラ
リ 3 パターン情報記憶部としてのパターンライブラリ 4 レイアウト情報記憶部としてのレイアウトライブラ
リ 5 作成条件設定部 6 テクノロジ情報読み込み部 7 パターン情報読み込み部 8 レイアウト情報読み込み部 9 算出部 10 パターン配置部 11 電源母線配置部 12 電源供給線算出部 13 電源供給線配置部
リ 3 パターン情報記憶部としてのパターンライブラリ 4 レイアウト情報記憶部としてのレイアウトライブラ
リ 5 作成条件設定部 6 テクノロジ情報読み込み部 7 パターン情報読み込み部 8 レイアウト情報読み込み部 9 算出部 10 パターン配置部 11 電源母線配置部 12 電源供給線算出部 13 電源供給線配置部
Claims (4)
- 【請求項1】 半導体チップ上に複数のベーシックセ
ル、複数の入出力セル、入出力信号のための複数のパッ
ドの各種部品を配置することによりゲートアレイのバル
クを構成するようにしたゲートアレイ製造装置であっ
て、 テクノロジ毎のグリッドピッチのテクノロジ情報を記憶
したテクノロジ情報記憶部(2)と、 テクノロジ毎のベーシックセル、入出力セル、パッドの
各部品のパターン情報を記憶したパターン情報記憶部
(3)と、 各テクノロジにおけるシリーズ毎の各部品間の最低保証
間隔のレイアウト情報を記憶したレイアウト情報記憶部
(4)と、 ゲートアレイ作成のためのテクノロジ条件に基づいてテ
クノロジ情報記憶部(2)からそのテクノロジに対応し
たテクノロジ情報を読み込むテクノロジ情報読み込み部
(6)と、 ゲートアレイ作成のためのテクノロジ条件に基づいてパ
ターン情報記憶部(3)からそのテクノロジに対応した
ベーシックセル、入出力セル、パッドの各部品のパター
ン情報を読み込むパターン情報読み込み部(7)と、 ゲートアレイ作成のためのテクノロジ条件及びレイアウ
ト条件に基づいてレイアウト情報記憶部(4)からその
テクノロジのシリーズに対応したレイアウト情報を読み
込むレイアウト情報読み込み部(8)と、 チップサイズ、ベーシックセル数、入出力セル数又はパ
ッド数のゲートアレイ作成条件のうちいずれか1つを入
力し、テクノロジ情報読み込み部(6)からのテクノロ
ジ情報、パターン情報読み込み部(7)からの各部品の
パターン情報、及びレイアウト情報読み込み部(8)か
らのレイアウト情報に基づいて、作成するゲートアレイ
の他の部品数又はチップサイズを算出する算出部(9)
と、 テクノロジ情報読み込み部(6)からのテクノロジ情
報、パターン情報読み込み部(7)からの各部品のパタ
ーン情報、レイアウト情報読み込み部(8)からのレイ
アウト情報、及びチップサイズ、ベーシックセル数、入
出力セル数又はパッド数のゲートアレイ作成条件のうち
いずれか1つの条件を入力するとともに、算出部(9)
の算出結果を入力し、ベーシックセル、入出力セル及び
パッドの各種部品を配置するパターン配置部(10)と
を備えることを特徴とするゲートアレイ製造装置。 - 【請求項2】 前記テクノロジ情報記憶部(2)はテク
ノロジ毎の電源母線の配線幅、電源配線の隣接条件、発
生ビア条件、ベーシックセル1個当たりの消費電力、電
源配線の単位幅当たりの供給電力のテクノロジ情報を記
憶し、前記レイアウト情報記憶部(4)は各テクノロジ
におけるシリーズ毎の電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔、並びに電源母線への電源供給を行うための
電源供給線を発生可能な位置のレイアウト情報を記憶し
ており、 テクノロジ条件に基づいてテクノロジ情報記憶部(2)
から読み込まれた電源母線の配線幅、電源配線の隣接条
件、発生ビア条件のテクノロジ情報と、テクノロジ条件
に基づいてレイアウト情報記憶部(4)から読み込まれ
た電源母線とベーシックセルとの間の最低保証間隔、及
び電源母線と入出力セルとの間の最低保証間隔のレイア
ウト情報と、前記パターン配置部(10)による各種部
品の配置結果とに基づいて電源母線を配置する電源母線
配置部(11)と、 テクノロジ条件に基づいてテクノロジ情報記憶部(2)
から読み込まれたベーシックセル1個当たりの消費電力
及び電源配線の単位幅当たりの供給電力と、作成条件と
しての電源供給線の本数又は配線幅条件と、作成条件と
してのベーシックセル数又は前記算出部(9)により算
出されたベーシックセル数とに基づき、電源供給線の配
線幅又は本数を算出する電源供給線算出部(12)と、 前記パターン配置部(10)による各種部品の配置結果
と、前記電源母線配置部(11)による電源母線の配置
結果と、テクノロジ条件に従ってテクノロジ情報記憶部
(2)から読み込まれた電源配線の隣接条件とに基づ
き、前記電源供給線算出部(12)により算出された電
源供給線の配置を行う電源供給線配置部(13)とを備
えることを特徴とする請求項1に記載のゲートアレイ製
造装置。 - 【請求項3】 半導体チップ上に複数のベーシックセ
ル、複数の入出力セル、入出力信号のための複数のパッ
ドの各種部品を配置することによりゲートアレイのバル
クを構成するようにしたゲートアレイ製造方法であっ
て、 予めテクノロジ毎のグリッドピッチのテクノロジ情報を
記憶したテクノロジ情報記憶部(2)と、テクノロジ毎
のベーシックセル、入出力セル、パッドの各部品のパタ
ーン情報を記憶したパターン情報記憶部(3)と、各テ
クノロジにおけるシリーズ毎の各部品間の最低保証間隔
のレイアウト情報を記憶したレイアウト情報記憶部
(4)とを用意し、 外部から入力されるゲートアレイのテクノロジ条件、レ
イアウト条件、及びチップサイズ、ベーシックセル数、
入出力セル数又はパッド数のいずれか1つに応じて、入
力されたテクノロジ条件のグリッドピッチのテクノロジ
情報をテクノロジ情報記憶部(2)から読み出し、入力
されたチップサイズ、ベーシックセル、入出力セル又は
パッドのいずれか1つに応じて、回路のパターン情報を
パターン情報記憶部(3)から読み出し、入力されたレ
イアウト条件に応じて各部品間の最低保証間隔のレイア
ウト情報をレイアウト情報記憶部(4)から読み出す工
程と、 前記テクノロジ情報記憶部(2)から読み出したテクノ
ロジ情報、パターン情報記憶部(3)から読み出したパ
ターン情報、及びレイアウト情報記憶部(4)から読み
出したレイアウト情報と、チップサイズ、ベーシックセ
ル数、入出力セル数又はパッド数のいずれか1つとに基
づいてチップサイズ又は部品数を算出する工程と、 レイアウト情報記憶部(4)から読み出した最低保証間
隔をもってチップにベーシックセル、入出力セル又はパ
ッドを配置する工程とを含むことを特徴とするゲートア
レイ製造方法。 - 【請求項4】 前記テクノロジ情報記憶部(2)はテク
ノロジ毎の電源母線の配線幅、電源配線の隣接条件、発
生ビア条件、ベーシックセル1個当たりの消費電力、電
源配線の単位幅当たりの供給電力のテクノロジ情報を記
憶し、前記レイアウト情報記憶部(4)は各テクノロジ
におけるシリーズ毎の電源母線とベーシックセルとの間
の最低保証間隔、及び電源母線と入出力セルとの間の最
低保証間隔、並びに電源母線への電源供給を行うための
電源供給線を発生可能な位置のレイアウト情報を記憶し
ており、 テクノロジ条件に基づいて電源母線の配線幅、電源配線
の隣接条件、発生ビア条件のテクノロジ情報をテクノロ
ジ情報記憶部(2)から読み出し、テクノロジ条件に基
づいて電源母線とベーシックセルとの間の最低保証間
隔、及び電源母線と入出力セルとの間の最低保証間隔の
レイアウト情報をレイアウト情報記憶部(4)から読み
出し、ベーシックセル領域を囲んで電源母線を配置する
工程と、 テクノロジ条件に基づいてテクノロジ情報記憶部(2)
から読み出したベーシックセル1個当たりの消費電力及
び電源配線の単位幅当たりの供給電力と、作成条件とし
ての電源供給線の本数又は配線幅条件と、ベーシックセ
ル数とに基づき、電源供給線の配線幅又は本数を算出
し、前記電源母線に接続されるように電源供給線を配置
する工程とを含むことを特徴とする請求項3に記載のゲ
ートアレイ製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4181340A JPH0629501A (ja) | 1992-07-08 | 1992-07-08 | ゲートアレイ製造装置及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4181340A JPH0629501A (ja) | 1992-07-08 | 1992-07-08 | ゲートアレイ製造装置及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0629501A true JPH0629501A (ja) | 1994-02-04 |
Family
ID=16098989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4181340A Pending JPH0629501A (ja) | 1992-07-08 | 1992-07-08 | ゲートアレイ製造装置及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0629501A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8015534B2 (en) | 2003-08-27 | 2011-09-06 | Fujitsu Semiconductor Limited | Method and apparatus for estimating core size in designing semiconductor integrated circuit |
-
1992
- 1992-07-08 JP JP4181340A patent/JPH0629501A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8015534B2 (en) | 2003-08-27 | 2011-09-06 | Fujitsu Semiconductor Limited | Method and apparatus for estimating core size in designing semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
JP2001313339A (ja) | フリップチップ型半導体装置の設計方法 | |
JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
JPH0750817B2 (ja) | 配線相互接続構造体 | |
JP3971033B2 (ja) | レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体 | |
JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
Adachi et al. | Hierarchical top-down layout design method for VLSI chip | |
JPH0629501A (ja) | ゲートアレイ製造装置及び製造方法 | |
JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
Rothermel et al. | Automatic variable-width routing for VLSI | |
JP2521041B2 (ja) | 集積回路における配線方法 | |
JP3064925B2 (ja) | レイアウト方法 | |
JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
CA1238986A (en) | Integrated circuit chip manufacture | |
JP3464092B2 (ja) | 半導体回路の配線抵抗算出方法及び半導体回路用cadシステム | |
JP3180968B2 (ja) | Ic内配線方法 | |
JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
JP3117908B2 (ja) | ガードリング設計装置 | |
JPH09325978A (ja) | Cadシステムにおけるレイアウト方法 | |
JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
JPH0749896A (ja) | 自動配置配線方法および自動配置配線装置 | |
JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
JP2001147954A (ja) | 半導体集積回路のフロアプラン作成方法 | |
JPS63260150A (ja) | 集積回路の配置設計方法 | |
JPH05120380A (ja) | 配線処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010109 |