JPH06225537A - 静止型電源装置の制御回路 - Google Patents
静止型電源装置の制御回路Info
- Publication number
- JPH06225537A JPH06225537A JP50A JP1031593A JPH06225537A JP H06225537 A JPH06225537 A JP H06225537A JP 50 A JP50 A JP 50A JP 1031593 A JP1031593 A JP 1031593A JP H06225537 A JPH06225537 A JP H06225537A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- current detection
- current
- detection value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】単相インバータを３組用いて３相交流を発生さ
せる際に、各相の出力電圧に差を生じさせない静止型電
源装置の制御回路の提供。 【構成】３相交流を出力する静止型電源装置に、出力電
圧を制御する電圧制御回路を３組と、前記静止型電源装
置より出力される３相出力電流を制御する電流制御回路
１組設け、この１組の電流制御回路を用いて各相の出力
電流を一括して制御することにより、各相の電圧の差を
最小に抑えることができ、負荷機器への障害を少なくす
ることができる。
せる際に、各相の出力電圧に差を生じさせない静止型電
源装置の制御回路の提供。 【構成】３相交流を出力する静止型電源装置に、出力電
圧を制御する電圧制御回路を３組と、前記静止型電源装
置より出力される３相出力電流を制御する電流制御回路
１組設け、この１組の電流制御回路を用いて各相の出力
電流を一括して制御することにより、各相の電圧の差を
最小に抑えることができ、負荷機器への障害を少なくす
ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、例えば無停電電源装
置等に用いる静止型電源装置の制御回路に関する。
置等に用いる静止型電源装置の制御回路に関する。
【０００２】
【従来の技術】従来は、単相のインバータを３組用いて
３相交流を発生する静止型電源装置の制御を行うため、
前記単相インバータそれぞれに電圧制御回路および電流
制御回路が設けられていた。通常は、前記単相インバー
タが実際に出力する電圧と、あらかじめ設定した値との
偏差を零にすべく、電圧制御回路により出力電圧の制御
が行われ、何らかの要因により前記単相インバータの出
力電流が増加すると、これを抑制するため、電流制御回
路により出力電圧を下げる制御が行われる。
３相交流を発生する静止型電源装置の制御を行うため、
前記単相インバータそれぞれに電圧制御回路および電流
制御回路が設けられていた。通常は、前記単相インバー
タが実際に出力する電圧と、あらかじめ設定した値との
偏差を零にすべく、電圧制御回路により出力電圧の制御
が行われ、何らかの要因により前記単相インバータの出
力電流が増加すると、これを抑制するため、電流制御回
路により出力電圧を下げる制御が行われる。
【０００３】
【発明が解決しようとする課題】単相インバータにそれ
ぞれに電圧制御回路および電流制御回路を設けて上記の
如く制御を行うと、次のような問題が生じる。何らかの
要因によりある相の単相インバータの出力電流が増加
し、各相の出力電流に差が生じると、電圧制御回路によ
る制御から電流制御回路による制御に切り換わる。すな
わち、増加した電流を抑制するために電流制御回路によ
り出力電圧を下げる制御が行われる。しかし、この制御
が各相毎個別に行われるため、各単相インバータの出力
電圧にも差が生じてしまい、負荷に障害を与えてしま
う。
ぞれに電圧制御回路および電流制御回路を設けて上記の
如く制御を行うと、次のような問題が生じる。何らかの
要因によりある相の単相インバータの出力電流が増加
し、各相の出力電流に差が生じると、電圧制御回路によ
る制御から電流制御回路による制御に切り換わる。すな
わち、増加した電流を抑制するために電流制御回路によ
り出力電圧を下げる制御が行われる。しかし、この制御
が各相毎個別に行われるため、各単相インバータの出力
電圧にも差が生じてしまい、負荷に障害を与えてしま
う。
【０００４】本発明は、上記従来技術の問題点に鑑みて
なされたものであり、単相インバータを３組用いて３相
交流を発生させる際に、各相の出力電圧に差を生じさせ
ない静止型電源装置の制御回路の提供を目的とする。
なされたものであり、単相インバータを３組用いて３相
交流を発生させる際に、各相の出力電圧に差を生じさせ
ない静止型電源装置の制御回路の提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、前記単相インバータの出力電圧を検出する電圧検出
器と、該電圧検出器の検出値とあらかじめ定めた電圧設
定値との偏差を零にすべく前記単相インバータの出力電
圧を制御するための制御量を演算して出力する電圧制御
回路とを、３組の単相インバータそれぞれについて設け
る。
に、前記単相インバータの出力電圧を検出する電圧検出
器と、該電圧検出器の検出値とあらかじめ定めた電圧設
定値との偏差を零にすべく前記単相インバータの出力電
圧を制御するための制御量を演算して出力する電圧制御
回路とを、３組の単相インバータそれぞれについて設け
る。
【０００６】さらに、前記単相インバータの出力側に電
流検出器を設けて３組の単相インバータそれぞれの出力
電流を検出し、各検出値を３相電流検出値演算回路に導
いて３相電流検出値を演算し、該３相電流検出値があら
かじめ定めた電流設定値を越えた場合、前記単相インバ
ータそれぞれの出力電圧を制御するための各制御量から
前記３相電流検出値に基づいた値を差し引く前電圧垂下
回路を設ける。
流検出器を設けて３組の単相インバータそれぞれの出力
電流を検出し、各検出値を３相電流検出値演算回路に導
いて３相電流検出値を演算し、該３相電流検出値があら
かじめ定めた電流設定値を越えた場合、前記単相インバ
ータそれぞれの出力電圧を制御するための各制御量から
前記３相電流検出値に基づいた値を差し引く前電圧垂下
回路を設ける。
【０００７】
【作用】静止型電源装置の出力電流を、各相の出力電流
検出値に基づいて演算した３相電流検出値を用いて１つ
の電流制御回路によって制御を行うことにより、各相の
出力電流が一括して制御される。
検出値に基づいて演算した３相電流検出値を用いて１つ
の電流制御回路によって制御を行うことにより、各相の
出力電流が一括して制御される。
【０００８】
【実施例】以下、図面を参照して本発明を説明する。図
１は、単相インバータを３組用いて構成した静止型電源
装置と、該静止型電源装置の出力電流および出力電圧の
制御を行う制御回路の接続構成図である。図１におい
て、１は単相インバータ、２は電圧検出器、３は電流検
出器、４はトランス、５は３相電流検出値演算回路、６
は電圧設定器、７は電流設定器、８は電圧制御回路、９
は電圧垂下回路である。
１は、単相インバータを３組用いて構成した静止型電源
装置と、該静止型電源装置の出力電流および出力電圧の
制御を行う制御回路の接続構成図である。図１におい
て、１は単相インバータ、２は電圧検出器、３は電流検
出器、４はトランス、５は３相電流検出値演算回路、６
は電圧設定器、７は電流設定器、８は電圧制御回路、９
は電圧垂下回路である。
【０００９】前記静止型電源装置は単相インバータ１を
３組用い、トランス４を介してＡ相，Ｂ相，Ｃ相の３相
交流電力を発生している。単相インバータ１の出力側に
は電圧検出器２および電流検出器３が接続され、Ａ相，
Ｂ相，Ｃ相の電圧検出値ＶA，ＶB ，ＶC および、電流
検出値ＶIA，ＶIB，ＶICをそれぞれ検出している。電圧
検出値ＶA ，ＶB ，ＶC はそれぞれ電圧制御回路８に導
かれ、電圧設定器６によって定められた設定値Ｖ0 との
偏差を零にすべく制御量Ａ，Ｂ，Ｃが演算される。同時
に、電流検出値ＶIA，ＶIB，ＶICは３相電流検出値演算
回路５に導かれて３相電流検出値ＶI が演算され、該３
相電流検出値ＶI が電流設定器７にあらかじめ設定した
設定値ＶI0より小さい場合、Ａ相，Ｂ相，Ｃ相の各単相
インバータは前記制御量Ａ，Ｂ，Ｃに基づいて制御され
る。
３組用い、トランス４を介してＡ相，Ｂ相，Ｃ相の３相
交流電力を発生している。単相インバータ１の出力側に
は電圧検出器２および電流検出器３が接続され、Ａ相，
Ｂ相，Ｃ相の電圧検出値ＶA，ＶB ，ＶC および、電流
検出値ＶIA，ＶIB，ＶICをそれぞれ検出している。電圧
検出値ＶA ，ＶB ，ＶC はそれぞれ電圧制御回路８に導
かれ、電圧設定器６によって定められた設定値Ｖ0 との
偏差を零にすべく制御量Ａ，Ｂ，Ｃが演算される。同時
に、電流検出値ＶIA，ＶIB，ＶICは３相電流検出値演算
回路５に導かれて３相電流検出値ＶI が演算され、該３
相電流検出値ＶI が電流設定器７にあらかじめ設定した
設定値ＶI0より小さい場合、Ａ相，Ｂ相，Ｃ相の各単相
インバータは前記制御量Ａ，Ｂ，Ｃに基づいて制御され
る。
【００１０】しかしながら、負荷の変動や外乱等の影響
で各相の出力電圧の間に差が生じてある相の電流が増加
してしまったり、あるいは、各相の出力電流が増加して
しまうような場合には次のような制御が行われる。すな
わち、各単相インバータの出力電流を電流検出器３によ
って検出した電流検出値ＶIA，ＶIB，ＶICを３相電流検
出値演算回路５に導いて演算した３相電流検出値Ｖ
I が、電流設定器７によって設定された設定値ＶI0を越
えると、電圧垂下回路９は単相インバータの出力電圧を
低下させるべく制御量Ａ，Ｂ，Ｃに作用して、制御量
Ａ’，Ｂ’，Ｃ’を求め、該制御量Ａ’，Ｂ’，Ｃ’を
もって各単相インバータ１を制御する。そして、出力電
圧を低下させるべく制御された制御量Ａ’，Ｂ’，Ｃ’
に基づいて制御を行うとインバータの出力電圧は各相と
も低下し、出力電流が減少する。
で各相の出力電圧の間に差が生じてある相の電流が増加
してしまったり、あるいは、各相の出力電流が増加して
しまうような場合には次のような制御が行われる。すな
わち、各単相インバータの出力電流を電流検出器３によ
って検出した電流検出値ＶIA，ＶIB，ＶICを３相電流検
出値演算回路５に導いて演算した３相電流検出値Ｖ
I が、電流設定器７によって設定された設定値ＶI0を越
えると、電圧垂下回路９は単相インバータの出力電圧を
低下させるべく制御量Ａ，Ｂ，Ｃに作用して、制御量
Ａ’，Ｂ’，Ｃ’を求め、該制御量Ａ’，Ｂ’，Ｃ’を
もって各単相インバータ１を制御する。そして、出力電
圧を低下させるべく制御された制御量Ａ’，Ｂ’，Ｃ’
に基づいて制御を行うとインバータの出力電圧は各相と
も低下し、出力電流が減少する。
【００１１】次に、３相電流検出値ＶI を演算する３相
電流検出値演算回路５の構成について図２ないし図４を
用いて説明する。３相電流検出値演算回路５は第１の実
施例において、図２に示す回路によって構成されてい
る。図２において、１１は３相全波整流器、１２は入力
波形の最大値を保持するフィルタである。電流検出器３
による検出値ＶIA，ＶIB，ＶICを３相全波整流器１１に
導いて３相全波整流を行い、全波整流波形の最大値ＶI1
を検出する。この全波整流波形の最大値ＶI1を３相電流
検出値ＶI として電圧垂下回路９に出力する。
電流検出値演算回路５の構成について図２ないし図４を
用いて説明する。３相電流検出値演算回路５は第１の実
施例において、図２に示す回路によって構成されてい
る。図２において、１１は３相全波整流器、１２は入力
波形の最大値を保持するフィルタである。電流検出器３
による検出値ＶIA，ＶIB，ＶICを３相全波整流器１１に
導いて３相全波整流を行い、全波整流波形の最大値ＶI1
を検出する。この全波整流波形の最大値ＶI1を３相電流
検出値ＶI として電圧垂下回路９に出力する。
【００１２】第２の実施例においては、図３に示す回路
によって構成されている。図３において、１３は単相全
波整流器、１４は３つの入力端子を持ち入力波形の平均
の和を求めるフィルタである。電流検出器３による検出
値ＶIA，ＶIB，ＶICを単相全波整流器１３によって全波
整流し、各波形をフィルタ１４に入力し、検出値ＶIA，
ＶIB，ＶICの平均値の和ＶI2を求め、このＶI2を３相電
流検出値ＶI として電圧垂下回路９に出力する。
によって構成されている。図３において、１３は単相全
波整流器、１４は３つの入力端子を持ち入力波形の平均
の和を求めるフィルタである。電流検出器３による検出
値ＶIA，ＶIB，ＶICを単相全波整流器１３によって全波
整流し、各波形をフィルタ１４に入力し、検出値ＶIA，
ＶIB，ＶICの平均値の和ＶI2を求め、このＶI2を３相電
流検出値ＶI として電圧垂下回路９に出力する。
【００１３】第３の実施例においては、図４に示す回路
によって構成されている。図４において、１５は平滑フ
ィルタ、１６はダイオードである。第２の実施例と同様
に、電流検出器３による検出値ＶIA，ＶIB，ＶICを単相
全波整流器１３によって全波整流し、検出値ＶIA，
ＶIB，ＶICそれぞれについて平滑フィルタ１５によって
平滑化し、ダイオード１６を介してフィルタ１２に導
き、各検出値ＶIA，ＶIB，Ｖ ICの平均を演算する。この
各平均値のうち最も大きな値ＶI3を３相電流検出値Ｖ I
として電圧垂下回路９に出力する。
によって構成されている。図４において、１５は平滑フ
ィルタ、１６はダイオードである。第２の実施例と同様
に、電流検出器３による検出値ＶIA，ＶIB，ＶICを単相
全波整流器１３によって全波整流し、検出値ＶIA，
ＶIB，ＶICそれぞれについて平滑フィルタ１５によって
平滑化し、ダイオード１６を介してフィルタ１２に導
き、各検出値ＶIA，ＶIB，Ｖ ICの平均を演算する。この
各平均値のうち最も大きな値ＶI3を３相電流検出値Ｖ I
として電圧垂下回路９に出力する。
【００１４】上述した３相電流検出値演算回路５により
３相電流検出値ＶI を求め、各回路に応じ電流設定器７
に電流設定値ＶI0を設定し、３相電流検出値ＶI が電流
設定値ＶI0を越える場合には制御量Ｄを出力する。
３相電流検出値ＶI を求め、各回路に応じ電流設定器７
に電流設定値ＶI0を設定し、３相電流検出値ＶI が電流
設定値ＶI0を越える場合には制御量Ｄを出力する。
【００１５】
【発明の効果】３組の単相インバータを用いて３相交流
を発生させる際に、単相インバータの出力電圧をそれぞ
れの電圧制御回路によって制御し、すべての相の出力電
流を１つの電流制御回路によって制御することにより、
各相の電圧の差を最小に抑えることができ、負荷機器へ
の障害を少なくすることができる。
を発生させる際に、単相インバータの出力電圧をそれぞ
れの電圧制御回路によって制御し、すべての相の出力電
流を１つの電流制御回路によって制御することにより、
各相の電圧の差を最小に抑えることができ、負荷機器へ
の障害を少なくすることができる。
【００１６】また、３相電流検出値演算回路に３相電流
を全波整流しその最大値を演算する回路を用いて３相電
流検出値を演算し、前記３相電流検出値があらかじめ定
めた設定値を越えた場合に、該３相電流検出値に基づい
て各相の出力電圧を減少させることにより、トランス等
への突入電流を制限することができる。同じく、３相電
流検出値演算回路に、単相インバータ出力電流の平均値
の和を求める回路を用いて３相電流検出値を演算し、前
記３相電流検出値があらかじめ定めた設定値を越えた場
合に、該３相電流検出値に基づいて各相の出力電圧を減
少させることにより、負荷の容量が一時的に増大して
も、電流の増加を抑えることができる。
を全波整流しその最大値を演算する回路を用いて３相電
流検出値を演算し、前記３相電流検出値があらかじめ定
めた設定値を越えた場合に、該３相電流検出値に基づい
て各相の出力電圧を減少させることにより、トランス等
への突入電流を制限することができる。同じく、３相電
流検出値演算回路に、単相インバータ出力電流の平均値
の和を求める回路を用いて３相電流検出値を演算し、前
記３相電流検出値があらかじめ定めた設定値を越えた場
合に、該３相電流検出値に基づいて各相の出力電圧を減
少させることにより、負荷の容量が一時的に増大して
も、電流の増加を抑えることができる。
【００１７】さらに、３相電流検出値演算回路、単相イ
ンバータ出力電流の平均値のうち最大となる値を演算す
る回路を用いて３相電流検出値を演算し、前記３相電流
検出値があらかじめ定めた設定値を越えた場合に、該３
相電流検出値に基づいて各相の出力電圧を減少させるこ
とにより、不平衡な負荷に対しても安定した電力の供給
ができる。
ンバータ出力電流の平均値のうち最大となる値を演算す
る回路を用いて３相電流検出値を演算し、前記３相電流
検出値があらかじめ定めた設定値を越えた場合に、該３
相電流検出値に基づいて各相の出力電圧を減少させるこ
とにより、不平衡な負荷に対しても安定した電力の供給
ができる。
【図１】本発明による制御回路の構成図
【図２】第１の発明による３相電流検出値演算回路の構
成図
成図
【図３】第２の発明による３相電流検出値演算回路の構
成図
成図
【図４】第３の発明による３相電流検出値演算回路の構
成図
成図
１ 単相インバータ ２ 電圧検出器 ３ 電流検出器 ４ トランス ５ ３相電流検出値演算回路 ６ 電圧設定器 ７ 電流設定器 ８ 電圧制御回路 ９ 電圧垂下回路 １１ ３相全波整流器 １２ フィルタ １３ 単相全波整流器 １４ フィルタ １５ 平滑フィルタ １６ ダイオード
Claims (4)
- 【請求項１】直流電力を単相交流電力に変換する単相イ
ンバータを３組用いて３相交流電力を発生する静止型電
源装置の出力電圧を制御する制御回路において、 前記単相インバータの出力電圧を検出する電圧検出器
と、該電圧検出器の検出値とあらかじめ定めた電圧設定
値との偏差を零にすべく前記単相インバータの出力電圧
を制御するための制御量を演算して出力する電圧制御回
路とを、３組の単相インバータそれぞれについて設け、 さらに、前記単相インバータの出力側に設けられ３組の
単相インバータそれぞれの出力電流を検出する電流検出
器と、各電流検出値から３相電流検出値を演算する３相
電流検出値演算回路と、前記３相電流検出値があらかじ
め定めた電流設定値を越えた場合、該３相電流検出値演
算回路に接続され、前記電圧制御回路から出力される各
制御量から前記３相電流検出値に基づいた値を差し引く
電圧垂下回路とを設けたことを特徴とする静止型電源装
置の制御回路。 - 【請求項２】請求項１に記載の静止型電源装置の制御回
路において、前記３相電流検出値演算回路は、 前記電流検出器によって検出された各相の出力電流検出
値を３相全波整流器に導いて全波整流し、該３相全波整
流器出力の最大値を３相電流検出値として、前記電流設
定値と比較することを特徴とする静止型電源装置の制御
回路。 - 【請求項３】請求項１に記載の静止型電源装置の制御回
路において、前記３相電流検出値演算回路は、 前記電流検出器によって検出された各相の出力電流検出
値を、それぞれ単相全波整流器に導いて全波整流を行
い、前記単相全波整流器出力より各相出力電流の平均値
を求め、該平均値の和を３相電流検出値として前記電流
設定値と比較することを特徴とする静止型電源装置の制
御回路。 - 【請求項４】請求項１に記載の静止型電源装置の制御回
路において、前記３相電流検出値演算回路は、 前記電流検出器によって検出された各相の出力電流検出
値を、それぞれ単相全波整流器に導いて全波整流を行
い、前記単相全波整流器出力より各相出力電流の平均値
を求め、該平均値のうち最も大きな値を３相電流検出値
として前記電流設定値と比較することを特徴とする静止
型電源装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06225537A (ja) | 1993-01-26 | 1993-01-26 | 静止型電源装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06225537A (ja) | 1993-01-26 | 1993-01-26 | 静止型電源装置の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06225537A true JPH06225537A (ja) | 1994-08-12 |
Family
ID=11746815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06225537A (ja) | 1993-01-26 | 1993-01-26 | 静止型電源装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06225537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022124A (ja) * | 2008-07-10 | 2010-01-28 | Kyoto Denkiki Kk | 三相用瞬時電圧低下保護装置 |
-
1993
- 1993-01-26 JP JP50A patent/JPH06225537A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022124A (ja) * | 2008-07-10 | 2010-01-28 | Kyoto Denkiki Kk | 三相用瞬時電圧低下保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771522B2 (en) | Inverter parallel operation system | |
| KR20080068254A (ko) | 인버터의 입력전류 검출장치 및 그 방법 | |
| JPH0638711B2 (ja) | インバ−タ用直流電源装置 | |
| JP3267130B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JP3773794B2 (ja) | 電力変換装置 | |
| US6043999A (en) | Apparatus and method for controlling an elevator power supply | |
| JPH06225537A (ja) | 静止型電源装置の制御回路 | |
| JPS6038960B2 (ja) | インバ−タの電圧制御装置 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPH09247944A (ja) | Ｐｗｍ制御自励式整流装置 | |
| JP3057332B2 (ja) | 無瞬断電源切替方法および無瞬断無停電電源装置 | |
| JPH0865810A (ja) | 電気車制御装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPS5819169A (ja) | Ｐｗｍ制御変換器の制御方法 | |
| JPS62277075A (ja) | 整流回路の制御装置 | |
| JPS6321411B2 (ja) | ||
| JPH0670547A (ja) | 電力変換装置の入力力率改善装置 | |
| JP2536916B2 (ja) | 交直変換装置のパルス幅変調制御方法 | |
| JP2001352759A (ja) | Ｐｗｍ整流装置 | |
| JPS63302732A (ja) | 交直変換器の制御装置 | |
| JPS6356170A (ja) | サイクロコンバ−タの制御方法 | |
| JPH05103418A (ja) | 低電圧異常検出方式 | |
| JPH11299245A (ja) | コンバータ制御方法 | |
| JPS6395880A (ja) | 誘導電動機の制御装置 | |
| JPH02269477A (ja) | インバータ装置の制御装置 |