JPH06197146A - Control parameter setting system and data link setting system for communication control system - Google Patents

Abstract

PURPOSE:To quickly set a control parameter necessary for a communication control system. CONSTITUTION:A host processor 300 temporarily writes plural data link connection identifiers(DLCI) to be set in a communication controller (layer2LSI) 100 on a shared memory 200 in the form of a list, and issues a command to the layer2LSI 100. The layer2LSI 100 fetches those DLCI from the shared memory in an inside memory 160 in a batch by DMA transfer. Thus, the plural control parameters can be quickly set in the communication controller.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、通信制御システムに関
し、特に、ＨＤＬＣ系プロトコルを扱う通信制御システ
ムに好適な制御パラメータの設定方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication control system, and more particularly to a control parameter setting method suitable for a communication control system handling an HDLC protocol.

【０００２】[0002]

【従来の技術】現在、実用化されている狭帯域ＩＳＤＮ
の基本インタフェースにおいて、１加入者線当たりに設
定可能な最大のデータリンク数は「１６」である。この
狭帯域ＩＳＤＮのデータリンクレイヤの処理を実現する
ためのＬＳＩとしては、例えば、電子情報通信学会技術
研究報告ＳＳＥ８９−８５、スタディ オブ ハイスペ
ード コントロール オブ データ リンク レイヤ
プロトコル（「Ｓｔｕｄｙ ｏｆ Ｈｉｇｈ Ｓｐｅｅ
ｄ Ｃｏｎｔｒｏｌ ｏｆ Ｄａｔａ ＬｉｎｋＬａｙ
ｅｒ Ｐｒｏｔｏｃｏｌ」）に記載のＬＳＩが挙げられ
る。このＬＳＩの場合、１つのＬＳＩ当たり設定可能な
最大リンク数は「２４」となっている。一方、現在、Ｃ
ＣＩＴＴ（国際電信電話諮問委員会）では、次世代のＩ
ＳＤＮとして、広帯域ＩＳＤＮの検討が進められてい
る。広帯域ＩＳＤＮでは、ユーザに対して、例えば、１
５０Ｍｂｉｔ／ｓの回線速度のサービスを提供しようと
するものであり、呼制御用の信号チャネルに必要な回線
速度は、６４ｋｂｉｔ／ｓ、あるいは１．５Ｍｂｉｔ／
ｓ程度であるものと考えられている。なお、信号チャネ
ル処理に関しては、広帯域ＩＳＤＮであっても、従来の
データリンクレイヤ（レイヤ２）のＬＳＩを流用するこ
とが可能である。2. Description of the Related Art Narrowband ISDN currently in practical use
In the basic interface of, the maximum number of data links that can be set per subscriber line is "16". As an LSI for realizing the processing of the data link layer of this narrow band ISDN, for example, the Institute of Electronics, Information and Communication Engineers Technical Report SSE89-85, Study of High Spade Control of Data Link Layer is used.
Protocol ("Study of High Speed
d Control of Data LinkLay
er Protocol ”). In the case of this LSI, the maximum number of links that can be set per LSI is "24". On the other hand, currently C
The CITT (International Telegraph and Telephone Advisory Committee)
Wideband ISDN is being studied as an SDN. In broadband ISDN, for example, 1
It aims to provide a service with a line speed of 50 Mbit / s, and the line speed required for a signal channel for call control is 64 kbit / s, or 1.5 Mbit / s.
It is considered to be about s. Regarding the signal channel processing, the conventional data link layer (layer 2) LSI can be used even in the wideband ISDN.

【０００３】上記広帯域ＩＳＤＮにおいては、回線上の
全てのデータは、５オクテットのヘッダと４８オクテッ
トの情報フィールドとからなる「セル」と呼ばれる固定
長のパケットとして伝送される。このため、上記信号チ
ャネルのデータを送受信する通信制御装置には、固定長
の受信セルを可変長のレイヤ２フレームに変換したり、
これとは逆に、送信すべき可変長のレイヤ２フレームを
複数の固定長セルに変換するための処理を行うアダプテ
ーション処理部を設ける必要がある。In the above-mentioned wideband ISDN, all data on the line are transmitted as fixed length packets called "cells" each consisting of a 5-octet header and a 48-octet information field. Therefore, in the communication control device that transmits and receives the data of the signal channel, a fixed length reception cell is converted into a variable length layer 2 frame,
On the contrary, it is necessary to provide an adaptation processing unit that performs processing for converting a variable-length Layer 2 frame to be transmitted into a plurality of fixed-length cells.

【０００４】広帯域ＩＳＤＮ用交換機における上述した
信号用アダプテーション処理部の設置方式の１つとし
て、例えば、電子情報通信学会技術研究報告ＳＳＥ８８
−１６６に記載の「ＡＴＭプロトコル処理方式の検討−
アダプテーションレイヤの検討」の表３、および、電子
情報通信学会技術研究報告ＳＳＥ８９−１４６に記載の
「ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒの検討」
の図４には、回線共通後置方式が示されている。As one of the installation methods of the above-mentioned signal adaptation processing section in the broadband ISDN exchange, for example, the Institute of Electronics, Information and Communication Engineers Technical Research Report SSE88
-166, "Examination of ATM protocol processing method-
Table 3 in "Study of Adaptation Layer" and "Study of ATM Adaptation Layer" described in IEICE Technical Report SSE89-146.
4 shows a post-line common system.

【０００５】回線共通後置方式は、１つの信号処理部
で、複数の加入者線からの信号チャネルの処理を集中的
の処理するようにしたものであり、信号処理部に設けら
れた各レイヤ２プロセッサの最大サポートリンク数をで
きるだけ大きくすること、例えば、１０００リンク程度
とすることが望まれている。なお、１０００リンクサポ
ートのレイヤ２ＬＳＩの１例は、電子情報通信学会技術
研究報告ＳＳＥ９１−１１５の「高スループットデータ
リンク処理方式の提案」に記載されている。The common post-line system is a system in which one signal processing unit intensively processes signal channels from a plurality of subscriber lines, and each layer provided in the signal processing unit. It is desired that the maximum number of support links of the two processors be as large as possible, for example, about 1000 links. An example of a layer 2 LSI with 1000 link support is described in "Proposal of High Throughput Data Link Processing Method" of Technical Report SSE91-115 of IEICE.

【０００６】[0006]

【発明が解決しようとする課題】然るに、従来の回線共
通後置方式においては、各レイヤ２ＬＳＩの最大サポー
トリンク数を単に増加させた場合、リンク数に比例し
て、上位プロセッサがレイヤ２ＬＳＩに対して発行する
コマンドの数も増大してしまうという問題がある。However, in the conventional line common post-installation method, when the maximum support link number of each layer 2 LSI is simply increased, the upper processor is in proportion to the number of links, There is a problem in that the number of commands issued by the system will also increase.

【０００７】すなわち、従来は、上位プロセッサからレ
イヤ２ＬＳＩに対して、レイヤ２ＬＳＩがリンク識別の
ために用いるデータリンクコネクション識別子（ＤＬＣ
Ｉ）を１コマンドで１個ずつ与えていたため、この回線
共通後置方式をそのまま１０００リンクサポートのレイ
ヤ２ＬＳＩに適用すると、レイヤ２ＬＳＩに１０００リ
ンク分のＤＬＣＩを設定するためには、上位プロセッサ
から全部で１０００回のＤＬＣＩ登録コマンドを発行し
なければならなくなる。That is, conventionally, a data link connection identifier (DLC) used by the layer 2 LSI for link identification is sent from the upper processor to the layer 2 LSI.
Since I) is given one by one with one command, if this line common post-approach is applied to a layer 2 LSI with 1000 link support as it is, in order to set the DLCI for 1000 links in the layer 2 LSI, all from the upper processor Therefore, the DLCI registration command must be issued 1000 times.

【０００８】本発明の目的は、上記問題点を解決するた
めになされたものであり、上位プロセッサから通信制御
システム、例えばレイヤ２ＬＳＩに対して、上記ＤＬＣ
Ｉのような複数の制御パラメータを容易に設定できるよ
うにした制御パラメータ設定方式、およびそれを利用し
たデータリンクの設定方式を提供することにある。The object of the present invention is to solve the above-mentioned problems, and the above-mentioned DLC is provided from a host processor to a communication control system, for example, a layer 2 LSI.
It is to provide a control parameter setting method in which a plurality of control parameters such as I can be easily set, and a data link setting method using the control parameter setting method.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明による制御パラメータ設定方式では、上位プ
ロセッサから通信制御装置、例えばレイヤ２ＬＳＩに設
定すべき複数のパラメータを、レイヤ２ＬＳＩと上位プ
ロセッサとの共有のメモリに予め一覧表の形式で格納し
ておき、上位プロセッサからレイヤ２ＬＳＩに対してコ
マンドを発行することによって、上記共有メモリ内の複
数のパラメータを一括してレイヤ２ＬＳＩ設定するよう
にしたことを特徴とする。上記パラメータの一括設定方
式は、ＤＬＣＩ以外のパラメータ、例えばタイマ値や、
最大情報フィールド長など、リンク別の通信パラメータ
の設定にも適用できる。In order to achieve the above object, in the control parameter setting method according to the present invention, a plurality of parameters to be set from the upper processor to the communication control device, for example, the layer 2 LSI, are set to the layer 2 LSI and the upper processor. It is stored in the form of a list in advance in a shared memory with and the command from the upper processor is issued to the layer 2 LSI so that the plurality of parameters in the shared memory are collectively set in the layer 2 LSI. It is characterized by having done. The batch setting method of the above parameters is based on parameters other than DLCI, such as a timer value,
It can also be applied to the setting of communication parameters for each link such as the maximum information field length.

【００１０】また、本発明によるデータリンクの設定方
式は、通信制御装置が、制御パラメータを共有メモリか
らＤＭＡ転送によって内部メモリに一括して転送し、通
信相手システムからのデータリンクコネクションの設定
要求に対して、該データリンクコネクションを識別する
ためのデータコネクション識別子が上記内部メモリのデ
ータリンクコネクション識別子一覧に登録されているか
否かを判断し、未登録の場合には上記相手システムに該
データリンクコネクションの設定の拒否を通知し、登録
の場合には該データリンクコネクションの設定の確認を
通知するようにしたことを特徴とする。Further, in the data link setting method according to the present invention, the communication control device collectively transfers control parameters from the shared memory to the internal memory by DMA transfer, and requests the data link connection setting from the communication partner system. On the other hand, it is judged whether or not a data connection identifier for identifying the data link connection is registered in the data link connection identifier list of the internal memory. If not registered, the data link connection is made to the partner system. Is rejected and, in the case of registration, confirmation of the setting of the data link connection is notified.

【００１１】[0011]

【作用】本発明によれば、上位プロセッサからの１回の
コマンド発行によって、通信制御装置に対して、複数の
制御パラメータを一括して設定できるため、制御パラメ
ータの設定処理が極めて容易になる。According to the present invention, since a plurality of control parameters can be collectively set in the communication control device by issuing a command from the host processor once, the control parameter setting process becomes extremely easy.

【００１２】[0012]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【００１３】図１は、通信プロトコルに従いフレームの
送受信を行う通信システムの全体構成図を示したもので
あり、１００はレイヤ２の信号処理を行なうＬＳＩであ
り、バス４００を介して、該レイヤ２ＬＳＩ１００をコ
ントロールする上位プロセッサ３００と、該レイヤ２Ｌ
ＳＩ１００と上位プロセッサ３００との間のデータの受
け渡しのための共有メモリ２００とに接続されている。FIG. 1 is an overall configuration diagram of a communication system for transmitting and receiving frames according to a communication protocol. Reference numeral 100 is an LSI for performing layer 2 signal processing, and the layer 2 LSI 100 is provided via a bus 400. Host processor 300 for controlling the layer and the layer 2L
It is connected to a shared memory 200 for exchanging data between the SI 100 and the upper processor 300.

【００１４】上記共有メモリ２００には、レイヤ２ＬＳ
Ｉ１００が受信回線１９０ａから受信した受信データを
格納するための受信バッファ（図示せず）と、上位プロ
セッサ３００がレイヤ２ＬＳＩ１００に対して送信要求
する送信データを格納するための送信バッファ（図示せ
ず）とを備える。上位プロセッサ３００は、必要に応じ
て、後述する上記共有メモリ２００に、ＤＬＣＩ登録テ
ーブル２１０、リンク別パラメータ登録テーブル２２
０、あるいは、初期設定テーブル２３０を生成する。The shared memory 200 has a layer 2 LS.
A reception buffer (not shown) for storing the reception data received by the I100 from the reception line 190a and a transmission buffer (not shown) for storing the transmission data requested by the upper processor 300 to the layer 2 LSI 100. With. The upper processor 300, if necessary, stores the DLCI registration table 210 and the link-specific parameter registration table 22 in the shared memory 200 described later.
0, or the initial setting table 230 is generated.

【００１５】上記レイヤ２ＬＳＩ１００は、回線制御部
１１０と、送／受信データを一時的に格納するためのＦ
ＩＦＯ１２０（受信ＦＩＦＯ１２０ａと送信ＦＩＦＯ１
２０ｂ）と、上記共有メモリ２００とＦＩＦＯ１２０お
よび内部バス１８０との間でデータの転送を行うための
ダイレクト・メモリ・アクセス・コントローラ（以下、
ＤＭＡＣと称する）１３０と、レイヤ２ＬＳＩ１００内
のコントロールやプロトコル処理を行うμＣＰＵ１４０
と、上記μＣＰＵ１４０が実行する命令セットを格納す
るためのＲＯＭ１５０と、上記μＣＰＵ１４０が命令を
実行するときワークエリアとして使用するためのＲＡＭ
１６０と、上記上位プロセッサ３００とレイヤ２ＬＳＩ
１００との間での情報のやりとりを行うためのインタフ
ェース部１７０と、内部バス１８０とから構成されてい
る。The layer 2 LSI 100 includes a line controller 110 and an F for temporarily storing transmission / reception data.
IFO 120 (reception FIFO 120a and transmission FIFO 1
20b), and a direct memory access controller (hereinafter, referred to as a “direct memory access controller” for transferring data between the shared memory 200, the FIFO 120 and the internal bus 180).
(Referred to as DMAC) 130 and the μCPU 140 that performs control and protocol processing in the layer 2 LSI 100.
A ROM 150 for storing an instruction set executed by the μCPU 140, and a RAM used as a work area when the μCPU 140 executes an instruction.
160, the upper processor 300, and the layer 2 LSI
It comprises an interface section 170 for exchanging information with 100 and an internal bus 180.

【００１６】上記回線制御部１１０は、回線１９０（受
信回線１９０ａと送信回線１９０ｂ）により通信相手と
なる他のシステムと接続され、図２に示すフォーマット
を持つ通信フレーム５００の送受信を行う。通信フレー
ム５００は、フラグ５０１、５０６と、アドレス・フィ
ールド５０２と、コントロール・フィールド５０３と、
インフォーメーション・フィールド５０４と、フレーム
チェックシーケンス・フィールド５０５とからなる。The line control unit 110 is connected to another system as a communication partner by a line 190 (reception line 190a and transmission line 190b) and transmits / receives a communication frame 500 having the format shown in FIG. The communication frame 500 includes flags 501 and 506, an address field 502, a control field 503,
It consists of an information field 504 and a frame check sequence field 505.

【００１７】図３は、ＣＣＩＴＴ勧告Ｑ．９２２で規定
された上記アドレス・フィールド５０２のフォーマット
のうち、アドレスフィールド長２オクテットのデフォル
トアドレス・フォーマットの詳細を示したものである。
図に示すように、アドレスフィールドのうち、ＤＬＣＩ
として使用可能なエリアは、全部で１０ｂｉｔである。
このＤＬＣＩ値の割当て方は、Ｑ．９２２勧告において
規定されているが、ユーザー網または網間インタフェー
スにおいて、ネゴシエーションまたは両者の合意により
決定しても良いことになっている。本実施例では、
「０」から「１０２３」までの全てのＤＬＣＩ値を使用
可能なものとする。従って、レイヤ２ＬＳＩ１００がサ
ポートする必要のある最大リンク数は「１０２４」とな
る。FIG. 3 shows CCITT recommendation Q. Of the formats of the address field 502 defined by 922, the details of the default address format with an address field length of 2 octets are shown.
As shown in the figure, DLCI is included in the address field.
The area that can be used as is 10 bits in total.
The method of assigning this DLCI value is as follows. Although it is defined in the Recommendation 922, it may be decided by negotiation or agreement between the two in the user network or the inter-network interface. In this embodiment,
All DLCI values from “0” to “1023” can be used. Therefore, the maximum number of links that the layer 2 LSI 100 needs to support is “1024”.

【００１８】図４は、上記レイヤ２ＬＳＩ１００が、１
０２４個のリンクをサポートするものとした場合に使用
されるＤＬＣＩ登録テーブル２１０の構成の一例を示
す。ＤＬＣＩ登録テーブル２１０は、全体で１２８ｂｙ
ｔｅの大きさを持ち、「０」から「１０２３」までの各
ＤＬＣＩに対して、アドレス順に従った記憶位置をそれ
ぞれ１ｂｉｔずつ割り当てる。記憶されたｂｉｔの値が
「１」であれば、そのｂｉｔと対応するＤＬＣＩを登録
すべきことを意味し、値が「０」であれば、そのＤＬＣ
Ｉは登録不要である。FIG. 4 shows that the layer 2 LSI 100 is
An example of the structure of the DLCI registration table 210 used when supporting 024 links is shown. The DLCI registration table 210 is 128 by in total.
A storage position having a size of te and 1 bit is assigned to each DLCI from “0” to “1023” according to the address order. If the value of the stored bit is "1", it means that the DLCI corresponding to the bit should be registered, and if the value is "0", the DLC is registered.
I does not need to be registered.

【００１９】以上の構成に基づいて、本発明によるＤＬ
ＣＩ一括登録方式の第１の実施例について説明する。Based on the above configuration, the DL according to the present invention
A first embodiment of the CI batch registration method will be described.

【００２０】上位プロセッサ３００は、共有メモリ２０
０内に、図４に示したＤＬＣＩ登録テーブル２１０を生
成した後、バス４００を介して、レイヤ２ＬＳＩ１００
にＤＬＣＩ登録コマンドを発行する。この場合、共有メ
モリ２００上での上記ＤＬＣＩ登録テーブル２１０のア
ドレスは、各ＤＬＣＩ登録コマンドのパラメータとして
与えてもよいし、予めレイヤ２ＬＳＩ１００に対して通
知しておいてもよい。The upper processor 300 has a shared memory 20.
4, the DLCI registration table 210 shown in FIG. 4 is generated, and then the layer 2 LSI 100 is transmitted via the bus 400.
Issue a DLCI registration command to. In this case, the address of the DLCI registration table 210 on the shared memory 200 may be given as a parameter of each DLCI registration command, or may be notified to the layer 2 LSI 100 in advance.

【００２１】バス４００に出力されたＤＬＣＩ登録コマ
ンドは、インタフェース部１７０と内部バス１８０を介
して、μＣＰＵ１４０に通知される。ＤＬＣＩ登録コマ
ンドを受け取ったμＣＰＵ１４０は、ＤＭＡＣ１３０を
起動して、ＤＬＣＩ登録テーブル２１０の内容を、共有
メモリ２００からＬＳＩ内部のＲＡＭ１６０に転送させ
る。ただし、上記共有メモリ２００からのＤＬＣＩ登録
テーブル２１０の読み出しは、ＤＬＣＩ登録コマンドの
受信時点ではそのままにしておき、ＤＬＣＩ登録コマン
ドが発行されたことをμＣＰＵ１４０で記憶しておい
て、その後、必要に応じて共有メモリ２００へアクセス
しに行くようにしてもよい。The DLCI registration command output to the bus 400 is notified to the μCPU 140 via the interface section 170 and the internal bus 180. Upon receiving the DLCI registration command, the μCPU 140 activates the DMAC 130 to transfer the contents of the DLCI registration table 210 from the shared memory 200 to the RAM 160 inside the LSI. However, the reading of the DLCI registration table 210 from the shared memory 200 is left as it is at the time of receiving the DLCI registration command, and the μCPU 140 stores that the DLCI registration command has been issued, and then, if necessary. Alternatively, the shared memory 200 may be accessed.

【００２２】レイヤ２ＬＳＩ１００は、内部ＲＡＭ１６
０に取り込まれたＤＬＣＩ登録テーブル（または、共有
メモリ２００上のＤＬＣＩ登録テーブル）２１０の内容
に基づいて、通信制御処理を実行する。例えば、相手通
信システムからリンク設定要求のフレームを受信した場
合、受信フレームのアドレスフィールド５０２に設定さ
れたＤＬＣＩが既に「登録」済みのＤＬＣＩであれば、
上記リンク設定要求を受け入れる、逆に「未登録」のＤ
ＬＣＩであれば、上記リンク設定要求を拒否する。The layer 2 LSI 100 has an internal RAM 16
The communication control process is executed based on the contents of the DLCI registration table (or the DLCI registration table on the shared memory 200) 210 that has been loaded into 0. For example, when the frame of the link setting request is received from the partner communication system, if the DLCI set in the address field 502 of the received frame is the DLCI that has already been “registered”,
Accept the above link setting request, conversely "unregistered" D
If it is LCI, the link setting request is rejected.

【００２３】次に、本発明の第２の実施例としてリンク
別パラメータの一括登録方式について説明する。Next, as a second embodiment of the present invention, a system for collectively registering link-specific parameters will be described.

【００２４】図５は、リンク別パラメータ登録テーブル
２２０の構成の一例を示す。上記テーブル２２０は、図
４に示したＤＬＣＩ登録テーブル２１０のように「０」
から「１０２３」までの全てのＤＬＣＩについてのパラ
メータを登録するのではなく、必要なＤＬＣＩについて
のみパラメータを登録するものである。すなわち、リン
ク別パラメータ登録テーブル２２０は、それぞれが１６
ｂｙｔｅ長の複数のブロック２２０−１〜２２０−ｎか
らなり、各ブロック毎に、パラメータ設定の対象となる
ＤＬＣＩ、Ｔ２００タイマ、Ｔ２０３タイマ、Ｎ２００
（最大再送回数）、Ｎ２０１（情報フィールドの最大オ
クテット長）、および、Ｋ（最大アウトスタンディング
Ｉフレーム数）の値がそれぞれ設定される。FIG. 5 shows an example of the structure of the link-specific parameter registration table 220. The table 220 is “0” like the DLCI registration table 210 shown in FIG.
The parameters are not registered for all DLCIs from 1 to "1023", but the parameters are registered only for necessary DLCIs. That is, each of the link-specific parameter registration tables 220 has 16
It is composed of a plurality of blocks 220-1 to 220-n each having a byte length, and a DLCI, a T200 timer, a T203 timer, and an N200 which are parameters to be set for each block.
The values of (maximum number of retransmissions), N201 (maximum octet length of information field), and K (maximum number of outstanding I frames) are set.

【００２５】上記テーブル２２０は可変長であり、パラ
メータ指定するリンクの数ｎによって、テーブル長さが
決定される。図５に示した実施例では、最終ブロックの
先頭２ｂｙｔｅに値「ＦＦＦＦＨ（１６進表示）」を設
定することによって、テーブルの終わりを示すようにし
ている。なお、図中、括弧内の数字は、各フィールドの
バイト数を示す。The table 220 has a variable length, and the table length is determined by the number n of links designated by parameters. In the embodiment shown in FIG. 5, the end of the table is indicated by setting the value "FFFFH (hexadecimal notation)" in the first 2 bytes of the last block. In the figure, the number in parentheses indicates the number of bytes in each field.

【００２６】上記リンク別パラメータ登録テーブル２２
０を用いたパラメータの一括登録の手順は、上述したＤ
ＬＣＩ一括登録の場合と同様、上位プロセッサ３００
が、共有メモリ２００上にリンク別パラメータ登録テー
ブル２２０を生成した後、レイヤ２ＬＳＩ１００に対し
てコマンドを発行することにより行う。The link-specific parameter registration table 22
The procedure for batch registration of parameters using 0 is the above-mentioned D
Similar to the case of LCI batch registration, the upper processor 300
After generating the link-specific parameter registration table 220 on the shared memory 200, the command is issued to the layer 2 LSI 100.

【００２７】次に、本発明の第３の実施例を図６を参照
して説明する。この実施例は、第１の実施例で説明した
ＤＬＣＩ一括登録と、第２の実施例で説明したリンク別
パラメータ一括登録を、レイヤ２ＬＳＩの初期設定時に
行なうものである。Next, a third embodiment of the present invention will be described with reference to FIG. In this embodiment, the DLCI batch registration described in the first embodiment and the link-specific parameter batch registration described in the second embodiment are performed at the time of initial setting of the layer 2 LSI.

【００２８】図６は、初期設定テーブル２３０の構成の
一例を示す。このテーブル２３０は、ＬＳＩの動作モー
ド、Ｔ２００タイマのデフォルト値であるＴ２００Ｄ、
Ｔ２０３タイマのデフォルト値であるＴ２０３Ｄ、Ｎ２
００（最大再送回数）のデフォルト値であるＮ２００
Ｄ、Ｎ２０１（情報フィールドの最大オクテット長）の
デフォルト値であるＮ２０１Ｄ、Ｋ（最大アウトスタン
ディングＩフレーム数）のデフォルト値であるＫＤ、Ｄ
ＬＣＩ登録テーブル２１０の先頭アドレス、および、リ
ンク別パラメータ登録テーブル２２０の先頭アドレスか
ら構成される。FIG. 6 shows an example of the structure of the initial setting table 230. This table 230 shows the operation mode of the LSI, T200D which is the default value of the T200 timer,
T203D, N2 which is the default value of T203 timer
N200, which is the default value of 00 (maximum number of retransmissions)
D, N201 (maximum octet length of information field) which is the default value N201D, K (maximum outstanding I frame number) which is the default value KD, D
It is composed of the start address of the LCI registration table 210 and the start address of the link-specific parameter registration table 220.

【００２９】ＬＳＩの動作モードは、例えば、端末モー
ドか網モードかの指定、Ｔ２０３タイマを使用するか否
かの指定、あるいはフレーム間タイムフィルをフラグに
するか連続「１」にするかの指定等の、各種の動作モー
ドを指定するビットの集合からなる。Ｔ２００Ｄ、Ｔ２
０３Ｄ、Ｎ２００Ｄ、Ｎ２０１Ｄ、およびＫＤは、リン
ク別パラメータ登録テーブル２２０でリンク別に通信パ
ラメータを登録していないリンクに対する通信パラメー
タとして利用する。The operation mode of the LSI is, for example, designation of a terminal mode or a network mode, designation of whether to use a T203 timer, or designation of an interframe time fill as a flag or continuous "1". Etc. consists of a set of bits that specify various operation modes. T200D, T2
03D, N200D, N201D, and KD are used as communication parameters for links for which communication parameters have not been registered for each link in the link-specific parameter registration table 220.

【００３０】次に、上記初期設定テーブル２３０のよる
パラメータ設定手順について、図１を参照して説明す
る。上位プロセッサ３００は、共用メモリ２００上に、
図６に示した初期設定テーブル２３０と、図４に示した
ＤＬＣＩ登録テーブル２１０と、図５に示したリンク別
パラメータ登録テーブル２２０を生成した後、バス１０
を介して、レイヤ２ＬＳＩ１００に初期設定コマンドを
発行する。この場合、共有メモリ上での上記初期設定テ
ーブル２３０のアドレスは、初期設定コマンドのパラメ
ータとして与えてもよいし、予め固定アドレスとしてレ
イヤ２ＬＳＩ１００に記憶させておいても良い。Next, a parameter setting procedure according to the initial setting table 230 will be described with reference to FIG. The upper processor 300, on the shared memory 200,
After generating the initialization table 230 shown in FIG. 6, the DLCI registration table 210 shown in FIG. 4, and the per-link parameter registration table 220 shown in FIG.
An initial setting command is issued to the layer 2 LSI 100 via. In this case, the address of the initial setting table 230 on the shared memory may be given as a parameter of the initial setting command, or may be stored in the layer 2 LSI 100 as a fixed address in advance.

【００３１】上記初期設定コマンドは、インタフェース
部１７０と内部バス１８０を介して、μＣＰＵ１４０に
通知される。μＣＰＵ１４０は、初期設定コマンドに応
答して、回線制御部１１０、受信ＦＩＦＯ１２０ａ、送
信ＦＩＦＯ１２０ｂ、ＤＭＡＣ１３０、ＲＡＭ１６０、
およびインタフェース部１７０の状態を、それぞれ内部
バス１８０を介して初期設定した後、ＤＭＡＣ１３０を
起動して、初期設定テーブル２３０の内容を、共有メモ
リ２００からＬＳＩの内部ＲＡＭ１６０へ転送させる。
次に、μＣＰＵ１４０は、上記初期設定テーブル２３０
で指定されたＤＬＣＩ登録テーブルの先頭アドレスと、
リンク別パラメータ登録テーブルの先頭アドレスに基づ
いてＤＭＡＣ１３０を起動し、これらのテーブルの内容
を共有メモリ２００からＬＳＩの内部ＲＡＭ１６０へ転
送させる。以上の動作により、レイヤ２ＬＳＩ１００の
初期設定動作が終了し、通信制御処理動作が開始され
る。なお、ＤＬＣＩ登録テーブル２１０とリンク別パラ
メータ登録テーブル２２０は、初期設定動作時にはＬＳ
Ｉ内部ＲＡＭへ転送せずにおき、それらの先頭アドレス
のみを記憶しておいて、必要時に共有メモリ２００をア
クセスするようにしても良い。また、上記実施例では、
ＤＬＣＩ登録テーブル２１０とリンク別パラメータ登録
テーブル２２０の先頭アドレスを、初期設定テーブル２
３０によってレイヤ２ＬＳＩに通知したが、これらのテ
ーブルの先頭アドレスを固定のアドレスとし、予めレイ
ヤ２ＬＳＩに記憶させるようにしても良い。また、ＤＬ
ＣＩ登録テーブルとリンク別パラメータ登録テーブルの
内容を、初期設定テーブル２３０と一体化し、複数のテ
ーブル内容を１回のＤＭＡ操作で内部メモリに転送する
ようにしても良い。The above initialization command is notified to the μCPU 140 via the interface section 170 and the internal bus 180. The μCPU 140 responds to the initialization command by the line control unit 110, the reception FIFO 120a, the transmission FIFO 120b, the DMAC 130, the RAM 160,
After initializing the states of the interface section 170 and the interface section 170 via the internal bus 180, the DMAC 130 is activated to transfer the contents of the initialization table 230 from the shared memory 200 to the internal RAM 160 of the LSI.
Next, the μCPU 140 sets the initial setting table 230.
The start address of the DLCI registration table specified by
The DMAC 130 is activated based on the start address of the parameter registration table for each link, and the contents of these tables are transferred from the shared memory 200 to the internal RAM 160 of the LSI. By the above operation, the initial setting operation of the layer 2 LSI 100 is completed and the communication control processing operation is started. It should be noted that the DLCI registration table 210 and the per-link parameter registration table 220 are stored in the LS during the initial setting operation.
Instead of transferring to the I internal RAM, only the leading addresses of them may be stored and the shared memory 200 may be accessed when necessary. Further, in the above embodiment,
The initial addresses of the DLCI registration table 210 and the link-specific parameter registration table 220 are set to the initial setting table 2.
Although the layer 2 LSI is notified by 30, the head addresses of these tables may be fixed addresses and may be stored in the layer 2 LSI in advance. Also, DL
The contents of the CI registration table and the parameter registration table for each link may be integrated with the initial setting table 230, and the contents of a plurality of tables may be transferred to the internal memory by one DMA operation.

【００３２】[0032]

【発明の効果】以上の説明から明らかな如く、本発明に
よれば、上位プロセッサが、通信に使用する複数のパラ
メータを通信制御装置（例えば、レイヤ２ＬＳＩ）に設
定する場合に、これらのパラメータを一旦共有メモリ上
に一覧表の形式で書き込んだ後、通信制御装置に対して
コマンドを発行するようにしているため、設定すべき制
御パラメータの数が増加した場合でも、パラメータの設
定処理を迅速に完了できるという効果がある。As is apparent from the above description, according to the present invention, when a host processor sets a plurality of parameters used for communication in a communication control device (for example, layer 2 LSI), these parameters are set. Even if the number of control parameters to be set increases, the parameter setting process can be performed quickly because the command is issued to the communication control device after the list is written in the shared memory. The effect is that it can be completed.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明を適用する通信制御システムの全体構成
の１例を示す図。FIG. 1 is a diagram showing an example of the overall configuration of a communication control system to which the present invention is applied.

【図２】通信フレームのフォーマットを示す図。FIG. 2 is a diagram showing a format of a communication frame.

【図３】Ｑ．９２２勧告におけるアドレスフィールドの
フォーマットを示す図。FIG. 3 Q. The figure which shows the format of the address field in 922 recommendation.

【図４】制御パラメータの１例であるＤＬＣＩの登録テ
ーブルを示す図。FIG. 4 is a diagram showing a DLCI registration table which is an example of control parameters.

【図５】制御パラメータの１例であるリンク別パラメー
タの登録テーブルを示す図。FIG. 5 is a diagram showing a registration table of link-specific parameters, which is an example of control parameters.

【図６】制御パラメータの１例である初期設定のテーブ
ルを示す図。FIG. 6 is a diagram showing an initial setting table which is an example of control parameters.

【符号の説明】[Explanation of symbols]

１００…レイヤ２ＬＳＩ、２００…共有メモリ、２１０
…ＤＬＣＩ登録テーブル、２２０…リンク別パラメータ
登録テーブル、２３０…初期設定テーブル、３００…上
位プロセッサ。100 ... Layer 2 LSI, 200 ... Shared memory, 210
... DLCI registration table, 220 ... Link parameter registration table, 230 ... Initial setting table, 300 ... Upper processor.

フロントページの続き (72)発明者 清水 聡 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 吉成 偉久 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 赤池 武志 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内Front page continuation (72) Inventor Satoshi Shimizu 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Ltd. Information & Communications Division, Hitachi, Ltd. Hitachi, Ltd. Information & Communication Division (72) Inventor Takeshi Akaike 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】通信回線を介して相手システムと接続され
た通信制御装置と、上記通信制御装置をコントロールす
るための上位プロセッサと、上記通信制御装置と上位プ
ロセッサとが共有する記憶装置とを有する通信システム
において、 上記上位プロセッサが、通信に使用する複数の制御パラ
メータの一覧を上記共有記憶装置上に格納した後、上記
通信制御装置に対して指示を与え、 上記通信制御装置が、上記共有記憶装置内の制御パラメ
ータをＤＭＡ転送によって内部メモリに一括して転送す
ることを特徴とする通信制御システムにおける通信制御
パラメータ設定方式。1. A communication control device connected to a partner system via a communication line, a host processor for controlling the communication control device, and a storage device shared by the communication control device and the host processor. In the communication system, the upper processor stores a list of a plurality of control parameters used for communication in the shared storage device, and thereafter gives an instruction to the communication control device, and the communication control device stores the shared storage device. A communication control parameter setting method in a communication control system, wherein control parameters in the device are collectively transferred to an internal memory by DMA transfer. 【請求項２】前記上位プロセッサによって前記共有記憶
装置に格納される制御パラメータが、データリンクコネ
クション識別子（ＤＬＣＩ）であることを特徴とする請
求項１に記載の通信制御システムにおける通信制御パラ
メータ設定方式。2. The communication control parameter setting method in the communication control system according to claim 1, wherein the control parameter stored in the shared storage device by the upper processor is a data link connection identifier (DLCI). . 【請求項３】前記上位プロセッサによって前記共有記憶
装置に格納される制御パラメータが、通信制御に用いら
れるリンク別の制御パラメータであることを特徴とする
請求項１に記載の通信制御システムにおける通信制御パ
ラメータ設定方式。3. The communication control in the communication control system according to claim 1, wherein the control parameter stored in the shared storage device by the host processor is a control parameter for each link used for communication control. Parameter setting method. 【請求項４】通信回線を介して相手システムと接続され
た通信制御装置と、上記通信制御装置をコントロールす
るための上位プロセッサと、上記通信制御装置と上位プ
ロセッサとが共有する記憶装置とを有する通信システム
において、 上記上位プロセッサが、通信に使用するデータリンクコ
ネクション識別子（ＤＬＣＩ）の一覧を上記共有記憶装
置上に格納した後、上記通信制御装置に対して指示を与
え、 上記通信制御装置が、上記共有記憶装置内の制御パラメ
ータをＤＭＡ転送によって内部メモリに一括して転送
し、相手システムからのデータリンクコネクションの設
定要求に対して、該データリンクコネクションを識別す
るためのデータコネクション識別子が内部メモリのデー
タリンクコネクション識別子一覧に登録されているか否
かを判断し、未登録の場合には上記相手システムに該デ
ータリンクコネクションの設定の拒否を通知し、登録の
場合には該データリンクコネクションの設定の確認を通
知することを特徴とした通信制御システムにおけるデー
タリンクの設定方式。4. A communication control device connected to a partner system via a communication line, a host processor for controlling the communication control device, and a storage device shared by the communication control device and the host processor. In the communication system, the upper processor stores a list of data link connection identifiers (DLCI) used for communication in the shared storage device, then gives an instruction to the communication control device, and the communication control device, The control parameters in the shared storage device are collectively transferred to the internal memory by DMA transfer, and in response to the data link connection setting request from the partner system, the data connection identifier for identifying the data link connection is the internal memory. Whether it is registered in the data link connection identifier list of In the communication control system, the judgment is made, and if it is not registered, the other system is notified of refusal of the setting of the data link connection, and if it is registered, the confirmation of the setting of the data link connection is notified. Data link setting method.