JPH0618427B2 - Image communication device - Google Patents
Image communication deviceInfo
- Publication number
- JPH0618427B2 JPH0618427B2 JP59277636A JP27763684A JPH0618427B2 JP H0618427 B2 JPH0618427 B2 JP H0618427B2 JP 59277636 A JP59277636 A JP 59277636A JP 27763684 A JP27763684 A JP 27763684A JP H0618427 B2 JPH0618427 B2 JP H0618427B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- line
- pointer
- line number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、画情報を複数のライン情報に分割して伝送を
行う画像通信装置に関するものである。Description: TECHNICAL FIELD The present invention relates to an image communication apparatus that divides image information into a plurality of line information and transmits the line information.
更に詳述すれば、本発明は、画情報の再送訂正を効率よ
く行い得るよう構成したファクシミリ装置などの画像通
信装置に関するものである。More specifically, the present invention relates to an image communication device such as a facsimile device configured to efficiently perform retransmission correction of image information.
電話改選などの通信回線を介してデータ伝送を行う場合
には、通信回線の瞬断,雑音,ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。When data is transmitted through a communication line such as telephone reselection, data is erroneous at a certain rate due to the effects of instantaneous disconnection, noise, distortion, etc. of the communication line. In order to detect this data error, the received data is subjected to a predetermined calculation or the like to determine whether or not a certain rule is maintained. And if an error is detected,
According to a predetermined transmission control procedure, a method of retransmitting an information data group including error data is adopted.
かかる自動再送要求方式(ARQ:automatic repeat reque
st)は電話回線などを用いて半二重伝送を行う場合に用
いられる手法であり、ハイレベルデータリンク制御手順
(HDLC:high level data link control procedure)に従
って行われる。このHDLCとは、データ伝送回線を経由し
てデータ端末装置(DTE)相互の間で高能率のデータ伝送
を可能とし、かついかなる符号体系にも依存せずに任意
のビット列を伝送できるビットトランスペアレントな同
期式の伝送制御手順である。HDLC手順では、任意のビッ
ト列の情報およびリンク制御情報を、転送単位であるフ
レームによって伝送する。フレームの開始および終了は
フラグシーケンス(01111110)で示す。Such automatic repeat request method (ARQ: automatic repeat reque
st) is a method used when performing half-duplex transmission using a telephone line, etc., and is a high-level data link control procedure.
(HDLC: high level data link control procedure). This HDLC is a bit transparent that enables highly efficient data transmission between data terminal equipment (DTE) via a data transmission line and can transmit an arbitrary bit string without depending on any coding system. It is a synchronous transmission control procedure. In the HDLC procedure, information of an arbitrary bit string and link control information are transmitted by a frame which is a transfer unit. The start and end of the frame are indicated by the flag sequence (01111110).
第1図は、HDLC手順のフレームフォーマットを示す。図
示したフラグシーケンスはフレーム同期用の信号であ
り、1個以上のフラグシーケンスの送受信によりフレー
ムの同期がとられる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に5個の連続するビット“1”の
パターンが出現した場合、送信側はその直後にビット
“0”を一つ強制的に挿入して送信し、受信側では5個
の連続したビット“1”のパターンに続いて受信する一
つのビット“0”を除去する方法(ゼロビット挿入方
式)を用いて、転送するデータの透過性を保証する。FIG. 1 shows the frame format of the HDLC procedure. The illustrated flag sequence is a signal for frame synchronization, and the frame is synchronized by transmitting and receiving one or more flag sequences. Also, when the same bit string as the flag sequence appears in the information transferred in the frame, the receiving side regards it as the end of the frame. To prevent this, when a pattern of five consecutive bits "1" appears in the information of the frame, the transmitting side forcibly inserts one bit "0" immediately after that, and the receiving side Then, the transparency of data to be transferred is guaranteed by using a method (zero bit insertion method) of removing one bit "0" received following a pattern of five consecutive bits "1".
アドレスフィールドは、そのフレームを送受信する局に
割り当てたアドレスを2進符号(例えば、11111111)で
示す。そのフレームを受信する側の局のアドレスをもつ
フレームはコマンドフレームであり、送信する側の局の
アドレスをもつフレームはレスポンスフレームである。The address field indicates the address assigned to the station that transmits and receives the frame by a binary code (for example, 11111111). The frame having the address of the station on the receiving side is the command frame, and the frame having the address of the station on the transmitting side is the response frame.
制御フィールドは、フレームがコマンドの場合には相手
局に対する動作の指令を、また、フレームがレスポンス
の場合にはコマンドフレームの指令に対する応答などを
示す。The control field indicates an operation command to the partner station when the frame is a command, and a response to the command frame command when the frame is a response.
フレームチェックシーケンス(FCS:frame checking sequ
ence)は、フレームの伝送誤り検出用の16ビットのシー
ケンスであり、生成多項式X16+X12+X5+1による演算
結果を示す。演算対象はフレームのアドレスフィールド
の始めから情報フィールドの終りまでである。Frame checking sequence (FCS)
ence) is a 16-bit sequence for frame transmission error detection, and indicates the calculation result by the generator polynomial X 16 + X 12 + X 5 +1. The calculation target is from the beginning of the address field of the frame to the end of the information field.
情報フィールドの長さは任意(例えば、512バイトすな
わち512×8ビット)である。The length of the information field is arbitrary (eg 512 bytes or 512 x 8 bits).
第2図は、第1図に示したHDLCフレームデータを用いて
誤り再送を行ったときの具体例を示す。すなわち、受信
側があるフレームを受信した時にエラーが生じていない
場合にはACK信号を送出し、また、エラーが発生してい
る場合にはNACK信号を送出している。FIG. 2 shows a specific example when error retransmission is performed using the HDLC frame data shown in FIG. That is, when the receiving side receives a certain frame, an ACK signal is sent if no error has occurred, and a NACK signal is sent if an error has occurred.
これに対し、送信側では、フレームNの送信中に検出し
たACK信号に応答して、フレームNの送出後にフレーム
N+1の送出を行う。On the other hand, on the transmission side, in response to the ACK signal detected during the transmission of the frame N, the frame N + 1 is transmitted after the frame N is transmitted.
他方、あるフレームNの送出中にNACK信号を検出した場
合、あるいはACK信号を検出し得なかった場合には、フ
レームNを送出した後にフレームN−1の再送を行う。
そして、同一フレームについて、所定回数以上のNACK信
号を検出したとき、あるいはACK信号を全く検出しない
ときには、フォールバック(falback)を行う制御が行わ
れる。On the other hand, if the NACK signal is detected during the transmission of a certain frame N, or if the ACK signal cannot be detected, the frame N is transmitted and then the frame N-1 is retransmitted.
Then, for the same frame, when the NACK signal is detected a predetermined number of times or more, or when the ACK signal is not detected at all, control for performing fallback is performed.
このように、送信側からフレーム化されたデータを送出
し受信側において受信を行う場合、第2図に示すように
受信側においてはフレームNに関してエラーが発生せ
ず、フレームN+1の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームNを受信した後にACK信号を送出し、フレームN
+1を受信した後にNACK信号を送出する。As described above, when the framed data is transmitted from the transmitting side and is received by the receiving side, the receiving side does not generate an error for the frame N as shown in FIG. 2, and an error occurs when receiving the frame N + 1. When it occurs, the following control is performed. That is, the receiving side sends the ACK signal after receiving the frame N,
The NACK signal is transmitted after receiving +1.
これに対して、送信側ではフレームN+1を送出中にAC
K信号を受信することになるので、フレームN+1を送
出した後にフレームN+2の送出を行う。更に送信側で
は、フレームN+2の送出中にNACK信号を受信すること
になるので、フレームN+2の送出後に再びフレームN
+1の送出を行う。On the other hand, on the transmission side, the AC
Since the K signal is received, the frame N + 2 is transmitted after the frame N + 1 is transmitted. Further, on the transmitting side, the NACK signal is received during the transmission of the frame N + 2, so that the frame N + 2 is transmitted again after the transmission of the frame N + 2.
Send +1.
受信側ではフレームN+1に対する上記NACK信号を送出
した後、フレームN+2にエラーが発生するか否かに拘
りなく、フレームN+2の受信後にACK信号を送出す
る。かくして、受信側はフレームN+1の受信待ち状態
となる。そして、フレームN+2に続いて送出される再
送フレームN+1にはエラーが発生していない場合、受
信側は再送フレームN+1を受信した後に、ACK信号を
送出する。The receiving side sends the NACK signal for the frame N + 1 and then sends the ACK signal after receiving the frame N + 2 regardless of whether an error occurs in the frame N + 2. Thus, the receiving side is in the waiting state for receiving the frame N + 1. Then, when no error occurs in the retransmission frame N + 1 transmitted subsequent to the frame N + 2, the receiving side transmits the ACK signal after receiving the retransmission frame N + 1.
他方、送信側では再送フレームN+1を送出中にACK信
号を受信することになるので、再送フレームN+1を送
出した後に再びフレームN+2の送信を行う。そして、
フレームN+2を送出中に受信したACK信号に応答し
て、フレームN+2の送出後にフレームN+3の送出を
行う。On the other hand, since the transmitting side receives the ACK signal while transmitting the retransmission frame N + 1, the transmission frame N + 2 is transmitted again after transmitting the retransmission frame N + 1. And
In response to the ACK signal received during the transmission of the frame N + 2, the frame N + 3 is transmitted after the frame N + 2 is transmitted.
従来から知られている再送訂正方式ARQを用いた画像通
信装置は、このようにHDLCフレーム構成を採用している
ので、主として以下に述べる問題点があった。Since the image communication apparatus using the conventionally known retransmission correction method ARQ adopts the HDLC frame structure as described above, there are mainly the following problems.
i)回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、受信側においては、 イ)そのブロックの中にエラーが全く生じなかったか、
あるいは、ロ)1ビット以上のエラーが生じたかという
ことを判断することができる。このため、受信側では、
1ビットもエラーのない良好な画像を再現することが可
能である。i) Effect on line error Since the signal to be transmitted is divided into blocks using the HDLC frame, a) on the receiving side, b) whether any error occurred in the block,
Alternatively, (b) it can be determined whether an error of 1 bit or more has occurred. Therefore, on the receiving side,
It is possible to reproduce a good image with no error even for 1 bit.
しかし、あるブロックに関して受信エラーが生じた場
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか、あるいは、そのブ
ロックにエラーが存在したのか(すなわち、第1ビット
目から第×ビット目(×はブロックサイズ,画情報によ
り異なる)のいずれかを特定することはできない)とい
う二者択一的な判断しかできなかった。However, when a reception error occurs with respect to a certain block, it cannot be determined how much the error was. That is, on the receiving side, whether the block simply has no error or the block has an error (that is, the 1st bit to the xth bit (x depends on the block size and image information)). Can not be specified)) was the only alternative decision.
従って、日本など回線状態が良い状況下においてHDLCフ
レームにより信号をブロック化するのは有効であるが
(すなわち、回線状況の良い場合には、1ビットもエラ
ーのない画像を受信機側で再現することができるが)、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットが受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられる。Therefore, it is effective to block the signal by HDLC frame under the condition that the line condition is good such as Japan (that is, when the line condition is good, the receiver side reproduces an image with no error of 1 bit). But you can)
When the line condition is poor, there is a high probability that some bits included in the HDLC frame will cause a reception error. For this reason, there is a drawback that the number of retransmissions increases.
ii)エラーが生じたビット位置による影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、ブロックのどのビット位置でエラーが発生し
た場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第3図に示すように、(ア)で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち(イ)のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。ii) Regarding the influence of the bit position where the error occurs Since the signal to be transmitted is divided into blocks using the HDLC frame, it is necessary to retransmit from the beginning of the block even if the error occurs at any bit position of the block. is there. For example, as shown in FIG. 3, even when an error occurs in the data in the portion indicated by (A), it is necessary to perform retransmission from the beginning of the block, that is, the data at (A). Therefore, there is a drawback that the transmission efficiency cannot be improved.
iii)通信回線が有する伝播遅延特性に基づく影響につい
て 送信側では、あるフレームNの送出期間中に先に送出し
たフレームN−1が受信側に正しく受信されたか否かを
判断する。しかし、この場合にも、回線が固有的に有す
る遅延時間に起因して、ACK信号を受信し得ない事態が
生じることがある。その具体例を第4図を参照して説明
する。いま、1ブロックのデータを伝送するのに要する
時間をTf,送信側から受信側へ信号を伝達する際に生じ
る遅延時間をTdとすると、Tf>2Tdである必要がある。
このように、ブロックサイズに応じて、許される回線上
の遅延時間が規定されてしまうという欠点がある。そこ
で、回線上の遅延時間を長く許容できるようにするため
には、ブロックサイズを大きくする方法が考えられる。
しかし、ブロックサイズを大きくすると、上述した『i
i)エラーが生じたビット位置による影響について』の項
で述べた欠点が顕著に表われてきてしまうという不都合
が生じる。iii) Regarding the influence based on the propagation delay characteristic of the communication line The transmitting side determines whether or not the frame N-1 transmitted earlier during the transmission period of a certain frame N is correctly received by the receiving side. However, even in this case, a situation may occur in which the ACK signal cannot be received due to the delay time inherent in the line. A specific example will be described with reference to FIG. Now, assuming that the time required for transmitting one block of data is Tf and the delay time generated when transmitting a signal from the transmitting side to the receiving side is Td, it is necessary that Tf> 2Td.
As described above, there is a drawback in that the allowable delay time on the line is defined according to the block size. Therefore, in order to allow a long delay time on the line, a method of increasing the block size can be considered.
However, if the block size is increased,
i) About the influence of the bit position where the error has occurred ”, the disadvantage described in the above section appears remarkably.
本発明の目的は、原稿画像を読取る読取手段と、前記読
取手段により読取られた画像データを格納するメモリ手
段と、前記メモリ手段に格納された画像データを送信す
る送信手段と、前記送信された画像データに対する誤り
再送要求信号を受信する受信手段と、前記メモリ手段に
格納された画像データのページの終了を検出する検出手
段と、前記誤り再送信号で指示された画像データを前記
メモリ手段から読出して前記送信手段に送信させる制御
手段とを有し、前記制御手段は、前記送信手段により送
信されていない未送信画像データが所定量以下で前記検
出手段によりページ終了が検出されない場合、前記未送
信画像データの送信を禁止し、前記未送信画像データが
前記所定量以下であっても前記検出手段によりページ終
了が検出された場合、前記未送信画像データの送信を行
うことを特徴とする画像通信装置を提供することにあ
る。An object of the present invention is to read a document image, a memory unit for storing the image data read by the reading unit, a transmitting unit for transmitting the image data stored in the memory unit, and the transmitted unit. Receiving means for receiving an error resending request signal for the image data, detecting means for detecting the end of the page of the image data stored in the memory means, and reading the image data instructed by the error resending signal from the memory means. The control means for causing the transmitting means to transmit the untransmitted image data that has not been transmitted by the transmitting means to a predetermined amount or less and the end of page is not detected by the detecting means. If the transmission of image data is prohibited and the end of page is detected by the detecting means even if the amount of untransmitted image data is less than the predetermined amount, Is to provide an image communication apparatus and performs transmission of the untransmitted image data.
一実施例としてファクシミリ装置を挙げ、これを説明し
ていく。A facsimile machine will be described as an example, and will be described.
まず、本実施例の概要を述べる。First, the outline of this embodiment will be described.
(i)画情報の伝送時(送信側)においては、符号化した
ラインナンバーをライン毎に付して画情報と共に伝送す
る。そして、あるラインナンバーに対応する符号から以
後のデータを再送可能とする。(i) At the time of transmitting the image information (transmitting side), the encoded line number is attached to each line and transmitted together with the image information. Then, the subsequent data can be retransmitted from the code corresponding to a certain line number.
受信機側においては、画情報の受信中にラインナンバー
をチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復合化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。On the receiver side, the line number is checked during the reception of the image information, and thereby the presence or absence of a reception error is determined. Then, when the data is correctly received, the line number is removed and the decoding is performed. On the other hand, when the reception side recognizes the occurrence of a reception error, the reception side device sends a control signal to interrupt the transmission of image information by the transmission side device.
After that, the receiving side device informs the transmitting side device of the retransmission request start line number. As a result, the transmitting device is
Transmission from the retransmission request start line number is restarted.
(ii)画情報の伝送時において、ライン毎に挿入するライ
ンナンバーは次のとおりの特性を有する。(ii) When transmitting image information, the line number inserted for each line has the following characteristics.
イ)ラインナンバーはある一定ライン(1〜n(nは正
の整数))毎にインクリメントしている。B) The line number is incremented for each certain line (1 to n (n is a positive integer)).
受信側装置が1ラインの画像データを受信した場合に当
該ラインナンバーをチェックし、そのラインナンバーが
前回と同じであるか、あるいは、1つだけインクリメン
トされているときには、受信画像が良好であると判断す
る。すなわち、送信側装置においてラインナンバーを1
ライン毎にインクリメントした場合は、受信側装置にお
いては、1ラインでも受信エラーが発生すると受信画像
が良好でないと判断し、再送要求を行う。このことによ
り、受信した画情報には1ラインもエラーのないものが
得られる。When the receiving side device receives the image data of one line, the line number is checked, and when the line number is the same as the previous one or is incremented by one, the received image is good. to decide. That is, the line number is set to 1 in the transmitting device.
When the line number is incremented for each line, the receiving side apparatus determines that the received image is not good when a reception error occurs even for one line, and requests retransmission. As a result, the received image information can be obtained without any error in one line.
他方、送信機側において、ラインナンバーを2ライン毎
に1ずつインクリメントするよう構成した場合は、受信
側装置において、1ラインぶんだけ受信エラーが生じた
としても、受信画像が良好であると判断される。よっ
て、ラインナンバーのインクリメント状態如何によっ
て、受信側装置における受信画像のエラー判定を任意に
変更することが可能となる。On the other hand, in the case where the transmitter side is configured to increment the line number by one every two lines, the received image is judged to be good even if a reception error occurs for one line. It Therefore, it is possible to arbitrarily change the error determination of the received image in the receiving side device depending on how the line number is incremented.
ロ)ラインナンバーは1ラインの符号の終わりを表わす
信号、例えば“EOL"(End of Line; CCITT勧告T4に基づ
いてモディファイド ハフマン符号化、あるいはモディ
ファイド リード符号化などを行った場合などに用い
る)の後に挿入する。このことにより、受信側装置で
は、画情報とラインナンバーとの識別を可能とする。(B) The line number is a signal indicating the end of the code of one line, for example, "EOL" (End of Line; used when modified Huffman coding or modified read coding is performed based on CCITT Recommendation T4). Insert later. As a result, the receiving side device can identify the image information and the line number.
ハ)ラインナンバーの長さを一定としてある。従って、
小さな数を表すラインナンバーと大きい数を表すライン
ナンバーとはその符号長が同じになっている。これによ
り、受信側装置では、1ラインの符号の終わりを表す信
号のうち所定バイトは、ラインナンバーであると認識す
ることができる。このように、受信側での画情報とライ
ンナンバーの識別が容易になる。C) The length of the line number is constant. Therefore,
The code numbers of the line numbers representing a small number and the line numbers representing a large number are the same. As a result, the receiving side device can recognize that the predetermined byte of the signal indicating the end of the code of one line is the line number. In this way, the image information and the line number can be easily identified on the receiving side.
ニ)ラインナンバーは特別な意味を持つ信号、例えば、
1ラインの終りを表わす信号、と異なる符号構成を有す
る信号としてある。従って、受信側においてエラーが発
生したときには、再び特別な意味を持つ(1ラインの終
りを表す)信号をサーチし、当該信号の検出に応答して
ライン同期を確立することが可能となる。D) A line number is a signal with a special meaning, for example,
This signal has a code configuration different from that of the signal indicating the end of one line. Therefore, when an error occurs on the receiving side, it is possible to search for a signal having a special meaning (indicating the end of one line) again and establish line synchronization in response to the detection of the signal.
以下、図面を参照して本実施例を詳細に説明する。Hereinafter, the present embodiment will be described in detail with reference to the drawings.
第5図は、ラインナンバーの具体例を示すビット構成図
である。このラインナンバーは、EOL(ライン終端符号)
の後に挿入されるものである。FIG. 5 is a bit configuration diagram showing a specific example of the line number. This line number is EOL (line terminator)
Is inserted after.
なお、本実施例では、符号化方式としてモディファイド
ハフマン符号を変更した方式を採用している。In this embodiment, the modified Huffman code is changed as the coding method.
ラインナンバーは、ライン終端符号EOLに続く2バイト
(16ビット)とする。そして、ラインナンバーはEOL信
号と区別し得るように、ラインナンバーにおけるハイバ
イトのLSB(Least Significant Bit)及びラインナンバー
のローバイトのLSBは、それぞれ1に固定する。受信側
装置でデコードされたときに1ラインのビット数が1728
ビット(A4サイズの受信時)でなかった場合には、再び
EOLのサーチを実行し、ライン同期をとる。このため
に、ラインナンバーは、EOLと異なる信号にする必要が
ある。The line number is 2 bytes (16 bits) following the line end code EOL. The high byte LSB (Least Significant Bit) of the line number and the low byte LSB of the line number are fixed to 1 so that the line number can be distinguished from the EOL signal. The number of bits per line is 1728 when decoded by the receiving device
If it was not a bit (when receiving A4 size),
Performs EOL search and establishes line synchronization. Therefore, the line number needs to be a signal different from EOL.
例えば、ラインナンバー0は01H(ラインナンバーのハ
イバイト)01H(ラインナンバーのローバイト)、ライ
ンナンバー1は01H(ラインナンバーのハイバイト)03H
(ラインナンバーのローバイト)、ラインナンバー2は
01H(ラインナンバーのハイバイト)05H(ラインナンバ
ーのローバイト)、ラインナンバー3は01H(ラインナ
ンバーのハイバイト)07H(ラインナンバーのローバイ
ト)、ラインナンバー10は01H(ラインナンバーのハイ
バイト)15H(ラインナンバーのローバイト)、ライン
ナンバー100は01H(ラインナンバーのハイバイト)C9H
(ラインナンバーのローバイト)となる。これらライン
ナンバーは、3ライン毎にインクリメントするよう規定
してある。For example, line number 0 is 01H (high byte of line number) 01H (low byte of line number), line number 1 is 01H (high byte of line number) 03H
(Low byte of line number), line number 2
01H (line number high byte) 05H (line number low byte), line number 3 01H (line number high byte) 07H (line number low byte), line number 10 01H (line number high byte) 15H (low byte for line number), 01H for line number 100 (high byte for line number) C9H
(Line number low byte). These line numbers are specified to be incremented every 3 lines.
第6図は、符号化したデータおよび各ラインナンバーに
対応した再送開始アドレスをメモリに格納した状態を例
示するものである。本図において、TFIFSは、符号化し
たデータを格納するメモリの先頭アドレス(本実施例に
おいては、8400H)である。送信側装置における符号化デ
ータを格納するメモリ領域として、例えば8400HからAFF
FHまでを考える。また、再送開始アドレスを格納するメ
モリ領域として、例えばC000HからC3FFHまでを考える。FIG. 6 exemplifies a state in which coded data and a retransmission start address corresponding to each line number are stored in the memory. In the figure, TFIFS is the start address (8400H in this embodiment) of the memory that stores the encoded data. As a memory area for storing encoded data in the transmission side device, for example, 8400H to AFF
Think up to FH. Consider, for example, C000H to C3FFH as a memory area for storing the retransmission start address.
いま、送信側装置の条件として、1ラインが全白の場合
の最小伝送時間は10m sec,1ラインに黒が有る場合の最
小伝送時間は20m sec,伝送スピードは4800b/sとしたと
きに、A4サイズの原稿(全白)を伝送する手順を第6図
に基づいて説明する。このとき、1ラインの最小バイト
数は6である。また、メモリに格納されたバイトデータ
を送出するときにはLSBから送出するものとする。例え
ば、アドレス8401Hのデータを送出するときは、まず0
の情報を7ビット送出し、その後、1の情報を送出す
る。Now, as the condition of the transmitting side device, when the minimum transmission time when one line is all white is 10 msec, the minimum transmission time when there is black on one line is 20 msec, and the transmission speed is 4800 b / s, A procedure for transmitting an A4 size document (all white) will be described with reference to FIG. At this time, the minimum number of bytes in one line is 6. Also, when the byte data stored in the memory is transmitted, it shall be transmitted from the LSB. For example, when sending data at address 8401H, first set 0
7 bits of information, and then 1 information.
第6図において、アドレス8400H,8401Hに格納されてい
るデータによりEOLが形成される(15個の連続した0情報
の後に1情報が送出される)。アドレス8402Hにはライン
ナンバーのハイバイトデータ、アドレス8403Hにはライ
ンナンバーのローバイトデータが格納される。アドレス
8402H,8403Hに格納されているデータは、01H,01Hであ
り、ラインナンバー0を表わす。In FIG. 6, EOL is formed by the data stored in the addresses 8400H and 8401H (1 information is sent after 15 consecutive 0 information). Address number 8402H stores the line number high byte data, and address 8403H stores the line number low byte data. address
The data stored in 8402H and 8403H are 01H and 01H, and represent line number 0.
アドレス8404Hから8406Hには、1728ビットが全白であっ
たとき、モディファイドハフマン符号化したデータが格
納されている。すなわち、1728ビット全白であったとき
のモディファイドハフマン符号化したデータは、01 001
1 011 0011 01 01(左側のデータから順に回線に送出さ
れる場合)である。ここで、010011011は、1728ビット
白ランレングスである場合のメークアップ符号であり、
00110101は0ビット白ランレングスである場合のターミ
ネイティング符号である。この1728ビット全白であった
ときのモディファイドハフマン符号化したデータをメモ
リに格納すると、B2H,59H,01Hとなる。Addresses 8404H to 8406H store modified Huffman-encoded data when 1728 bits are all white. That is, the modified Huffman-encoded data when it is 1728 bits all white is 01 001
1 011 0011 01 01 (when data is sent to the line in order from the left side data). Here, 010011011 is a makeup code in the case of 1728 bit white run length,
00110101 is a terminating code in the case of 0-bit white run length. When the modified Huffman-encoded data in the case of 1728-bit all white is stored in the memory, it becomes B2H, 59H, 01H.
回線にデータが送出さる時は、B2HのLSBのデータからMS
Bのデータ、59HのLSBのデータからMSBのデータ、01HのL
SBのデータからMSBのデータの順に送出される。すなわ
ち、01001101(B2Hのデータ)10011010(59Hのデータ)1000
0000(01Hのデータ)の順に(左側のデータから順に回
線に送出される場合)回線にデータが送出される。以後
同様に、符号化されたデータが送信側装置のメモリに格
納される。When data is sent to the line, the data from LSB of B2H to MS
B data, 59H LSB data to MSB data, 01H L
The data is sent in order from SB data to MSB data. That is, 01001101 (B2H data) 100 11010 (59H data) 1000
Data is sent to the line in the order of 0000 (data of 01H) (when data is sent to the line in order from the left data). Thereafter, similarly, the encoded data is stored in the memory of the transmission side device.
一方、再送開始アドレスが、各ラインナンバーに対応し
て、メモリに格納されている。再送開始アドレスが格納
されるメモリ領域は、アドレスC000HからアドレスC3FFH
である。再送開始アドレスが格納されているメモリ領域
の先頭アドレスをLIN0と呼ぶ。1つの再送開始アドレス
を指定するためにはメモリ領域は2バイトぶんが必要で
ある。アドレスC000HからアドレスC3FFHのメモリ領域は
1024バイトであるので、再送開始アドレスとして512個
を格納することが可能である。また、上述したとおりラ
インナンバーは3ライン毎にインクリメントする構成と
してあるので、ラインナンバーが変化した(すなわち、
1だけインクリメントされた)とき、再送開始アドレス
を格納するメモリに対し、符号化されたデータが格納さ
れているメモリのラインナンバーの先頭アドレスを格納
する。その具体例は、第6図に示す通りである。On the other hand, the retransmission start address is stored in the memory corresponding to each line number. The memory area that stores the resend start address is from address C000H to address C3FFH.
Is. The start address of the memory area where the retransmission start address is stored is called LIN0. In order to specify one retransmission start address, the memory area requires 2 bytes. The memory area from address C000H to address C3FFH is
Since it is 1024 bytes, it is possible to store 512 retransmission start addresses. Further, as described above, the line number is configured to be incremented every 3 lines, so the line number has changed (that is,
When incremented by 1), the start address of the line number of the memory storing the encoded data is stored in the memory storing the retransmission start address. A specific example is as shown in FIG.
アドレスC000H,C001Hには、00H,84Hが格納されている。
アドレスC000Hに格納されているデータはラインナンバ
ー0の再送開始アドレスにおけるローデータ、アドレス
C001Hに格納されているデータはラインナンバー0の再
送開始アドレスにおけるハイデータであり、ラインナン
バー0の格納されている先頭アドレス(符号化されたデ
ータが格納されているメモリに対して)は、8400Hであ
る。00H and 84H are stored in the addresses C000H and C001H.
The data stored in the address C000H is the raw data and the address at the retransmission start address of line number 0.
The data stored in C001H is high data at the retransmission start address of line number 0, and the head address where line number 0 is stored (for the memory storing encoded data) is 8400H. Is.
また、アドレスC0002H,C003Hには15H,84Hが格納されて
いる。アドレスC002Hに格納されているデータはライン
ナンバー1の再送開始アドレスにおけるローデータ、ア
ドレスC003Hに格納されているデータラインナンバー1
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー1の格納されている先頭アドレス(符号化され
たデータが格納されているメモリに対して)は8415Hで
ある。以下同様に、ラインナンバー2,ラインナンバー
3,ラインバー4の格納されている先頭アドレス(符号
化されたデータが格納されているメモリに対して)は、
842AH,843FH,8454Hである。Further, 15H and 84H are stored in the addresses C0002H and C003H. The data stored at address C002H is the raw data at the retransmission start address of line number 1, the data line number 1 stored at address C003H.
Is the high data at the retransmission start address of, and the head address where the line number 1 is stored (for the memory where the encoded data is stored) is 8415H. Similarly, the head addresses where the line numbers 2, line numbers 3 and line bars 4 are stored (for the memory storing the encoded data) are:
They are 842AH, 843FH and 8454H.
更に、上述したように、再送開始アドレスを格納するメ
モリ領域は1024バイトであるので、再送開始ラインナン
バーとしては、512個格納することができる。513番目の
ラインナンバーは、LIN0(アドレスC000H)に格納す
る。かくして、過去512ぶんのラインナンバーが格納さ
れることになる。Further, as described above, since the memory area for storing the retransmission start address is 1024 bytes, 512 retransmission start line numbers can be stored. The 513th line number is stored in LIN0 (address C000H). Thus, the last 512 line numbers will be stored.
送信側装置においては、本実施例により符号化されたデ
ータがFIFO(First-In First-Out)メモリにストアされ
る。第7図にFIFOメモリと各種ポインタとの関係を示
す。FIFOメモリの容量は上述の如く8400HからAFFFHまで
である。ここで、送信側装置のFIFOメモリの先頭アドレ
スはTFIFS(TRN FIFO START;本実施例においては8400
H)、送信側装置のFIFOメモリの先頭アドレスにおけるハ
イバイトはTFIFSH(TRN FIFO START HIGH;本実施例にお
いては84H)、送信側装置のFIFOメモリにおける最終アド
レスはTFIFE(TRN FIFO END;本実施例においてはAFFF
H)、送信側装置のFIFOメモリの最終アドレスにおけるハ
イバイトはTFIFEH(TRN FIFO END HIGH;本実施例におい
てはAFH)と呼ぶ。In the transmission side device, the data encoded according to this embodiment is stored in a FIFO (First-In First-Out) memory. FIG. 7 shows the relationship between the FIFO memory and various pointers. The capacity of the FIFO memory is 8400H to AFFFH as described above. Here, the start address of the FIFO memory of the transmission side device is TFIFS (TRN FIFO START; 8400 in this embodiment).
H), the high byte at the start address of the FIFO memory of the transmission side device is TFIFSH (TRN FIFO START HIGH; 84H in this embodiment), and the final address in the FIFO memory of the transmission side device is TFIFE (TRN FIFO END; this embodiment) At AFFF
H), the high byte at the final address of the FIFO memory of the transmission side device is called TFIFEH (TRN FIFO END HIGH; AFH in this embodiment).
送信側装置において、読取手段(図示せず)により読み
取ったデータは、符号化を施された後に送信側装置のFI
FOメモリにストアされるが、FIFOのメモリをコントロー
ルするためにポインタを使用する。このために使用する
ポインタをTMHPTR(TRN MH POINTER)と呼ぶ。また、送信
機側のFIFOメモリにストアされたデータは、変調器によ
り変調した後、回線に順次送出するが、ここでもFIFOの
メモリをコントロールするポインタが必要である。この
ために使用するポインタをTMDPTR(TRN MODEM POINTER)
と呼ぶ。In the transmitting side device, the data read by the reading means (not shown) is FI of the transmitting side device after being encoded.
Stored in FO memory, but uses pointers to control the FIFO memory. The pointer used for this purpose is called TMHPTR (TRN MH POINTER). The data stored in the FIFO memory on the transmitter side is sequentially transmitted to the line after being modulated by the modulator, but a pointer for controlling the FIFO memory is also required here. The pointer used for this is TMDPTR (TRN MODEM POINTER)
Call.
一方、受信側装置においては、送信側装置から送られて
きたデータをメモリに格納する。このメモリは、送信側
装置と同様、FIFO(First-In First-Out)メモリである。
受信側装置のFIFOメモリの容量も送信側装置と同じく、
8400HからAFFFHまでとする。On the other hand, in the receiving side device, the data sent from the transmitting side device is stored in the memory. This memory is a first-in first-out (FIFO) memory like the transmission side device.
The FIFO memory capacity of the receiving device is the same as that of the sending device.
From 8400H to AFFFH.
ここで、受信側装置のFIFOメモリにおける先頭アドレス
はRFIFS(REC FIFO START;本実施例においては8400H)、
受信側装置のFIFOメモリにおける先頭アドレスのハイバ
イトはRFIFSH(REC FIFO START HIGH;本実施例において
は84H)、受信側装置のFIFOメモリにおける最終アドレス
はRFIFE(REC FIFO END;本実施例においてはAFFFH)、受
信側装置のFIFOメモリにおける最終アドレスのハイバイ
トはRFIFEH(REC FIFO END HIGH;本実施例においてはAF
H)と呼ぶ。Here, the start address in the FIFO memory of the receiving side device is RFIFS (REC FIFO START; 8400H in this embodiment),
The high byte of the start address in the FIFO memory of the receiving device is RFIFSH (REC FIFO START HIGH; 84H in this embodiment), and the final address in the FIFO memory of the receiving device is RFIFE (REC FIFO END; AFFFH in this embodiment). ), The high byte of the final address in the FIFO memory of the receiving side device is RFIFEH (REC FIFO END HIGH; AF in this embodiment is
H).
受信側装置においては、送信側装置から送られてきたデ
ータを復調器により復調し、その後にFIFOメモリにスト
アする。復調データをFIFOメモリにストアするときにポ
インタを使用するが、このポインタをRMDPTR(REC MODEM
POINTER)と呼ぶ。また、FIFOメモリにストアされたデ
ータは、順次読み出して復号し、記録を行う。FIFOメモ
リにストアされたデータを順次読み出して復号化すると
きにもポインタを使用するが、このポインタをRMHPTR(R
EC MH POINTER)と呼ぶ。In the receiving side device, the data sent from the transmitting side device is demodulated by the demodulator and then stored in the FIFO memory. A pointer is used to store the demodulated data in the FIFO memory, and this pointer is used for RMDPTR (REC MODEM
POINTER). Further, the data stored in the FIFO memory is sequentially read, decoded, and recorded. The pointer is also used when sequentially reading and decoding the data stored in the FIFO memory, but this pointer is used for RMHPTR (R
EC MH POINTER).
送信側装置に含まれるFIFOメモリの管理について、以下
に説明する。TMHPTRは、FIFOメモリ空間において、どこ
の番地まで符号化したデータがストアされているかを示
す。一方、TMDPTRは、FIFOメモリ空間において、どこの
番地のデータまでを変調して回線に送出したかを示す。
符号器は、TFIFS番地から符号化したデータをストア
し、TFIFE番地まで符号化したデータをストアしたと
き、次の符号化したデータをTFIFS番地にストアする。
この時、REVRS(リバース)というフラグに1をセット
し、モデム側に対し、符号化したデータがFIFOの最終番
地までストアされTMHPTRがFIFOの先頭に戻ったことを知
らせる。The management of the FIFO memory included in the transmission side device will be described below. TMHPTR indicates up to which address in the FIFO memory space the encoded data is stored. On the other hand, TMDPTR indicates in the FIFO memory space up to which address data is modulated and transmitted to the line.
The encoder stores the encoded data from the TFIFS address, and when storing the encoded data up to the TFIFE address, stores the next encoded data in the TFIFS address.
At this time, a flag called REVRS (reverse) is set to 1 to notify the modem side that the encoded data is stored up to the last address of the FIFO and TMHPTR has returned to the head of the FIFO.
一方、モデム側の処理として、TFIFS番地からの符号化
されたデータを順次読み出して変調した後、回線に送出
していく。そして、TFIFE番地にストアされているデー
タを読み出し、変調し、回線に送出した後は、TFIFS番
地にストアされているデータを読み出し、変調し、回線
に送出する。この時、REVRS(リバース)というフラグに
0をセットして符号化を行っている側に対し、FIFOの最
終番地におけるデータの変調および回線への送出が終了
しTMDPTRがFIFOの先頭に戻ったことを知らせる。On the other hand, as the processing on the modem side, the encoded data from the TFIFS address is sequentially read out, modulated and then sent to the line. Then, after reading the data stored in the TFIFE address, modulating it and sending it to the line, it reads the data stored in the TFIFS address, modulating it and sending it to the line. At this time, the side that is encoding by setting 0 to the REVRS (reverse) flag has finished the data modulation at the last address of the FIFO and the transmission to the line, and TMDPTR has returned to the beginning of the FIFO. Let me know.
送信側装置におけるFIFO管理の主な作用は下記の通りで
ある。The main operations of the FIFO management in the transmitting side device are as follows.
ラインナンバーが変わったとき、再送開始ラインナン
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。When the line number is changed, the address storing the encoded data corresponding to the line number is stored in the memory for storing the retransmission start line number.
モデムのポンインタ、すなわちTMDPTRがエンコーダの
ポインタTMHPTRを追い越さないようにする。Ensure that the modem's pointer, TMDPTR, does not overtake the encoder's pointer TMHPTR.
そこで、エンコーダのポインタTMHRTRとモデムの
ポインタTMDPTRの間に所定量の未送信画像データ
分の距離を設け、未送信画像データが所定量あれば画像
データを送信し、なければ画像データが所定量そろうま
で待って送信するように制御することが考えられる。Therefore, a distance of a predetermined amount of untransmitted image data is provided between the encoder pointer TMHRTR and the modem pointer TMDPTR. If the untransmitted image data is a predetermined amount, the image data is transmitted, and if not, the image data is aligned by a predetermined amount. It is conceivable to control so as to wait until until transmission.
しかし、このとき、ページの終了時点で未送信画像デー
タが所定量以下でそのページ読み取りが終了することが
ある。その場合、その未送信画像データは、所定量の画
像データがそろうのを一定時間待ち、一定時間経過後、
そのページには続きの画像データがないと判断し、その
ページの未送信画像データを送信することになる。しか
し、この待ち時間の間に、次ページの読み取りが実行さ
れ次ページの先頭の画像データが上記所定量以上となっ
た場合は、送信待ちしている前ページの終了時の未送信
画像データより先に、次ページの先頭の画像データが送
信される不都合が生じる。However, at this time, the page reading may end when the amount of untransmitted image data is less than or equal to a predetermined amount at the end of the page. In that case, the untransmitted image data waits for a predetermined amount of image data to be gathered for a certain period of time, and after a certain period of time,
It is determined that there is no subsequent image data on the page, and the untransmitted image data on the page is transmitted. However, during this waiting time, if the next page is read and the image data at the beginning of the next page exceeds the specified amount, the untransmitted image data at the end of the previous page waiting to be transmitted First, the inconvenience of transmitting the first image data of the next page occurs.
本発明は、この不都合を解消することを目的とする(本
発明の目的)。The present invention aims to eliminate this inconvenience (object of the present invention).
エンコーダのポインタTMHPTRがFIFOメモリを一周して
モデムのポインタTMDPTRにあまり近づかないようにする
(受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め)。The encoder pointer TMHPTR goes around the FIFO memory so that it does not come too close to the modem pointer TMDPTR. (When the receiving side retransmits when a reception error occurs, the data for this retransmission is left in the FIFO memory. To keep).
上記に関しては、既に第6図を用いて説明してあるの
で、ここでは説明を省略する。The above has already been described with reference to FIG. 6, and therefore the description is omitted here.
次に、本実施例の動作を説明するために、上記に関し
て説明を行う。モデムのポインタTMDPTRがエンコーダの
ポインタTMHPTRを追い越さないようにするために、モデ
ムのポインタTMDPTRがエンコーダのポインタTMHPTRに近
づいたとき、フィルを送出する。ここで、読取ったデー
タを符号化するとき、EOLは2バイトで構成し、00H,80
Hのデータとしている(第6図参照)。かかる項目の
制御の一例として、以下の実例が考えられる。Next, in order to explain the operation of this embodiment, the above description will be made. To prevent the modem pointer TMDPTR from overtaking the encoder pointer TMHPTR, send a fill when the modem pointer TMDPTR approaches the encoder pointer TMHPTR. Here, when encoding the read data, EOL consists of 2 bytes, 00H, 80
The data is for H (see Fig. 6). The following actual examples are conceivable as examples of control of such items.
モデムのポインタTMDPTRがFIFOメモリのデータを送出
中、00H,80Hのデータを検出した場合、REVRS(リバー
ス)フラグのチェックを行う。REVRS(リバース)フラグ
が0のときは、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−(モデムのポインタTMDPTRにおけるハイアドレス)<
2 であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い(本発明の「未送信画像データの送
信を禁止する」動作)、上記の条件が満たされないと
き、すなわち、 (エンコーダのポインタTMHPTRにおけるアドレス)−
(モデムのポインタTMDPTRにおけるハイアドレス)≧2
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。When the pointer TMDPTR of the modem detects the data of 00H and 80H while sending the data of the FIFO memory, the REVRS (reverse) flag is checked. When the REVRS (reverse) flag is 0, (high address in encoder pointer TMHPTR)
-(High address in modem pointer TMDPTR) <
2 is judged, and when the above condition is satisfied, the fill is transmitted (the operation of “prohibiting transmission of untransmitted image data” of the present invention), and when the above condition is not satisfied, that is, (Address in encoder pointer TMHPTR) −
(High address in modem pointer TMDPTR) ≧ 2
In this case, the pointer TMDPTR of the modem is sequentially incremented to send out the data stored in the FIFO memory.
一方、REVRS(リバース)フラグが1のときには、ま
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH(FIFOの最終アドレスにおけるバイト)と等しいか否
かが判断される。モデムのポインタTMDPTRにおけるハイ
アドレスがTFIFEHと等しくないときには、モデムのポイ
ンタを順次インクリメントしてFIFOメモリにストアされ
ているデータの送出を行う。On the other hand, when the REVRS (reverse) flag is 1, first, the high address in the pointer TMDPTR of the modem is TF.
It is determined whether it is equal to IFEH (byte at the final address of FIFO). When the high address in the pointer TMDPTR of the modem is not equal to TFIFEH, the pointer of the modem is sequentially incremented to send out the data stored in the FIFO memory.
モデムのポインタTMDPTRがTFIFEHに等しいときは、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH<1 であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い(本発明の「未送信画像データの送信を
禁止する」動作)、上記の条件が満たされない場合、す
なわち, (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH≧1 である場合は、モデムのポインタTMDPTRを順次インクリ
メントしてFIFOメモリにストアされているデータの送出
を行う。When the modem pointer TMDPTR is equal to TFIFEH, (high address in encoder pointer TMHPTR)
-If TFIFSH <1 is judged, and if the above condition is satisfied, fill is transmitted (the operation of "prohibiting transmission of untransmitted image data" of the present invention), and the above condition is not satisfied. , Ie, (high address in encoder pointer TMHPTR)
-If TFIFSH ≥ 1, the modem pointer TMDPTR is sequentially incremented to send the data stored in the FIFO memory.
以上の場合において、フィルを送出するケースにおいて
も符号化がすべて終了(実際には、符号化を行う側で符
号化が終了した時にMHENDというフラグに1をセットす
るので、モデム側はこのフラグをチェックすることによ
り、符号化がすべて終了しているか否かを認識すること
ができる)しているときには、モデムのポインタTMDPTR
を順次インクリメントしてFIFOメモリにストアされてい
るデータの送出を行う(本発明の「ページ終了が検出さ
れた場合、前記未送信画像データの送信を行う」動作。In the above case, even when the fill is transmitted, all the encoding is completed (actually, when the encoding is completed, the flag MHEND is set to 1, so the modem side sets this flag. By checking it, it is possible to recognize whether or not all coding is completed.) When the modem pointer TMDPTR
Is sequentially incremented to transmit the data stored in the FIFO memory (the operation of "transmitting the untransmitted image data when the end of page is detected" of the present invention.
また、符号化された全てのデータの送出が終了した時
は、RTC(Return To Control)信号を送出する。Further, when the transmission of all encoded data is completed, an RTC (Return To Control) signal is transmitted.
このような本発明によれば、送信手段により送信されて
いない未送信画像データが所定量以下で前記検出手段に
よりページ終了が検出されない場合、前記未送信画像デ
ータの送信を禁止し、前記未送信画像データが所定量以
下であっても前記検出手段によりページ終了が検出され
た場合、前記未送信画像データの送信を行うので、メモ
リ手段へ格納終了したページの送信中に、ページの後端
部分にさしかかりデータが所定量以下となった場合、次
ページの送信を行った場合に、受信側でのページ管理が
複雑となるが、本発明はこれを容易にできると共に、次
ページの先頭にエラーがあった場合、いつまでもページ
の記録ができないことを防止できる(本発明の効果)。According to the present invention as described above, when the untransmitted image data that has not been transmitted by the transmitting unit is equal to or less than the predetermined amount and the page end is not detected by the detecting unit, the transmission of the untransmitted image data is prohibited and the untransmitted image data is transmitted. When the end of the page is detected by the detecting means even if the image data is less than or equal to a predetermined amount, the untransmitted image data is transmitted. When the amount of data becomes less than a predetermined amount and the next page is transmitted, the page management on the receiving side becomes complicated. However, the present invention can easily do this, and at the beginning of the next page an error occurs. If there is, it can be prevented that the page cannot be recorded forever (effect of the present invention).
次に上記に関して説明する。第8図には、各々の伝送
スピードにおいて、3秒間に送出されるビット数および
バイト数を示してある。すなわち、往復で3秒間の遅延
までの再送をできるようにするためには、エンコーダの
ポインタTMHPTRがモデムのポインタTMDPTRに3600以上離
れている必要がある。Next, the above will be described. FIG. 8 shows the number of bits and the number of bytes transmitted in 3 seconds at each transmission speed. That is, the encoder pointer TMHPTR needs to be separated from the modem pointer TMDPTR by 3600 or more in order to be able to perform re-transmission up to a delay of 3 seconds in a round trip.
第9図にFIFOメモリと各種ポインタの関係を示す。本実
施例では、エンコーダのポインタTMHPTRにおけるハイア
ドレスをインクリメントするとき、モデムのポインタTM
DPTRと比較して、エンコーダのポインタTMHPTRがモデム
のポインタTMDPTRに対し4096以上離れるように制御す
る。以下にその制御の具体例を示す。FIG. 9 shows the relationship between the FIFO memory and various pointers. In this embodiment, when the high address in the encoder pointer TMHPTR is incremented, the modem pointer TM
As compared with DPTR, the encoder pointer TMHPTR is controlled to be separated from the modem pointer TMDPTR by 4096 or more. The specific example of the control is shown below.
エンコーダのポインタTMHPTRにおけるハイアドレスをイ
ンクリメントするとき、REVRS(リバース)フラグのチェ
ックを行なう。REVRS(リバース)フラグが0のと
きには、 {TIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TFIFSH}<16であるか否かを判断し、上
記の条件を満たすときはエンコードを中断し、ウェイト
状態となる。また、上記の条件が満たされないとき、す
なわち、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TFIFSH}≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。When incrementing the high address in the encoder pointer TMHPTR, the REVRS (reverse) flag is checked. When the REVRS (reverse) flag is 0, it is determined whether or not {TIFEH- (high address in encoder pointer TMHPTR)} + {(high address in modem pointer TMDPTR) -TFIFSH} <16, and When the condition is satisfied, the encoding is suspended and the wait state is set. When the above condition is not satisfied, that is, {TFIFEH- (high address in encoder pointer TMHPTR)} + {(high address in modem pointer TMDPTR) -TFIFSH} ≧ 16, encoding is performed,
Store the encoded data in the FIFO memory.
これに対し、REVRS(リバース)フラグが1のときは、 (モデムのポインタTMDPTRにおけるハイアドレス)−
(エンコーダのポインタTMHPTRにおけるハイアドレス)
<16 であるか否かを判断し、上記の条件を満たすときは、エ
ンコードを中断し、ウェイト状態となる。上記の条件が
満たされないとき、すなわち、 (モデムのポインタTMDPTRにおけるハイアドレス)−
(エンコーダのポインタTMHPTRにおけるハイアドレス)
≧16 のときには、符号化を行い、符号化したデータをFIFOメ
モリにストアする。On the other hand, when the REVRS (reverse) flag is 1, (high address in the modem pointer TMDPTR)-
(High address in encoder pointer TMHPTR)
If it is <16, and if the above conditions are met, encoding is suspended and a wait state is entered. When the above conditions are not met, ie (high address in modem pointer TMDPTR) −
(High address in encoder pointer TMHPTR)
When ≧ 16, encoding is performed and the encoded data is stored in the FIFO memory.
再送開始アドレスを格納するメモリ領域は本実施例では
1024バイトを考えている。このため、512個の再送開始
アドレスを格納することができる。すなわち、過去512
ラインナンバー分の再送が可能になっている。ここで、
1ラインを符号化したとき、1番短いデータは、1ライ
ンが全白であったときである。上述したように、全白ラ
インを符号化したときのバイト数は7バイトである。1
ラインナンバーは3ラインごとにインクリメントされる
で、1ラインナンバーの最小バイト数は21である。そし
て、512ラインナンバー分の再送を考えると、最小10752
バイトが必要となる。このとき、伝送速度を9600b/sec
とした場合にも、10752(バイト)÷1200(バイト/秒)
≒9(秒)であり、先に述べたように回線上の遅延を許
容する時間として3秒を考えているので、再送開始アド
レスは512個の容量を有するメモリに格納すれば充分で
ある。In this embodiment, the memory area for storing the retransmission start address is
I am thinking of 1024 bytes. Therefore, 512 retransmission start addresses can be stored. Ie 512 in the past
The line number can be retransmitted. here,
When one line is encoded, the shortest data is when one line is all white. As described above, the number of bytes when encoding all white lines is 7 bytes. 1
Since the line number is incremented every 3 lines, the minimum number of bytes in one line number is 21. Then, considering retransmission of 512 line numbers, a minimum of 10752
I need a bite. At this time, the transmission speed is 9600b / sec
Also, 10752 (bytes) / 1200 (bytes / second)
≅9 (seconds), and 3 seconds is considered as the time to allow the delay on the line as described above, so it is sufficient to store the retransmission start address in the memory having a capacity of 512.
受信側装置には、最新の受信したラインナンバーを格納
するメモリエリアを設ける。そして、インシャライズ時
においては、0101Hのデータを格納しておく。そして復
号器は、EOLを検出する毎に次の2バイトのデータ、す
なわちラインナンバーをチェックする。そして、ライン
ナンバーが前回と同じか、あるいは、1つだけインクリ
メントされている場合は、受信画像が“良好”であると
判断する。ラインナンバーは検出されるたびにメモリに
ストアされ、アップデートされる。The receiving side device is provided with a memory area for storing the latest received line number. Then, at the time of initialization, the data of 0101H is stored. Then, the decoder checks the next 2-byte data, that is, the line number, every time the EOL is detected. Then, if the line number is the same as the last time or is incremented by one, it is determined that the received image is “good”. The line number is stored and updated in memory each time it is detected.
一方、ラインナンバーが前回と比較して2つ以上インク
リメントされている場合は、NACK信号の送出を行う。本
実施例においては、PIS信号(462Hzの信号を3秒間連続
させた信号)の送出を行う。そして、送信側装置からの
信号が断になるのを確認した後、300b/sの信号を用いて
再送開始ラインナンバーを送信機に知らせる。On the other hand, when the line number is incremented by 2 or more compared with the previous time, the NACK signal is transmitted. In this embodiment, a PIS signal (a signal in which a 462 Hz signal is continuous for 3 seconds) is transmitted. Then, after confirming that the signal from the transmission side device is disconnected, the retransmission start line number is notified to the transmitter by using the signal of 300b / s.
受信側装置から送信側装置に再送開始アドレスを連絡す
るための300b/sの信号の一例を第10図に示す。本図にお
いて、プリアンブルは「0111 1110」パターンの連送、FFH
はアドレスデータ、13Hはコントロールデータ(LSBのデ
ータからMSBのデータの順に回線に送出される),20HはNS
FのFCF(ファクシミリ コントロール フィールド)であ
る。また、その後に送出するラインナンバーは、ライン
ナンバーの下9けたに着目したデータであり、ラインナ
ンバー0からラインナンバー511までである。このとき
に送出するラインナンバーについては、各バイトデータ
のLSBに1をセットすることはしない。例えば、ライン
ナンバー0は、00H,00Hである。FCSはフレームチェック
シーケンス、FLAGは「0111 1110」である。復号に際し
て、EOLに続く2バイトのデータは無視して行う。FIG. 10 shows an example of a 300 b / s signal for notifying the retransmission start address from the reception side device to the transmission side device. In this figure, the preamble is the continuous transmission of "0111 1110" pattern, FFH
Is address data, 13H is control data (LSB data is sent to the line in the order of MSB data), 20H is NS
It is the FCF (Facsimile Control Field) of F. Further, the line numbers transmitted thereafter are data focusing on the lower 9 digits of the line number, and are from line number 0 to line number 511. Regarding the line number transmitted at this time, 1 is not set to the LSB of each byte data. For example, the line number 0 is 00H and 00H. FCS is a frame check sequence and FLAG is “0111 1110”. When decoding, the 2-byte data following EOL is ignored.
送信側装置は、読取り手段(図示せず)により原稿の情
報を読み取り、そのデータを符号器により符号化し、モ
デムによりその符号化したデータを変調し、回線に送出
している。この時、NACK信号(本実施例においてはPIS信
号)の監視をしている。そして、NACK信号を検出しない
場合は、画情報の伝送を行い、NACK信号を検出した場合
には画情報の伝送を中断する。そして、300b/s信号の受
信へ向かう。この300d/sには、前述の如く、再送を開始
するラインナンバー(下9けた)が格納されている。The transmission side device reads the information of the original by the reading means (not shown), encodes the data by the encoder, modulates the encoded data by the modem, and sends out to the line. At this time, the NACK signal (PIS signal in this embodiment) is being monitored. Then, when the NACK signal is not detected, the image information is transmitted, and when the NACK signal is detected, the transmission of the image information is interrupted. Then, it goes to receive the 300b / s signal. In this 300 d / s, as described above, the line number (lower 9 digits) for starting the retransmission is stored.
送信側装置が再送開始ラインナンバーを検出すると、送
信側装置におけるエンコーダのポインタTMHPTRにおける
アドレス,送信側装置におけるモデムポインタTMDPTRの
アドレス,REVRS(リバース)フラグ,再送開始アドレス
をチェックし、その結果に基づいて各種の制御を行う。
この制御例としては、以下に述べる3つのケースが考え
られる。When the sending device detects the retransmission start line number, it checks the address in the encoder pointer TMHPTR of the sending device, the address of the modem pointer TMDPTR in the sending device, the REVRS (reverse) flag, and the resending start address, and based on the result Various controls.
As the control example, the following three cases can be considered.
第1のケースは、REVRSフラグが0であって、送信側装
置におけるエンコーダのポインタTMHPTRが当該装置にお
けるモデムのポインタTMDPTRより大きいときに、送信側
装置のモデムのポインタTMDPTRが再送開始アドレスより
大きい場合である。第11図(1)〜(3)には、再送開始アド
レスを認識し、再送を行う3つのケースを図示してあ
る。ここで述べた第1のケースは、第11図(1)に図示し
てある。この場合には、送信側装置におけるモデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのライ
ンナンバーから再送を行う。In the first case, when the REVRS flag is 0, the encoder pointer TMHPTR in the transmitting device is larger than the modem pointer TMDPTR in the device, and the modem pointer TMDPTR in the transmitting device is larger than the retransmission start address. Is. 11 (1) to 11 (3) show three cases in which the retransmission start address is recognized and retransmission is performed. The first case described here is illustrated in FIG. 11 (1). In this case, the retransmission start address is set in the pointer TMDPTR of the modem in the transmitting side device, and the retransmission is performed from that line number.
第2のケースは、第11図(2)に図示してある。すなわ
ち、REVRS(リバース)フラグが1であって、送信側装置
におけるモデムのポインタTMDPTRが当該装置におけるエ
ンコーダのポインタTMHPTRより大きい場合である。この
場合には、送信側装置におけるモデムのポインタTMDPTR
に再送開始アドレスをセットし、そのラインナンバーか
ら再送を行う。ここで、送信側装置におけるエンコーダ
のポインタTMHPTRが再送開始アドレスより大きい場合は
エラーが生じたものと判断し、画情報の伝送は行うこと
なく、例えばDCN信号等(300b/sによる)を送出し、回線
を開放する。The second case is illustrated in Figure 11 (2). That is, the REVRS (reverse) flag is 1 and the pointer TMDPTR of the modem in the transmission side device is larger than the pointer TMHPTR of the encoder in the device. In this case, the modem pointer TMDPTR in the sending device
The retransmission start address is set in and the retransmission is performed from that line number. Here, if the encoder pointer TMHPTR in the transmission side device is larger than the retransmission start address, it is determined that an error has occurred, and the DCN signal or the like (at 300 b / s) is transmitted without transmitting the image information. , Open the line.
第3のケースは、第11図(3)に図示してある。すなわ
ち、REVRS(リバース)フラグが0であって、送信側装置
におけるエンコーダのポインタTMHPTRが当該装置におけ
るモデムのポインタTMDPTRより大きいときに、再送開始
アドレスのポインタが送信側装置におけるモデムのポイ
ンタTMDPTRより大きい場合である。この場合には、送信
側装置におけるモデムのポインタTMDPTRに再送開始アド
レスをセットし、そのラインナンバーから再送を行う。
ここで、送信側装置におけるエンコーダのポインタTMHP
TRが再送開始アドレスより大きい場合はエラーと判断
し、画情報の伝送は行うことなく、例えばDCN信号等(30
0b/s)を送出し、回線を開放する。The third case is illustrated in Figure 11 (3). That is, when the REVRS (reverse) flag is 0 and the encoder pointer TMHPTR in the transmitting device is larger than the modem pointer TMDPTR in the device, the retransmission start address pointer is larger than the modem pointer TMDPTR in the transmitting device. This is the case. In this case, the retransmission start address is set in the pointer TMDPTR of the modem in the transmitting side device, and the retransmission is performed from that line number.
Here, the encoder pointer TMHP in the transmitting device
If TR is larger than the retransmission start address, it is judged as an error and the image information is not transmitted, for example, DCN signal (30
0b / s) to release the line.
次に、受信側装置におけるその他の処理を簡単に述べ
る。受信が良好のときには、EOLに続く2バイト(すな
わちラインナンバーのデータ)は無視して復号を行って
いる。一方、ラインナンバーをチェックした結果、受信
エラーが発生した場合には再送要求を行う。これ以外の
制御として、例えば、下記の制御を行なっている。Next, other processing in the receiving side device will be briefly described. When the reception is good, the 2 bytes (that is, the data of the line number) following the EOL are ignored and decoding is performed. On the other hand, as a result of checking the line number, if a reception error occurs, a retransmission request is issued. As controls other than this, for example, the following control is performed.
1)5秒間にわたってEOLを検出できない場合は、エラー
と判断し、回線を開放する。1) If EOL cannot be detected for 5 seconds, it is judged as an error and the line is opened.
2)キヤリアが5秒間連続して検出されない場合は、エラ
ーと判断し、回線を開放する。2) If the carrier is not detected continuously for 5 seconds, it is judged as an error and the line is opened.
3)1枚の画情報を受信中に、誤り再送が所定回数以上行
われたときは、伝送速度のフォールバックを行い、ある
いは回線断とする。3) If error retransmissions are performed a predetermined number of times or more while receiving one piece of image information, fall back the transmission rate or disconnect the line.
4)制御復帰信号RTCを検出したときは、画情報の受信処
理を終了する。4) When the control return signal RTC is detected, the image information receiving process is terminated.
第12図は、本発明を適用したファクシミリ装置の送信側
構成を示すブロック図である。FIG. 12 is a block diagram showing the configuration of the transmission side of the facsimile machine to which the present invention is applied.
第12図において、2はループの保持を行う網制御装置NC
U(Network Control Unit)であり、電話網をデータ通信
等に使用するために、その回線の端末に接続して電話交
換網の接続制御を行ったり、あるいは、データ通信路へ
の切替えを行う。In FIG. 12, 2 is a network controller NC that holds a loop.
U (Network Control Unit), which connects to a terminal of the line to control connection of the telephone switching network or switches to a data communication path in order to use the telephone network for data communication and the like.
2aは電話回線である。2a is a telephone line.
4は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線28aの送信信号は信号線2bを通
り、網制御装置2を介して、電話回線2aに送出される。
また、相手側ファクシミリ装置から送られてきた信号
は、網制御装置2を介した後、信号線4aに出力される。Reference numeral 4 is a hybrid circuit for separating a transmission system signal and a reception system signal. The transmission signal of the signal line 28a passes through the signal line 2b and is sent to the telephone line 2a via the network control device 2.
The signal sent from the facsimile machine on the other side is output to the signal line 4a after passing through the network control device 2.
6は、受信機から送出される再送要求信号(本実施例に
おいてはPIS信号を使用する)を検出する回路である
(本発明の「受信手段」)。すなわち、信号線4aの信号
を導入し、再送要求信号(本実施例においてはPIS信
号)を検出してい時には信号線6aに信号レベル「1」の
信号を出力する。一方、信号線4aの信号を導入し、再送
要求信号(本実施例においてはPIP信号)を検出してい
ない時には、信号線6aに信号レベル「0」の信号を出力
する。Reference numeral 6 is a circuit for detecting a retransmission request signal (a PIS signal is used in this embodiment) sent from the receiver ("reception means" of the present invention). That is, the signal of the signal line 4a is introduced, and when the retransmission request signal (the PIS signal in this embodiment) is detected, the signal of the signal level "1" is output to the signal line 6a. On the other hand, when the signal of the signal line 4a is introduced and the retransmission request signal (PIP signal in this embodiment) is not detected, the signal of signal level "0" is output to the signal line 6a.
8は、受信側装置から再送要求信号に引き続いて送出さ
れる再送開始ラインナンバーが格納されている300b/sの
信号(本実施例においてはNSF信号を使用する(第10図参
照))及び再送要求信号に引き続いて送出される切断命令
(DCN)信号(300b/sの信号)を受信する回路である。この
バイナリー信号受信回路8は、NSF信号を検出した時、
信号線8aにパルスを発生するとともに、信号線8bに再送
開始ラインナンバーを出力する。また、このバイナリー
信号受信回路8は、DCN信号を検出した時、信号線8cに
パルスを発生する。Reference numeral 8 denotes a 300b / s signal (in this embodiment, which uses an NSF signal (see FIG. 10)) in which a retransmission start line number is stored, which is transmitted subsequently to the retransmission request signal from the receiving side device, and the retransmission. Disconnection command sent after request signal
This circuit receives the (DCN) signal (300b / s signal). This binary signal receiving circuit 8 detects the NSF signal,
A pulse is generated on the signal line 8a and a retransmission start line number is output on the signal line 8b. The binary signal receiving circuit 8 also generates a pulse on the signal line 8c when detecting a DCN signal.
10は読取装置であり、送信原稿より主走査線方向1ライ
ン分の画信号を読み取り、白あるいは黒の2値を表す信
号列を作成する(本発明の「読取手段」)。この読取装
置10はCCD(電荷結合素子)等の撮像素子と光学系によ
り構成する。信号線12aにパルスが発生すると、すなわ
ち、1ラインの画信号の読取要求があると、1ラインの
画信号を読み取り、2値化したデータを信号線10aに出
力する。A reading device 10 reads an image signal for one line in the main scanning line direction from a transmission document and creates a signal sequence representing binary values of white or black ("reading means" of the present invention). The reader 10 is composed of an image pickup device such as a CCD (charge coupled device) and an optical system. When a pulse is generated on the signal line 12a, that is, when there is a request to read the image signal of one line, the image signal of one line is read and binarized data is output to the signal line 10a.
12は、一方のバッファメモリ内にある画信号が符号化さ
れている間に、他方のバッファメモリに次のラインの画
信号が書き込まれるようにするためのダブルバッファ回
路である。2本のバッファはBUF0(バッファ0),BUF1
(バッファ1)と呼ぶ。BUF0のバッファに画像データが詰
まっているときには、信号線12b(バッファ0フル)に信
号レベル「1」の信号を出力する。BUF0のバッファに画
像データが詰まっていないときには、信号線12b(バッフ
ァ0フル)に信号レベル「0」の信号を出力する。ま
た、BUF1のバッファに画像データが詰まっているときに
は、信号線12c(バッファ1フル)に信号レベル「1」の
信号を出力する。BUF1のバッファに画像データが詰まっ
ていないときには、信号線12c(バッファ1フル)に信号
レベル「0」の信号を出力する。Reference numeral 12 is a double buffer circuit for allowing the image signal of the next line to be written in the other buffer memory while the image signal in one buffer memory is being encoded. Two buffers are BUF0 (buffer 0) and BUF1
It is called (buffer 1). When the buffer of BUF0 is full of image data, it outputs a signal of signal level "1" to the signal line 12b (buffer 0 full). When the image data is not clogged in the buffer of BUF0, the signal of the signal level "0" is output to the signal line 12b (buffer 0 full). When the buffer of BUF1 is full of image data, it outputs a signal of signal level "1" to the signal line 12c (buffer 1 full). When the buffer of BUF1 is not full of image data, it outputs a signal of signal level “0” to the signal line 12c (buffer 1 full).
後述する制御回路30は、バッファがフルになったことを
確認した後、次に読み出すべきバッファを信号線30bに
出力する信号により指定し(信号線30bが信号レベル
「0」のときは、バッファ0のデータを読み出す;信号
線30bが信号レベル「1」のときは、バッファ1のデー
タを読み出す)、その後、信号線30aにパルス(リードパ
ルス)を発生する。After confirming that the buffer is full, the control circuit 30, which will be described later, specifies the buffer to be read next by the signal output to the signal line 30b (when the signal line 30b is at the signal level “0”, the buffer is read). 0 data is read; when the signal line 30b is at the signal level "1", the data in the buffer 1 is read), and then a pulse (read pulse) is generated on the signal line 30a.
このダブルバッファ回路12は、指定されたバッファのデ
ータを信号線12dに出力する。そして、指定されたバッ
ファのデータを信号線12dに出力し終ると、指定された
バッファのバッファフルを落とす。すなわち、信号線30
bに出力されている信号レベルが「0」(バッファ0指
定)であって、信号線30aに(リード)パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル0を落とす(すなわち、信号線12bに信号レベル
「0」の信号を出力する)。また、信号線30bに出力さ
れている信号レベルが「1」(バッファ1指定)であっ
て、信号線30aに(リード)パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル1を落
とす(すなわち、信号線12cに信号レベル「0」の信号
を出力する)。The double buffer circuit 12 outputs the data in the designated buffer to the signal line 12d. Then, when the output of the data of the designated buffer to the signal line 12d is completed, the buffer full of the designated buffer is dropped. That is, the signal line 30
When the signal level output to b is “0” (buffer 0 is designated) and a (read) pulse is generated on the signal line 30a and all the data in the buffer is output, the buffer full 0 is dropped (ie, , And outputs a signal of signal level “0” to the signal line 12b). When the signal level output to the signal line 30b is “1” (buffer 1 is designated) and a (read) pulse is generated on the signal line 30a and all the data in the buffer is output, the buffer full 1 is output. (That is, a signal of signal level “0” is output to the signal line 12c).
また、ダブルバッファ回路12は、バッファが空になった
とき、信号線12aにパルスを発生し、主走査方向におけ
る1ライン分のデータを読取装置10から入力する。この
場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに1をセット
する。読み取ったデータは、バッファ0,バッファ1,
バッファ0,バッファ1と交互に格納される。Further, the double buffer circuit 12 generates a pulse on the signal line 12a when the buffer becomes empty, and inputs the data for one line in the main scanning direction from the reading device 10. In this case, the data is stored in the empty buffer, but at the same time, 1 is set in the buffer full in which the data is stored. The read data is buffer 0, buffer 1,
It is stored alternately with buffer 0 and buffer 1.
14は、ライン終端符号(EOL)の後に挿入するラインナン
バーのカウントを行うカウンタである。信号線30cにパ
ルスが発生すると、ラインナンバーを0(0101H)にセ
ットする。そして、信号線30dにパルスが発生する毎に
ラインナンバーの値をインクリメントする。すなわち、
ラインナンバーが0(0101H)の状態で信号30dにパルス
が発生したとき、ラインナンバーは1(0103H)となる。以
下同様である。また、ラインナンバーを示す2バイトの
データは、信号線14aに出力される。Reference numeral 14 is a counter that counts the line number inserted after the line end code (EOL). When a pulse is generated on the signal line 30c, the line number is set to 0 (0101H). Then, each time a pulse is generated on the signal line 30d, the line number value is incremented. That is,
When a pulse is generated in the signal 30d while the line number is 0 (0101H), the line number is 1 (0103H). The same applies hereinafter. The 2-byte data indicating the line number is output to the signal line 14a.
16は、信号線30eに出力されている1ラインの2値化さ
れたデータを入力し、符号化(本実施例においてはモデ
ィファイドハフマン符号化)したデータを信号線16cに
出力する回路である。1ラインの2値化されたデータを
入力し、符号化をしたときのビット数が8となったと
き、すなわち、1バイトの符号化したデータがそろった
とき、信号線16aにパルスを発生する。一方、1ライン
の符号化がすべて終了したとき、信号線16bに(終了)パ
ルスを発生する。1ラインの符号化を終了したとき、最
後のデータが8ビットに満たない場合は、残りのデータ
は、0とし、データが8ビットそろったものとして処理
を行う。Reference numeral 16 is a circuit for inputting one line of binarized data output to the signal line 30e and outputting encoded data (modified Huffman encoding in this embodiment) to the signal line 16c. A pulse is generated on the signal line 16a when the number of bits when the binary data of one line is input and encoded becomes eight, that is, when the encoded data of 1 byte is complete. . On the other hand, when the encoding of one line is completed, an (end) pulse is generated on the signal line 16b. When the last data is less than 8 bits when the encoding of one line is completed, the remaining data is set to 0 and the processing is performed assuming that all the data are 8 bits.
18は、ラインデータを読取り符号化したデータをストア
するのに使用するFIFOメモリである(本発明の「メモリ
手段」)。一方、モデム側は、このFIFOメモリにストア
されているデータを読み出し、変調した回線に送出す
る。信号線30fから、信号線30hの3本の信号線により、
符号化したデータをFIFOメモリに書き込む。信号線30f
に(ライト)パルスが発生した場合、信号線30gに出力
されている番地に対し、信号線30hに出力されているバ
イトデータをストアする。また信号線30i,信号線30j,信
号線18aの3本の信号線により、FIFOメモリにストアさ
れているデータを読み出す。信号線30iに(リード)パ
ルスが発生したとき、信号線30jに出力されている番地
のデータを、信号線18aに出力する。本実施例において
は、FIFOメモリは8400HからAFFFHのアドレスを有する。Reference numeral 18 is a FIFO memory used for reading line data and storing encoded data ("memory means" of the present invention). On the other hand, the modem side reads the data stored in this FIFO memory and sends it to the modulated line. From the signal line 30f to the three signal lines 30h,
Write the encoded data to the FIFO memory. Signal line 30f
When a (write) pulse is generated at, the byte data output to the signal line 30h is stored at the address output to the signal line 30g. Further, the data stored in the FIFO memory is read out by the three signal lines of the signal line 30i, the signal line 30j, and the signal line 18a. When a (read) pulse is generated on the signal line 30i, the data of the address output on the signal line 30j is output on the signal line 18a. In this embodiment, the FIFO memory has addresses from 8400H to AFFFH.
20は再送開始アドレス格納メモリであり、これにより、
受信側で受信エラーが発生したときに送信側装置はエラ
ーが発生したラインナンバーから再送を行う。送信側装
置において、あるラインナンバーからの再送を行う場
合、そのラインナンバーのデータがFIFOメモリの何番地
から格納されているかを認識する必要があるが、このデ
ータをこのメモリに格納する。信号線30k,信号線30l,信
号線30mを用いて、“あるラインナンバーのデータがFIF
Oメモリの何番地からストアされているか”という情報
を本メモリ20に書き込む。信号線30mに(ライト)パル
スが発生した時、信号線30kに出力されている番地に信
号線30lのバイトデータをストアする。また、信号線30
k,信号線30n,信号線20aを用いて、“あるラインナンバ
ーからのデータがFIFOメモリの何番地からストアされて
いるか”という情報を本メモリ20から読み出す。20 is a memory for storing the retransmission start address.
When a reception error occurs on the reception side, the transmission side device retransmits from the line number where the error occurred. When the transmission side device retransmits from a certain line number, it is necessary to recognize from which address of the FIFO memory the data of that line number is stored, but this data is stored in this memory. Using the signal line 30k, signal line 30l, and signal line 30m, the data of a certain line number is
Write the information "where in the memory is stored from the memory" to the main memory 20. When a (write) pulse is generated in the signal line 30m, the byte data of the signal line 30l is written in the address output to the signal line 30k. Store, and signal line 30
By using k, the signal line 30n, and the signal line 20a, the information "where in the FIFO memory the data from a certain line number is stored" is read from the main memory 20.
そして、信号線30nに(リード)パルスが発生したとき、
信号線30kに出力されている番地のデータを信号線20aに
出力する。再送開始アドレス格納メモリは、C000HからC
3FFHのアドレスを有する。再送開始アドレスの格納メモ
リ構成は第13図に示すとおりである。Then, when a (read) pulse occurs on the signal line 30n,
The address data output to the signal line 30k is output to the signal line 20a. Retransmission start address storage memory is from C000H to C
It has an address of 3FFH. The memory structure for storing the retransmission start address is as shown in FIG.
第13図に示したように、アドレスC000H,C001Hにはライ
ンナバー0,512…のアドレスが格納され、アドレス000
2H,C003Hにはラインナンバー1,513…のアドレスが格
納され、アドレスC004H,C005Hにはラインナンバー2,
514…のアドレスが格納され、以下同様に、アドレスC3F
CH,C3FDHにはラインナンバー510,1022…のアドレスが格
納され、アドレスC3FEH,C3FFHにはラインナンバー511,1
023…のアドレスが格納される。As shown in FIG. 13, the addresses of the liner bars 0, 512, ... Are stored in the addresses C000H, C001H.
Addresses of line numbers 1, 513 ... are stored in 2H, C003H, and line numbers 2, are stored in addresses C004H, C005H.
The address of 514 ... is stored, and so on.
Addresses of line numbers 510, 1022 ... are stored in CH, C3FDH, and line numbers 511, 1 are stored in addresses C3FEH, C3FFH.
The address of 023 ... Is stored.
22は、パラレルデータをシリアルデータに変換するパラ
レル−シリアル変換回路(以下、P/S変換回路と略す)
である。このP/S変換回路22は、パラレルデータが空に
なると、信号線22aにバイトデータ要求パルスを発生す
る。制御回路30は、信号線22aにパルスが発生すると、
信号線300にバイトデータを出力する。一方、P/S変換回
路22は、信号線300に出力されたバイトデータを入力
し、パラレル−シリアル変換をした後、そのシリアルデ
ータを信号線22bに出力する。22 is a parallel-serial conversion circuit (hereinafter, abbreviated as P / S conversion circuit) that converts parallel data to serial data.
Is. The P / S conversion circuit 22 generates a byte data request pulse on the signal line 22a when the parallel data becomes empty. The control circuit 30, when a pulse is generated in the signal line 22a,
Byte data is output to the signal line 300. On the other hand, the P / S conversion circuit 22 inputs the byte data output to the signal line 300, performs parallel-serial conversion, and then outputs the serial data to the signal line 22b.
24は、公知のCCITT勧告V27ter(差動位相変調)に基づ
いた変調を行う変調器である(本発明の「送信手
段」)。この変調器24は信号線22bの信号を入力して変
調を行い、変調データを信号線24aに出力する。Reference numeral 24 is a modulator that performs modulation based on the well-known CCITT recommendation V27ter (differential phase modulation) ("transmitting means" of the present invention). The modulator 24 receives the signal on the signal line 22b, modulates the signal, and outputs the modulated data to the signal line 24a.
26は、信号線30pにパルスが発生したとき、信号線26aに
DCN信号(300b/sの信号)を送出する回路である。このDCN
信号送出回路26は、DCN信号の送出が終了すると、信号
線26bにパルスを発生する。26 is on signal line 26a when a pulse occurs on signal line 30p
This is a circuit that sends out a DCN signal (300b / s signal). This DCN
When the transmission of the DCN signal ends, the signal transmission circuit 26 generates a pulse on the signal line 26b.
28は、信号線24aの信号の信号線26aの信号を入力し、加
算した結果を信号線28aに出力する加算回路である。Reference numeral 28 is an adder circuit that inputs the signal of the signal line 26a of the signal of the signal line 24a and outputs the addition result to the signal line 28a.
30は、下記の制御を行なう制御回路である(本発明の
「検出手段」および「制御手段」)。但し、符号化はメ
インルーチンに従って処理し、信号の伝送はインタラプ
トルーチンにより処理を行う。Reference numeral 30 is a control circuit that performs the following control (“detection means” and “control means” of the present invention). However, the encoding is processed according to the main routine, and the signal transmission is processed by the interrupt routine.
この制御回路30による符号化、すなわちメインルーチン
における制御過程は第14図に示すとおりである。まず、
モデムのポインタTMDPTRおよびエンコーダのポインタTM
HPTRを、符号化したデータを格納するFIFOメモリの先頭
アドレスにセットする(ステップS100)。そして、1ラ
インの主走査ラインの画情報の読取りが終了したか、す
なわち、ラインバッファがフルになったかを判断する
(ステップS102)。The encoding process by the control circuit 30, that is, the control process in the main routine is as shown in FIG. First,
Modem pointer TMDPTR and encoder pointer TM
HPTR is set to the start address of the FIFO memory that stores the encoded data (step S100). Then, it is determined whether the reading of the image information of one main scanning line is completed, that is, whether the line buffer is full (step S102).
1ラインにおける主走査ラインの画情報の読取りが終了
すると(すなわち、ラインバッファがフルになると)、
ステップS104に進む。そして、1ラインのデータの読み
込みを行う(ステップS104)。ここで、上述したよう
に、バッファはバッフ0,バァフ1とダブルバッファ構
成になっており、これら2つのバッファから交互にデー
タの読出しを行う。When the reading of the image information of the main scanning line in one line is completed (that is, when the line buffer becomes full),
Proceed to step S104. Then, the data of one line is read (step S104). Here, as described above, the buffer has a double buffer structure of buffer 0 and buffer 1, and data is alternately read from these two buffers.
各バッファからデータを読み出した後、符号化し、その
符号化したデータをFIFOメモリに書き込む(ステップS1
06)。符号化時の主な制御を下記に箇条書きにして示
す。After reading the data from each buffer, the data is encoded and the encoded data is written to the FIFO memory (step S1
06). The main control at the time of encoding is shown in the following itemized list.
1.符号化したデータをFIFOメモリに書き込む。1. Write the encoded data to the FIFO memory.
2.ライン終端符号(EOL信号)(FIFOメモリに書き込むデー
タとしては、00H,80Hである)およびラインナンバーをFI
FOメモリに書き込む。2. Set the line end code (EOL signal) (00H and 80H for writing data to the FIFO memory) and the line number to FI.
Write to FO memory.
3.受信側装置において受信エラーが発生した場合、送信
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。3. When a reception error occurs in the receiving side device, the transmitting side device retransmits the data from the line number in error. The following control is performed so that this retransmission can be performed.
すなわち、エンコーダのポインタTMHPTRにおけるバイト
をインクリメントするとき、エンコーダのポインタTMHP
TRがモデムのポインタTMDPTRにFIFOメモリを一周して、
余り近づきすぎない様に制御する。具体的には、エンコ
ーダのポインタTMHPTRがモデムのポインタTMDPTRに、あ
る程度以上近づいたとき、符号化を中断してウェイト状
態にする。そして、ウェイトしているときには、PIS信
号を検出したか否かをチェックし、PIS信号を検出した
場合には、NSF信号の受信を行う。そして、モデムのポ
インタを再送開始アドレスにセットし、そのデータから
の再送を行う。この再送を行うとき、再びトレーニング
を行う。これは、後述するステップS108からステップS1
12の制御と同じである。That is, when incrementing the byte in the encoder pointer TMHPTR, the encoder pointer TMHPTR
TR goes around the FIFO memory to the pointer TMDPTR of the modem,
Control so that you do not get too close. Specifically, when the encoder pointer TMHPTR approaches the modem pointer TMDPTR to some extent or more, the encoding is interrupted and the wait state is set. Then, while waiting, it is checked whether or not the PIS signal is detected, and when the PIS signal is detected, the NSF signal is received. Then, the pointer of the modem is set to the retransmission start address, and the data is retransmitted. When retransmitting, perform training again. This is performed from step S108 to step S1 described later.
It is the same as 12 controls.
4.あるラインナンバーから再送を行う場合、そのライン
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。4. When resending from a certain line number, it is necessary to recognize from which address of the FIFO memory the data of that line number is stored. This information is stored in the retransmission start address storage memory.
そして、あるラインの符号化が終了したとき、再送要求
信号、すなわちPIS信号を検出したか否かを判断する
(ステップS108)。再送要求信号、すなわち、PIS信号
を検出すると、画情報の伝送を中断し、NSF信号の受信
を行う(ステップS110)。そして、モデムのポインタTM
DPTRを再送開始アドレス(NSF信号の中にこの情報が入っ
ている)にセットし、そのデータからの再送を行う(ス
テップS112)。Then, when the coding of a certain line is completed, it is determined whether or not the retransmission request signal, that is, the PIS signal is detected (step S108). When the retransmission request signal, that is, the PIS signal is detected, the transmission of the image information is interrupted and the NSF signal is received (step S110). And the modem pointer TM
DPTR is set to the retransmission start address (this information is included in the NSF signal), and the data is retransmitted (step S112).
次に、1枚の原稿の符号化が終了したかを判断する(ス
テップS114)。1枚の原稿の符号化が未だ終了していな
いときには、ステップS102に戻る。また、1枚の原稿の
符号化が終了した場合には、ステップS116に進む。Next, it is determined whether the encoding of one original has been completed (step S114). If the encoding of one original has not been completed, the process returns to step S102. If the encoding of one document is completed, the process proceeds to step S116.
1枚の原稿の符号化が終了したときは、ダブルバッファ
メモリに未だ符号化していないデータが残っているか否
かを判断する(ステップS116)。ダブルバッファメモリ
に未だ符号化していないデータが残っている場合には、
ステップS102に戻る。また、ダブルバッファメモリに符
号化していないデータが残っていない場合には、ステッ
プS118に進み、制御復帰信号RTC(Return To Control)を
FIFOメモリに書き込む。When the encoding of one original is completed, it is determined whether or not the unencoded data remains in the double buffer memory (step S116). If there is still unencoded data in the double buffer memory,
Return to step S102. If no unencoded data remains in the double buffer memory, the process proceeds to step S118, and the control return signal RTC (Return To Control) is set.
Write to FIFO memory.
一方、伝送処理(すなわち、インタラプト処理)は、 (イ)モデムのポインタTMDPTRに格納されているデータ
を変調し回線に送出すること、 (ロ)モデムのポインタTMDPTRを順次インクリメントす
ること、 (ハ)モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。On the other hand, the transmission processing (that is, the interrupt processing) includes (a) modulating the data stored in the modem pointer TMDPTR and transmitting the data to the line, (b) sequentially incrementing the modem pointer TMDPTR, and (c) Modem pointer TMDPTR is encoder pointer
The main content is to control so as not to overtake TMHPTR.
次に、第15図(1)〜(9)に示すフローチャートを参照して
制御回路30が行う制御手順(符号化処理手順)を説明す
る。Next, the control procedure (encoding processing procedure) performed by the control circuit 30 will be described with reference to the flowcharts shown in FIGS. 15 (1) to 15 (9).
まず、ステップS128からステップS144において各種のイ
ニシャライズ処理を行う。First, various initialization processes are performed in steps S128 to S144.
ステップS128においては、符号化したFIFOメモリに格納
したデータを全て送出したか否かを表すフラグTRNENDに
0をセットする。In step S128, a flag TRNEND indicating whether or not all the data stored in the encoded FIFO memory has been transmitted is set to 0.
ステップS130においては、再送開始アドレスを格納する
メモリを制御するポインタAGAPTRにC000Hをセットす
る。In step S130, C000H is set in the pointer AGAPTR that controls the memory that stores the retransmission start address.
ステップS132においては、エンコーダのポインタTMHPTR
に8400Hをセットする。In step S132, the encoder pointer TMHPTR
Set 8400H to.
ステップS134においては、モデムのポインタTMDPTRに84
00Hをセットする。In step S134, the pointer TMDPTR of the modem is set to 84.
Set 00H.
ラインナンバーは、ある一定ライン数(本実施例におい
ては3ライン)毎にインクリメントするが、この制御を
LINCNTというカンウンタにより制御する。ステップS136
においては、このカウンタLINCNTに3をセットする。The line number is incremented every fixed number of lines (3 lines in this embodiment).
It is controlled by a counter called LINCNT. Step S136
In, the counter LINCNT is set to 3.
ステップS138においては、前述したREVRSフラグに0を
セットする。In step S138, the REVRS flag described above is set to zero.
ステップS140においては、符号化が終了したか否かを表
わすフラグMHEMDに0をセットする。In step S140, 0 is set to the flag MHEMD indicating whether or not the encoding is completed.
ステップS142においては、現在どちらのバッファからデ
ータを読み出しているかを表わすフラグBAFに0をセッ
トする。フラグBAFが0のときは、バッファ0からデー
タを読み出している。また、フラグBAFが1のときは、
バッファ1からデータを読み出している。In step S142, a flag BAF indicating which buffer is currently reading data is set to 0. When the flag BAF is 0, data is read from the buffer 0. When the flag BAF is 1,
Data is being read from buffer 1.
ステップS144においては、ラインナンバーをイニシャラ
イズする。In step S144, the line number is initialized.
ステップS146からステップS154においては、バッファが
フルか、すなわち、1ラインの読み取りが終了したか否
かを判断し、バッファがフルになった場合、ステップS1
56に進む。ここで、バッファのデータは、バッファ0,
バッファ1と交互に読み取る。In steps S146 to S154, it is determined whether the buffer is full, that is, whether reading of one line is completed. If the buffer is full, step S1
Continue to 56. Here, the data in the buffer is buffer 0,
Alternately read with buffer 1.
ステップS156からステップS160においては、1ラインの
データをダブルバッファから読み出し、符号器へ出力す
る。In steps S156 to S160, one line of data is read from the double buffer and output to the encoder.
第15図(2)に示すステップS162ないしステップS182にお
いては、特定のラインナンバーのデータから再送を行う
よう、特定ラインナンバーのデータがFIFOメモリの何番
地から格納されているかを、再送開始アドレス格納メモ
リにストアする。ここでは、ラインナンバーが変わった
ときに、再送開始アドレスを再送開始アドレス格納メモ
リにストアする。In step S162 to step S182 shown in FIG. 15 (2), the retransmission start address storage is performed to determine from which address of the FIFO memory the data of the specific line number is stored so that the data of the specific line number is retransmitted. Store in memory. Here, when the line number changes, the retransmission start address is stored in the retransmission start address storage memory.
ステップS162においては、3ライン毎にラインナンバー
をインクリメントする制御を行う。ステップS164からス
テップS168においては、再送開始アドレスにおけるロー
バイトのデータを再送開始アドレス格納メモリにストア
する。In step S162, control is performed to increment the line number every 3 lines. In steps S164 to S168, the raw byte data at the retransmission start address is stored in the retransmission start address storage memory.
ステップS170においては、再送開始アドレスポインタAG
APTRのインクリメントを行う。ステップS172ないしステ
ップS176においては、再送開始アドレスにおけるハイバ
イトのデータを再送開始アドレス格納メモリにストアす
る。ステップS178においては、再送開始アドレスポイン
タAGAPTRのインクリメントを行う。ステップS180におい
ては、再送ポインタAGAPTRが再送開始アドレス格納メモ
リの終端まで進んだか否かの判断を行う。そして、再送
ポインタAGAPTRが再送開始アドレス格納メモリの終端ま
で進むと、再送ポインタAGAPTRにはC000Hをセットする
(ステップS182)。In step S170, the retransmission start address pointer AG
Increment APTR. In steps S172 to S176, the high-byte data at the retransmission start address is stored in the retransmission start address storage memory. In step S178, the retransmission start address pointer AGAPTR is incremented. In step S180, it is determined whether the retransmission pointer AGAPTR has reached the end of the retransmission start address storage memory. Then, when the retransmission pointer AGAPTR advances to the end of the retransmission start address storage memory, C000H is set in the retransmission pointer AGAPTR (step S182).
第15図(3)に示すステップS184ないしステップS188にお
いては、FIFOメモリに00Hをストアする。In steps S184 to S188 shown in FIG. 15 (3), 00H is stored in the FIFO memory.
ステップS190においては、エンコーダのポインタTMHPTR
をインクリメントする。このTMHPTRのインクリメントに
ついては後述する。In step S190, the encoder pointer TMHPTR
Is incremented. The increment of TMHPTR will be described later.
ステップS192からステップS196においては、FIFOメモリ
に、800Hをストアする。In steps S192 to S196, 800H is stored in the FIFO memory.
ステップS198においては、エンコーダのポインタTMHPTR
をインクリメントする。In step S198, the encoder pointer TMHPTR
Is incremented.
ステップS200ないしステップS216においては、ラインナ
ンバーを入力し、ラインナンバーをFIFOメモリにストア
する。すなわち、ステップS200においては、ラインナン
バーを入力する。ステップS202ないしステップS206にお
いては、ラインナンバーのハイバイトデータをFIFOメモ
リにストアする。ステップS208においては、エンコーダ
のポインタTMHPTRをインクリメントする。ステップS210
ないしステップS214においては、ラインナンバーのロー
バイトデータをFIFOメモリにストアする。ステップS216
においては、エンコーダのポインタTMHPTRをインクリメ
ントする。In steps S200 to S216, the line number is input and the line number is stored in the FIFO memory. That is, in step S200, the line number is input. In steps S202 to S206, the high byte data of the line number is stored in the FIFO memory. In step S208, the encoder pointer TMHPTR is incremented. Step S210
Or, in step S214, the low byte data of the line number is stored in the FIFO memory. Step S216
In, the encoder pointer TMHPTR is incremented.
第15図(4)に示すステップS218ないしステップS230にお
いては、符号化データをFIFOメモリにストアする。In steps S218 to S230 shown in FIG. 15 (4), the encoded data is stored in the FIFO memory.
まず、ステップS218においては、1バイトのデータが符
号化されたか否かを判断する。1バイトのデータが符号
化されると、そのデータを入力(ステップS220)し、1
バイトの符号化データをFIFOメモリにストアする(ステ
ップS222ないしステップS226)。First, in step S218, it is determined whether or not 1-byte data has been encoded. When 1-byte data is encoded, the data is input (step S220), and 1
The encoded data of bytes is stored in the FIFO memory (steps S222 to S226).
ステップS228においては、エンコーダのポインタTMHPTR
をインクリメントする。ステップS230においては、1ラ
インの符号化が終了したかを判断し、1ラインの符号化
が終了していないときには、ステップS218に進む。ま
た、1ラインの符号化が終了すると、ステップS232進
む。In step S228, the encoder pointer TMHPTR
Is incremented. In step S230, it is determined whether the encoding of one line is completed. If the encoding of one line is not completed, the process proceeds to step S218. When the encoding of one line is completed, the process proceeds to step S232.
第15図(5)に示すステップS232ないしステップS238にお
いては、ラインナンバーをインクリメントするか否かを
チェックし、インクリメントする必要がある場合は、ラ
インナンバーのインクリメントを行う。ここでは、3ラ
イン毎にラインナンバーのインクリメントを行う。In steps S232 to S238 shown in FIG. 15 (5), it is checked whether or not the line number is incremented. If it is necessary to increment the line number, the line number is incremented. Here, the line number is incremented every 3 lines.
ステップS240ないしステップS248においては、再送要求
信号、すなわちPIS信号を受信したか否かを判断する。P
IS信号を受信した場合には、NSF信号の受信を行い、再
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータから送信を行う。In steps S240 to S248, it is determined whether a retransmission request signal, that is, a PIS signal has been received. P
When the IS signal is received, the NSF signal is received and the retransmission start line number is input. Then, the retransmission start address is set in the pointer TMDPTR of the modem, and data is transmitted from that address.
ステップS250においては、1枚の原稿の符号化が終了し
たか否かを判断する。1枚の原稿の符号化が終了した場
合には、ステップS252に進む。1枚の原稿の符号化が未
だ終了していない場合には、ステップS146に進む。In step S250, it is determined whether or not the encoding of one original has been completed. If the encoding of one document is completed, the process proceeds to step S252. If the encoding of one original has not been completed, the process proceeds to step S146.
ステップS252およびステップS254においては、どちらか
バッファがフルであるか否かを判断する。バッファ0、
あるいはバッファ1のどちらかのバッファがフルの場合
は、ステップS146に進む。バッファ0、バッファ1のい
ずれもバッファがフルでない場合には、ステップS256に
進む。In steps S252 and S254, it is determined whether either buffer is full. Buffer 0,
Alternatively, if one of the buffers 1 is full, the process proceeds to step S146. If neither the buffer 0 nor the buffer 1 is full, the process proceeds to step S256.
第15図(6)および同(7)に示すステップS256ないしステッ
プS300においては、FIFOメモリに制御復帰信号RTC(Retu
rn To Control)信号をストアする。In steps S256 to S300 shown in FIGS. 15 (6) and (7), the control recovery signal RTC (Retu
rn To Control) signal is stored.
まず、ステップS256ないしステップS260においては、00
HのデータをFIFOメモリにストアする。First, in steps S256 to S260, 00
Store H data to FIFO memory.
ステップS262においては、エンコーダのポインタTMHPTR
をインクリメントする。In step S262, the encoder pointer TMHPTR
Is incremented.
ステップS264ないしステップS268においては、80Hのデ
ータをFIFOメモリにストアする。In steps S264 to S268, 80H data is stored in the FIFO memory.
ステップS270においては、エンコーダのポインタTMHPTR
をインクリメントする。In step S270, the encoder pointer TMHPTR
Is incremented.
ステップS274ないしステップS296においては、00H,08H,
80HのデータをFIOメモリにストアする。ステップS272,
ステップS298,ステップS300により、00H,08H,80Hのデー
タをFIFOメモリにストアする。In steps S274 to S296, 00H, 08H,
Store 80H data in FIO memory. Step S272,
By steps S298 and S300, 00H, 08H, and 80H data are stored in the FIFO memory.
ステップS302においては、符号化が終了したのでフラグ
MHENDに1をセットし、モデムが符号化したデータを全
て送出するまでウェイトする(ステップS303)。そし
て、モデムが符号化したデータを全て送出したときに、
画像伝送を終了する(ステップS304)。In step S302, since the encoding is completed, the flag
MHEND is set to 1 and waits until the modem transmits all encoded data (step S303). And when the modem sends out all the encoded data,
The image transmission ends (step S304).
第15図(8)に示すステップS306ないしステップS326は、
送信中に再送要求信号(すなわちPIS信号)を検出し、
モデムのポインタTMHPTRを再送開始アドレスにセットす
るときのサブルーチンである(ステップS248,ステップ
S348)。Step S306 to step S326 shown in FIG. 15 (8),
Detects a resend request signal (that is, PIS signal) during transmission,
This is a subroutine for setting the pointer TMHPTR of the modem to the retransmission start address (step S248, step
S348).
再送開始アドレスのセットは、上述したように1)REVRS
フラグが0の場合 1-1)TMHPTR>TMDPTRであって、且つ再送アドレス<TMDP
TRのとき 1-2)TMHPTR>TMDPTR、且つ再送アドレス>TMHPTR、且つ
再送アドレス>TMHPTRのとき(この場合はREVRSに1を
セットする) 2)REVRSフラグが1の場合 TMDPTR>TMHPTRであって、且つ再送アドレス>TMHPTRの
とき には、再送アドレスをモデムのポインタTMDPTRにセット
し(ステップS318)、リターンする(ステップS320)。
それ以外はエラーとする。As described above, the set of retransmission start address is 1) REVRS
When the flag is 0 1-1) TMHPTR> TMDPTR and the resend address <TMDP
When TR is 1-2) TMHPTR> TMDPTR, and resend address> TMHPTR, and resend address> TMHPTR (in this case, REVRS is set to 1) 2) When REVRS flag is 1, TMDPTR> TMHPTR, If the resend address> TMHPTR, the resend address is set in the pointer TMDPTR of the modem (step S318) and the process returns (step S320).
Other than that, it is an error.
第15図(9)に示すステップS328ないしステップS354まで
は、エンコーダのポインタTMHPTRのインクリメントを行
う。In steps S328 to S354 shown in FIG. 15 (9), the encoder pointer TMHPTR is incremented.
ここで、ステップS330においては、エンコーダのポイン
タTMHPTRをインクリメントする。そして、TMHPTRのハイ
バイトがインクリメントされないときには直ちにリター
ンするが、TMHPTRのハイバイトがインクリメントされた
ときはステップS334に進む。Here, in step S330, the pointer TMHPTR of the encoder is incremented. Then, when the high byte of TMHPTR is not incremented, the process immediately returns, but when the high byte of TMHPTR is incremented, the process proceeds to step S334.
ステップS334なしいステップS338においては、エンコー
ダのポインタTMHPTRが一周して、モデムのポインタTMDP
TRにあまり近づきすぎないように制御する。すなわち、
エンコーダのポインタTMHPTRが、モデムのポインタTMDP
TRに4096以上離れているときには、リターンする。この
とき、エンコーダのポインタTMHPTRがFIFOメモリの終端
に達しているか否かをチェックし、FIFOメモリの終端に
達している場合には、エンコーダのポインタTMHPTRに84
00Hをセットする。In step S334 and step S338, the encoder pointer TMHPTR goes round and the modem pointer TMDP
Control not to get too close to TR. That is,
The encoder pointer TMHPTR is the modem pointer TMDP
When TR is more than 4096, return. At this time, it is checked whether or not the encoder pointer TMHPTR has reached the end of the FIFO memory. If it has reached the end of the FIFO memory, the encoder pointer TMHPTR is set to 84
Set 00H.
エンコーダのポインタTMHPTRがモデンのポインタTMDPTR
に4096以上離れていない場合は、符号化を中断してウェ
イト状態に入る。このウェイトしている時、再送要求信
号(すなわち、PIS信号)を検出したか否かを判断する
(ステップS340)。そして、PIS信号を検出した場合に
は、伝送を中断し(ステップS342)、NSF信号の受信を
行う(ステップS344)。そして、再送開始ラインナンバ
ーを入力し(ステップS346)、モデムのポインタTMHPTR
に再送アドレスをセットする。Encoder pointer TMHPTR is Moden pointer TMDPTR
If it is not more than 4096, the encoding is interrupted and the wait state is entered. During this waiting, it is determined whether or not the retransmission request signal (that is, the PIS signal) is detected (step S340). When the PIS signal is detected, the transmission is interrupted (step S342) and the NSF signal is received (step S344). Then, enter the retransmission start line number (step S346) and set the modem pointer TMHPTR.
Set the resend address to.
本実施例においては、PIS信号を受信した場合にはNSF信
号の受信に向かうが、このときにDCN信号を受信する
と、回線断としてエラー処理を終了する。In the present embodiment, when the PIS signal is received, the NSF signal is received, but when the DCN signal is received at this time, the line is disconnected and the error processing is terminated.
第16図に示すフローチャートは、符号化されたデータの
伝送処理(すなわち、インタプラト処理)に関する詳細
な制御過程を示す。本実施例では、信号線22aにパルス
(すなわち、バイトデータ要求パルス)が発生すると、
このインタラプト処理が、実行される。The flowchart shown in FIG. 16 shows a detailed control process relating to a transmission process (that is, an interplat process) of encoded data. In this embodiment, when a pulse (that is, a byte data request pulse) is generated on the signal line 22a,
This interrupt process is executed.
ここでの主な制御は、FIFOメモリに格納されたデータを
順次読み出し(ステップS370ないしステップS376)、P/
S変換回路22に出力する(ステップS380ないしステップS
386,ステップS390ないしステップS396)ことである。
このときに、モデムのポインタTMDPTRがエンコーダのポ
インタを追い越さない様に制御する。すなわち、符号化
されたデータを送出中に00H,80Hのデータを検出する
と、前述の如く、エンコーダのポインタTMHPTRがモデム
のポインタより、ある一定量先にいっていない場合はフ
ィルを送出して符号化が進むのを待期する(ステップS3
80ないしステップS392,ステップS404ないしステップS
410)C本発明の「未送信データの送信を禁止する」動
作)。ここで、MHENDが1のとき(すなわち、1枚の原
稿の符号化がすべて終了したとき)はこの限りではない
(本発明の「ページ終了が検出された場合、前記未送信
画像データの送信を行う」動作)。モデムのポインタが
FIFOメモリの終端まできたときは、モデムのポインタTM
DPTRをFIFOメモリの先頭アドレス8400Hにセットする
(ステップS398,S400)。The main control here is to sequentially read the data stored in the FIFO memory (step S370 to step S376), P /
Output to the S conversion circuit 22 (step S380 to step S380
386, step S390 to step S396).
At this time, the pointer TMDPTR of the modem is controlled so as not to overtake the pointer of the encoder. In other words, when 00H and 80H data is detected during transmission of encoded data, as described above, if the encoder pointer TMHPTR is not ahead of the modem pointer by a certain amount, a fill is transmitted and encoded. Wait for the progress (step S3
80 to step S392, step S404 to step S
410) C) "Prohibit transmission of untransmitted data" operation of the present invention). Here, this is not limited to the case where MHEND is 1 (that is, when the encoding of one document is completed) (when the "end of page is detected in the present invention, transmission of the untransmitted image data is transmitted. "Do" action). The modem pointer
When reaching the end of the FIFO memory, the pointer TM of the modem
DPTR is set to the start address 8400H of the FIFO memory (steps S398, S400).
また、符号化がすべて終了(MHEND=1)し、モデムが符号
化したデータを全て送出(TMHPTR=TMDPTR)したとき(ス
テップS364)は、TRNENDに1をセットし(ステップS36
6)、符号化されたデータの伝送がすべて終了したこと
をメイン処理ルーチン(符号化処理ルーチン)に知らせ
る。When all the coding is completed (MHEND = 1) and the modem sends out all the coded data (TMHPTR = TMDPTR) (step S364), TRNEND is set to 1 (step S36).
6) Notify the main processing routine (encoding processing routine) that the transmission of encoded data has been completed.
第17図には、本発明を適用したファクシミリ装置の受信
側の構成を示すブロック図である。FIG. 17 is a block diagram showing the configuration of the receiving side of the facsimile apparatus to which the present invention is applied.
第17図において、40は第12図に示す2と同じ網制御装置
(NCU)である。また、40aは電話回線を示す。In FIG. 17, 40 is the same network control device as 2 shown in FIG.
(NCU). Further, 40a indicates a telephone line.
42は、第12図に示す4と同様のハイブリッド回路であ
る。信号線54aに送信された信号は、信号線40bを通り、
網制御装置40を介して、電話回線40aに送出される。ま
た、相手側ファクシミリ装置から送られてきた信号は、
綱制御装置40を介した後、信号線42aに出力される。42 is a hybrid circuit similar to 4 shown in FIG. The signal transmitted to the signal line 54a passes through the signal line 40b,
It is sent to the telephone line 40a via the network control device 40. Also, the signal sent from the facsimile machine on the other side is
After passing through the rope control device 40, it is output to the signal line 42a.
44は、信号線42aの信号を入力し、信号が有るか否かを
検出する回路である。-43dBm以上の信号を受信している
ときは、信号線44aに信号レベル「1」の信号を出力
し、-43dBm未満の信号を受信しているときは、信号線44
aに信号レベル「0」の信号を出力する。Reference numeral 44 is a circuit that receives a signal from the signal line 42a and detects whether or not there is a signal. When a signal of -43 dBm or more is received, the signal of the signal level "1" is output to the signal line 44a, and when a signal of less than -43 dBm is received, the signal line 44
The signal of signal level "0" is output to a.
46は、公知のCCITT勧告V27ter(差動位相変調)に基づ
いた復調を行う復調器である。復調器46は、信号線42a
の信号を入力し、復調を行い、復調データを信号線46a
に出力する。Reference numeral 46 is a demodulator that performs demodulation based on the well-known CCITT recommendation V27ter (differential phase modulation). The demodulator 46 uses the signal line 42a.
Signal is input and demodulated, and the demodulated data is sent to the signal line 46a.
Output to.
48は、シリアルデータをパラレルデータに変換するシリ
アル−パラレル変換回路である(以下、S/P変換回路と
略す)。このS/P変換回路48は、8ビットのパラレルデ
ータが揃うと信号線48aにパルスを発生し、受信データ
を信号線48bに出力する。制御回路66は、この信号線48a
にパルスが発生したことを検出することにより、1バイ
トのデータを受信したことを認識する。A serial-parallel conversion circuit 48 converts serial data into parallel data (hereinafter, abbreviated as S / P conversion circuit). The S / P conversion circuit 48 generates a pulse on the signal line 48a when the 8-bit parallel data is complete, and outputs the received data to the signal line 48b. The control circuit 66 uses this signal line 48a.
It is recognized that 1 byte of data has been received by detecting that a pulse has been generated at.
50は、信号線66bにパルスが発生した時、信号線50aにNS
F信号(第10図参照)を送出する回路である。NSF信号に
は、ラインナンバーが含まれている。このラインナンバ
ーには、信号線66aに出力されている値をセットする。N
SF信号送出回路50は、NSF信号の送出が終了すると、信
号線50bにパルスを発生する。50 is NS on signal line 50a when a pulse occurs on signal line 66b.
It is a circuit that sends out the F signal (see FIG. 10). The NSF signal contains the line number. The value output to the signal line 66a is set to this line number. N
The SF signal transmission circuit 50 generates a pulse on the signal line 50b when the transmission of the NSF signal is completed.
52は、再送要求信号(すなわち、本実施例においてはPI
S信号)を送出する回路である。換言すれば、信号線66c
にパルスが発生したとき、信号線52aにPIS信号(462Hzの
信号を3秒間)を送出する回路である。PIS信号の送出が
終了すると、信号線52bにパルスを発生する。52 is a retransmission request signal (that is, PI in this embodiment).
It is a circuit that sends out (S signal). In other words, the signal line 66c
This is a circuit for sending out a PIS signal (a signal of 462 Hz for 3 seconds) to the signal line 52a when a pulse is generated at. When the transmission of the PIS signal is completed, a pulse is generated on the signal line 52b.
54は、信号線50aの信号と信号線52aの信号を入力し、加
算した結果を信号線54aに出力する加算回路である。Reference numeral 54 is an adder circuit that inputs the signal of the signal line 50a and the signal of the signal line 52a and outputs the addition result to the signal line 54a.
56は、相手側ファクシミリ装置から送られてきたデータ
を復調し、復調データストアするために使用するFIFOメ
モリである。このFIFOメモリは送信側のFIFOメモリ(第1
2図の18参照)と同じである。Reference numeral 56 is a FIFO memory used to demodulate the data sent from the facsimile machine on the other side and store the demodulated data. This FIFO memory is the FIFO memory (1st
2 See 18).
一方、復号器はこのFIFOメモリにストアされたデータを
読み出し、復号し、ダブルバッファ回路62を経て、記録
を行う。信号線66cないし信号線66eを用いて、復調した
データをFIFOメモリに書き込む。信号線66cに(ライ
ト)パルスが発生したとき、信号線66dに出力されてい
る番地に信号線66eに出力されているバイトデータをス
トアする。On the other hand, the decoder reads the data stored in this FIFO memory, decodes it, and records it via the double buffer circuit 62. The demodulated data is written in the FIFO memory using the signal lines 66c to 66e. When a (write) pulse is generated on the signal line 66c, the byte data output on the signal line 66e is stored in the address output on the signal line 66d.
また、信号線66f,信号線66g,信号線56aの3本の信号線
により、FIFOメモリにストアされているデータを読み出
す。信号線66fに(リード)パルスが発生すると、信号
線66gに出力されている番地のデータを信号線56aに出力
する。本実施例においては、FIFOメモリのアドレスは、
8400HないしAFFHである。Further, the data stored in the FIFO memory is read by the three signal lines 66f, 66g, and 56a. When a (read) pulse is generated on the signal line 66f, the data of the address output on the signal line 66g is output on the signal line 56a. In this embodiment, the address of the FIFO memory is
8400H to AFFH.
58は、正しく受信した最新ラインナンバーを格納してお
くラインナンバー格納メモリである。このラインナンバ
ー格納メモリ58にラインナンバーを書き込む場合は、ラ
インナンバーを信号線66hに出力し、信号線66iに(ライ
ト)パルスを発生する。一方、正しく受信した最新のラ
インナンバーを読み出す場合は、信号線66jに(リー
ド)パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66hに出力される。Reference numeral 58 is a line number storage memory for storing the latest line number received correctly. When writing a line number in the line number storage memory 58, the line number is output to the signal line 66h and a (write) pulse is generated on the signal line 66i. On the other hand, when reading the latest correctly received line number, when a (read) pulse is generated on the signal line 66j, the correctly received latest line number is output to the signal line 66h.
60は、復調されたデータをFIFOメモリから読み出し、復
号したデータを信号線60cに出力する復号器である。復
調された1バイトのデータを復号する準備が完了する
と、信号線60aにバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから1バイトの復調されたデータを読み出し、信号線
66kに出力する。復号器60は、1ラインの復号が終了す
ると、信号線60bにパルスを発生する。そして、1ライ
ンの復号データを信号線60cに出力する。A decoder 60 reads the demodulated data from the FIFO memory and outputs the decoded data to the signal line 60c. When the preparation for decoding the demodulated 1-byte data is completed, a byte data request pulse is generated on the signal line 60a.
When the pulse is generated, the time control circuit 66 reads out 1 byte of demodulated data from the FIFO memory and outputs the signal line.
Output to 66k. When the decoding of one line is completed, the decoder 60 generates a pulse on the signal line 60b. Then, the decoded data of one line is output to the signal line 60c.
62は、一方のバッファ内にある画信号を記録している間
に、他方のバッファメモリに次のラインの画信号が書き
込まれるようにするためのダブルバッファ回路である。
このバッファは、送信機のダブルバッファ(第12図の12
参照)と同じである。2本のバッファはBUF0(バッファ
0),BUF1(バッファ1)と呼ぶ。このバッファBUF0に画
像データが詰まっているときには、信号線62a(バッファ
0フル)に信号レベル「1」の信号を出力する。BUF0の
バッファに画像データが詰まっていないときには、信号
線6a(バッファ0フル)に信号レベル「0」の信号を出力
する。Reference numeral 62 denotes a double buffer circuit for allowing the image signal of the next line to be written in the other buffer memory while recording the image signal in the one buffer.
This buffer is a double buffer of the transmitter (12 in Fig. 12).
(See). The two buffers are called BUF0 (buffer 0) and BUF1 (buffer 1). When the buffer BUF0 is full of image data, it outputs a signal of signal level "1" to the signal line 62a (buffer 0 full). When the image data is not full in the buffer of BUF0, the signal of the signal level "0" is output to the signal line 6a (buffer 0 full).
また、BUF1のバッファに画像データが詰まっているとき
には、信号線62b(バッファ1フル)に信号レベル「1」
の信号を出力する。BUF1のバッファに画像データが詰ま
っていないときには、信号線62b(バッファ1フル)に信
号レベル「0」の信号を出力する。When the buffer of BUF1 is full of image data, the signal line 62b (buffer 1 full) has a signal level of "1".
The signal of is output. When the buffer of BUF1 is not full of image data, it outputs a signal of signal level "0" to the signal line 62b (buffer 1 full).
後述する制御回路66は、バッファが空であるのを認識し
てどのバッファにデータを書き込むべきかを指定し(す
なわち、信号線66mが信号レベル「0」のときは、バッ
ファ0にデータを書き込む;信号線66mが信号レベル
「1」のときは、バッファ1にデータを書き込む)、そ
の後、記録データを信号線66nに出力し、信号線66lに
(ライト)パルスを発生する。The control circuit 66, which will be described later, recognizes that the buffer is empty and specifies in which buffer the data should be written (that is, when the signal line 66m is at the signal level "0", the data is written in the buffer 0). When the signal line 66m is at the signal level "1", the data is written in the buffer 1), and then the recording data is output to the signal line 66n and a (write) pulse is generated on the signal line 66l.
ダブルバッファ回路62は、指定されたバッファのバッフ
ァフルに1をセットする。The double buffer circuit 62 sets 1 to the buffer full of the designated buffer.
一方、記録装置64は、あるバッファに格納されているラ
インデータの記録が終了すると、信号線64aに記録要求
パルスを発生する。On the other hand, the recording device 64 generates a recording request pulse on the signal line 64a when the recording of the line data stored in a certain buffer is completed.
また、ダブルバッファ回路62は、記録要求パルスを検出
したとき、バッファにデータがつまっていた場合は、記
録データを信号線62cに出力する。バッファのデータを
すべて記録装置64に出力すると、そのバッファに対応す
るバッファフルを落とす。ここで、使用するバッファ
は、バッファ0,バッファ1,バッファ0,バッファ1
と交互である。Further, the double buffer circuit 62 outputs the recording data to the signal line 62c if the buffer is full of data when the recording request pulse is detected. When all the data in the buffer is output to the recording device 64, the buffer full corresponding to that buffer is dropped. Here, the buffers used are buffer 0, buffer 1, buffer 0, buffer 1
And alternate.
64は記録装置であり、記録の準備が完了すると、信号線
64aに記録要求パルスを発生する。そして、信号線62cに
出力されている記録データを入力し、記録を行う。64 is a recording device, and when the preparation for recording is completed, the signal line
A recording request pulse is generated at 64a. Then, the recording data output to the signal line 62c is input and recording is performed.
66は、下記の制御を行う制御回路である。伝送データの
受信は、既述のインタラプトルーチンにより処理し、復
号化はメインルーチンにより処理する。66 is a control circuit for performing the following control. Reception of the transmission data is processed by the interrupt routine described above, and decoding is processed by the main routine.
データの受信を行うために、信号線48aにパルスが発生
する毎に1バイトのデータを入力し、FIFOメモリにスト
アする。このときモデムのポインタRMDPTRを順次インク
リメントする。一方、モデムのポインタRMDPTRがFIFOメ
モリの終端まで達すると、モデムのポインタをFIFOメモ
リの先端にセットする。このとき、REVRSフラグに1を
セットする。In order to receive data, 1-byte data is input every time a pulse is generated on the signal line 48a and stored in the FIFO memory. At this time, the pointer RMDPTR of the modem is sequentially incremented. On the other hand, when the modem pointer RMDPTR reaches the end of the FIFO memory, the modem pointer is set at the end of the FIFO memory. At this time, the REVRS flag is set to 1.
第18図は、復調さ8たデータの受信(すなわち、インタ
ラプト処理)に関する詳細な制御手順を示すフローチャ
ートである。FIG. 18 is a flowchart showing a detailed control procedure relating to reception of demodulated data 8 (that is, interrupt processing).
信号線48aにパルスが発生すると、インタラプト処理が
スタートする(ステップS600)。ステップS602ないしス
テップS606においては、復調データを入力し、FIFOメモ
リにストアする。When a pulse is generated on the signal line 48a, the interrupt process starts (step S600). In steps S602 to S606, demodulated data is input and stored in the FIFO memory.
ステップS608においては、モデムのポインタRMDPTRをイ
ンクリメントする。In step S608, the modem pointer RMDPTR is incremented.
ステップS610においては、モデムのポインタがFIFOメモ
リの終端まできたか否かを判断し、FIFOの終端まできて
いるときには、モデムのポインタRMDPTRに8400Hをセッ
トし、そしてREVRSフラグを1にセットする。In step S610, it is determined whether or not the pointer of the modem has reached the end of the FIFO memory. If the pointer has reached the end of the FIFO memory, the modem pointer RMDPTR is set to 8400H and the REVRS flag is set to 1.
メイン処理過程の主な処理内容は、まずライン終端符合
EOLのサーチをすることである。EOLに接続する2バイト
はラインナンバーを示している。ラインナンバーが前回
と同じであるか、あるいは、1つだけ大きい場合は、画
像受信が良好であると判断する。このとき、ラインナン
バーは新しいラインナンバーを受信する毎にアップデー
トされていく。従って、ラインナンバーが前回より2つ
以上大きい場合は、画像受信は良好でないと判断する。
そして、PIS信号、再送開始ラインナンバーが格納され
ているNSF信号を送信側装置に送出し、そのラインナン
バーからの受信を行う。The main processing contents of the main processing process are the line end code.
It is to search for EOL. The 2 bytes connected to EOL indicate the line number. If the line number is the same as the previous one or is larger by one, it is determined that the image reception is good. At this time, the line number is updated every time a new line number is received. Therefore, when the line number is two or more larger than the last time, it is determined that the image reception is not good.
Then, the NSF signal in which the PIS signal and the retransmission start line number are stored is sent to the transmission side device, and the reception from that line number is performed.
画像データを正しく受信しているときは、1ラインの画
像データが揃う毎にダブルバッファに出力し、記録を行
う。ダブルバッファへの出力は、バッファ0,バッファ
1と交互に行う。When the image data is correctly received, it is output to the double buffer and recorded every time one line of image data is prepared. Output to the double buffer is performed alternately with buffer 0 and buffer 1.
エンコーダのポインタがFIFOの終端に至すると、エンコ
ーダのポインタをFIFOの先頭にセットする。このとき、
REVRSフラグを0にセットする。When the encoder pointer reaches the end of the FIFO, the encoder pointer is set at the beginning of the FIFO. At this time,
Set the REVRS flag to 0.
第19図(1)〜(4)は復号処理過程(メイン処理)を詳細に
示すフローチャートである。19 (1) to (4) are detailed flowcharts of the decoding process (main process).
第19図(1)に示すステップS620ないしステップS630は、
各種のイニシャライズを表している。Step S620 to step S630 shown in FIG. 19 (1),
Represents various types of initialization.
ステップS620においては、モデムのポインタRMDPTRに84
00Hをセットする。In step S620, the pointer RMDPTR of the modem is set to 84.
Set 00H.
ステップS622においては、エンコーダのポインタRMHPTR
に8400Hをセットする。In step S622, the encoder pointer RMHPTR
Set 8400H to.
ステップS624においては、フラグBAF(いま、どちらのバ
ッファに対して記録データをストアしようとしているか
というフラグ)に1をセットする。In step S624, 1 is set to the flag BAF (which buffer is currently used to store the recording data).
ステップS626においては、モデムのポインタがFIFOの終
端から先頭に戻ったことを表すフラグREVRSに0をセッ
トする。In step S626, a flag REVRS indicating that the modem pointer has returned from the end of the FIFO to the beginning is set to 0.
ステップS628ないしステップS630においては、ラインナ
ンバーをイニシャライズ(0101Hにセット)する。In steps S628 to S630, the line number is initialized (set to 0101H).
ステップS632ないしステップS640においてはEOLを見つ
けたか否かを判断する。EOLを見つけた場合は、ステッ
プS642に進む。In steps S632 to S640, it is determined whether EOL is found. If EOL is found, the process proceeds to step S642.
ステップS634ないしステップS638においては、FIFOメモ
リから1バイトの復調データを入力する。In steps S634 to S638, 1-byte demodulation data is input from the FIFO memory.
ステップS640においては、エンコードのポインタをイン
クリメントする。これに関しては後述する(ステップS7
20ないしステップS734参照)。In step S640, the encoding pointer is incremented. This will be described later (step S7).
20 to step S734).
ステップS642ないしステップS654においては、制御復号
信号RTC信号を検出したか否かを判断する。ステップS64
2においては、RTC信号の可能性があるか、すなわち、EO
Lに続くバイトデータが00Hであるか否かを判断する。画
信号を受信しているときは、EOLに続くバイトデータは
ラインナンバーのハイバイトのデータであるので00Hと
なることはない。RTC信号の可能性がある場合には、ス
テップS644ないしステップS652によりRTC信号を検出し
たかを判断する。RTC信号を検出すると、画像受信を終
了する(ステップS564)。ここで、RTC信号の検出とし
ては、例えば、「EOL」に続いて「0が11個続いた後に1」を
2回検出したときとする。In steps S642 to S654, it is determined whether the control decoded signal RTC signal is detected. Step S64
In 2, there is a possibility of RTC signal, that is, EO
It is determined whether or not the byte data following L is 00H. When the image signal is being received, the byte data following the EOL is the high byte data of the line number, so it does not become 00H. If there is a possibility of the RTC signal, it is determined whether the RTC signal is detected in steps S644 to S652. When the RTC signal is detected, the image reception is ended (step S564). Here, the RTC signal is detected, for example, when “EOL” is followed by “1 after 11 consecutive 0s” is detected twice.
ステップS644ないしステップS648においては、FIFOメモ
リから1バイトの復調データを入力する。In steps S644 to S648, 1-byte demodulation data is input from the FIFO memory.
ステップS650においては、エンコーダのポインタRMHPTR
をインクリメントする。ここで、RTC信号の検出の可能
性がない場合、すなわち、EOLに続くバイトデータが00H
でないものを検出したときには、ステップS656に進む。In step S650, the encoder pointer RMHPTR
Is incremented. Here, if there is no possibility of detecting the RTC signal, that is, the byte data following EOL is 00H.
If not detected, the process proceeds to step S656.
ステップS656では、EOL信号に続く2バイトのデータ、
すなわち、今回受信したラインナンバーを入力する。ス
テップS658,ステップS660においては、最新の正しく受
信したラインナンバーを入力する。In step S656, 2 bytes of data following the EOL signal,
That is, the line number received this time is input. In steps S658 and S660, the latest correctly received line number is input.
ステップS662においては、今回受信したラインナンバー
が最新の正しく受信したラインナンバーより2つ以上大
きいか、すなわち、画像受信エラーが発生したか否かを
判断する。今回受信したラインナンバーが最新の正しく
受信したラインナンバーより2つ以上大きい場合、すな
わち、画像受信エラーが発生した場合は、ステップS698
に進む。In step S662, it is determined whether or not the line number received this time is two or more greater than the latest correctly received line number, that is, whether an image reception error has occurred. If the line number received this time is greater than the latest correctly received line number by two or more, that is, if an image reception error occurs, step S698.
Proceed to.
今回受信したラインナンバーが最新の正しく受信したラ
インナンバーに等しい場合、あるいは1つ大きい場合、
すなわち画像受信が良好な場合は、ステップS664に進
む。If the line number received this time is equal to the latest correctly received line number, or one greater,
That is, if the image reception is good, the process proceeds to step S664.
ステップS664およびステップS666においては、今回受信
したラインナンバーをラインナンバー格納メモリ58にス
トアする。In steps S664 and S666, the line number received this time is stored in the line number storage memory 58.
第19図(2)に示すステップS668ないしステップS680にお
いては、復調データを入力し、デコードを行い、1ライ
ンの記録データを作成する。In step S668 to step S680 shown in FIG. 19 (2), demodulated data is input and decoded, and one line of recorded data is created.
ステップS668ないしステップS672においては、FIFOメモ
リから1バイトの復調データを入力する。ステップS674
においては、エンコーダのポインタRMHPTRをインクリメ
ントする。In steps S668 to S672, 1-byte demodulation data is input from the FIFO memory. Step S674
In, the encoder pointer RMHPTR is incremented.
復号器がバイトデータを要求すると(ステップS676)、
1バイトのデータが復号器に送出される(ステップS67
8)。そして、ステップS680においては、1ラインのデ
コードが終了したか否かを判断する。1ラインのデコー
ドが未だ終了していないときには、ステップS668に進
む。これに対し、1ラインのデコードが終了していると
きには、ステップS682に進む。When the decoder requests byte data (step S676),
1-byte data is sent to the decoder (step S67)
8). Then, in step S680, it is determined whether or not the decoding of one line is completed. If the decoding of one line is not completed yet, the process proceeds to step S668. On the other hand, when the decoding of one line is completed, the process proceeds to step S682.
ステップS682においては、1ラインの復号化データを入
力し、該当するバッファをセレクトしそのバッファに出
力する(ステップS684ないしステップS696)。バッファ
に1ラインのデータを書き込む時には、バッファ0,バ
ッファ1を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。In step S682, the decoded data of one line is input, the corresponding buffer is selected and output to that buffer (steps S684 to S696). When writing one line of data to the buffer, buffer 0 and buffer 1 are selected alternately. Then, the process proceeds to step S632 to decode the next line.
画像受信が良好でない場合には、第19図(3)に示すステ
ップS698に進む。まず、PIS信号を送信し(ステップS69
8ないしステップS700)、送信側装置の伝送を中断させ
る。その後、最新の正しく受信したラインナンバーに1
を加えたラインナンバーをNSF信号にセットし、NSF信号
の送信を行う(ステップS702ないしステップS706)。そ
して、モデムのポインタRMDPTRに8400H,エンコーダのポ
インタRMHPTRに8400H,BAFに1,REVRSに0をセットし、
各種イニシャライズを行い、再び画像受信を行なう。If the image reception is not good, the process proceeds to step S698 shown in FIG. 19 (3). First, the PIS signal is transmitted (step S69
8 to step S700), the transmission of the transmission side device is interrupted. Then 1 for the latest correctly received line number
The line number added with is set to the NSF signal, and the NSF signal is transmitted (steps S702 to S706). Then, set 8400H to the pointer RMDPTR of the modem, 8400H to the pointer RMHPTR of the encoder, 1 to BAF and 0 to REVRS,
Performs various initializations and receives images again.
第19図(4)に示すステップS720ないしステップS734は、
エンコーダのポインタRMHPTRのインクリメントするサブ
ルーチンである。エンコーダのポインタRMHPTRをインク
リメントする時、モデムのポインタRMDPTRを追い越さな
いように制御する必要がある(ステップS722ないしステ
ップS724)。Step S720 to Step S734 shown in FIG. 19 (4),
This is a subroutine for incrementing the pointer RMHPTR of the encoder. When incrementing the pointer RMHPTR of the encoder, it is necessary to control so as not to overtake the pointer RMDPTR of the modem (steps S722 to S724).
ステップS726においては、エンコーダのポインタRMHPTR
をインクリメントする。エンコーダのポインタがFIFOメ
モリの終端に達した場合は、エンコーダのポインタにFI
FOメモリの先頭アドレスをセットし、REVRSフラグに0
をセットする(ステップS728ないしステップS732)。In step S726, the encoder pointer RMHPTR
Is incremented. If the encoder pointer reaches the end of the FIFO memory, the encoder pointer
Set the start address of FO memory and set REVRS flag to 0
Is set (step S728 to step S732).
なお、ある一定回数以上再送を行った場合にも画像受信
が良好でないときには、フォールバックあるいは回線断
とする。If the image reception is not good even when the image is retransmitted a certain number of times or more, fallback or line disconnection is performed.
また、制御を行っている最中にも各種のタイマーが作動
しており、例えば、タイムオーバーになった場合には、
回線断となる。Also, various timers are operating even while performing control, for example, when the time is over,
The line is disconnected.
更に、本発明を適用した受信側装置においては、ライン
ナンバーを検出しているので、どの程度のエラーが生じ
たかを正しく認識することができる。これにより、エラ
ーを分析することが可能となる。例えば、エラーが全体
にばらまかれて均等に発生する場合と、エラーがバース
ト的に発生する場合とを、受信側で正しく識別すること
ができる。かくして、再送を行う際に、フォールバック
するか否か、あるいは、回線断とするか否かを正しく識
別することができる。Further, in the receiving side device to which the present invention is applied, since the line number is detected, it is possible to correctly recognize how much error has occurred. This makes it possible to analyze the error. For example, the receiving side can correctly identify the case where the errors are scattered all over and occur evenly, and the case where the errors occur in bursts. In this way, it is possible to correctly identify whether to fall back or to disconnect the line when retransmitting.
以上説明したように、本発明によれば、送信手段により
送信されていない未送信画像データが所定量以下で前記
検出手段によりページ終了が検出されない場合、前記未
送信画像データの送信を禁止し、前記未送信画像データ
が所定量以下であっても前記検出手段によりページ終了
が検出された場合、前記未送信画像データの送信を行う
ので、メモリ手段へ格納終了したページの送信中に、ペ
ージの後端部分にさしかかりデータが所定量以下となっ
た場合、次ページの送信を行った場合に、受信側でのペ
ージ管理が複雑となるが、本発明はこれを容易にできる
と共に、次ページの先頭にエラーがあった場合、いつま
でもページの記録ができないことを防止できる。As described above, according to the present invention, when untransmitted image data that has not been transmitted by the transmitting unit is equal to or less than a predetermined amount and the page end is not detected by the detecting unit, the transmission of the untransmitted image data is prohibited, Even if the amount of untransmitted image data is less than or equal to a predetermined amount, when the end of the page is detected by the detector, the untransmitted image data is transmitted. When the amount of data reaching the trailing end portion is less than or equal to a predetermined amount, the page management on the receiving side becomes complicated when transmitting the next page, but the present invention can easily do this and If there is an error at the beginning, it can be prevented that the page cannot be recorded forever.
第1図はHDLCのフレームフォーマットを示す図、 第2図は第1図に示したHDLCフレームデータを用いて誤
り再送を行なった具体例を示す図、 第3図は2つのHDLCフレームを示す図、 第4図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、 第5図(1)〜(7)はラインナンバーの具体例を示すビット
構成図、 第6図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、 第7図(1)および(2)はFIFOメモリと各種ポインタとの関
係を説明する図、 第8図は各伝送スピードにおいて3秒間に送出されるビ
ット数およびバイト数を示す図、 第9図(1)および(2)はFIFOメモリと各種ポインタとの関
係を示す図、 第10図は受信側から送信側に再送開始アドレスを連絡す
るための300b/sの信号の一例を示す図、 第11図(1)〜(3)は再送開始アドレスのセット方法を説明
する図、 第12図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、 第13図は再送開始アドレス格納メモリを示す構成図、 第14図は第12図に示した制御回路30の符号化処理(すな
わちメイン処理)を示すフローチャート、 第15図(1)〜(9)は第12図に示した制御回路30の符号化処
理(すなわち、メイン処理)を示すフローチャート、 第16図は第12図に示した制御回路30が制御する符号化デ
ータの伝送手順(すなわち、インタラプト処理)を示す
フローチャート、 第17図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、 第18図は第17図に示した制御回路66が制御する復調デー
タの受信処理(すなわち、インタラプト処理)を示すフ
ローチャート、 第19図(1)〜(4)は第17図に示した制御回路66が制御する
復号処理(すなわち、メイン処理)を示すフローチャー
トである。 2……NCU、 4……ハイブリッド回路、 6……再送要求信号検出回路、 8……バイナリー信号受信回路、 10……読取装置、 12……ダブルバッファ回路、 14……ラインナンバーのカウンタ回路、 16……符号化回路、 18……FIFOメモリ、 20……再送開始アドレス格納メモリ、 22……P/S変換回路、 24……変調器、 26……DCN信号送出回路、 28……加算回路、 30……制御回路、 40……NCU、 42……ハイブリッド回路、 44……信号有無検出回路、 46……復調器、 48……S/P変換回路、 50……NSF信号送出回路、 52……再送要求信号送出回路、 54……加算回路、 56……FIFOメモリ、 58……ラインナンバー格納メモリ、 60……復号器、 62……ダブルバッファ回路、 64……記録装置。FIG. 1 is a diagram showing an HDLC frame format, FIG. 2 is a diagram showing a concrete example in which error retransmission is performed using the HDLC frame data shown in FIG. 1, and FIG. 3 is a diagram showing two HDLC frames. , FIG. 4 is a diagram showing an example of HDLC frame transmission when there is a delay in the line, FIGS. 5 (1) to (7) are bit configuration diagrams showing specific examples of line numbers, and FIG. 6 is an encoding diagram. FIG. 7 is a diagram showing an example in which the data and the retransmission start address corresponding to each line number are stored in the memory, FIGS. 7 (1) and 7 (2) are diagrams for explaining the relationship between the FIFO memory and various pointers, and FIG. Figure showing the number of bits and bytes sent in 3 seconds at each transmission speed, Figures 9 (1) and (2) showing the relationship between the FIFO memory and various pointers, and Figure 10 showing transmission from the receiving side The figure which shows an example of the signal of 300b / s for notifying the side of the retransmission start address 11 (1) to (3) are diagrams for explaining a method of setting a retransmission start address, FIG. 12 is a block diagram showing an embodiment of a transmitting side in a facsimile apparatus to which the present invention is applied, and FIG. 13 is a retransmission FIG. 14 is a configuration diagram showing a start address storage memory, FIG. 14 is a flowchart showing an encoding process (that is, main process) of the control circuit 30 shown in FIG. 12, and FIGS. 15 (1) to 15 (9) are shown in FIG. FIG. 16 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG. 16, and FIG. 16 is a flowchart showing a transmission procedure (that is, an interrupt process) of encoded data controlled by the control circuit 30 shown in FIG. FIG. 17 is a block diagram showing an embodiment of a receiving side in a facsimile apparatus to which the present invention is applied, and FIG. 18 is a demodulated data reception process (that is, an interrupt process) controlled by the control circuit 66 shown in FIG. ) Showing Charts, Fig. 19 (1) to (4) is a flowchart illustrating a decoding process for controlling the control circuit 66 shown in FIG. 17 (i.e., main process). 2 ... NCU, 4 ... hybrid circuit, 6 ... retransmission request signal detection circuit, 8 ... binary signal receiving circuit, 10 ... reading device, 12 ... double buffer circuit, 14 ... line number counter circuit, 16 ... Encoding circuit, 18 ... FIFO memory, 20 ... Retransmission start address storage memory, 22 ... P / S conversion circuit, 24 ... Modulator, 26 ... DCN signal sending circuit, 28 ... Addition circuit , 30 …… control circuit, 40 …… NCU, 42 …… hybrid circuit, 44 …… signal presence / absence detection circuit, 46 …… demodulator, 48 …… S / P conversion circuit, 50 …… NSF signal sending circuit, 52 ...... Retransmission request signal sending circuit, 54 …… Adding circuit, 56 …… FIFO memory, 58 …… Line number storage memory, 60 …… Decoder, 62 …… Double buffer circuit, 64 …… Recording device.
Claims (1)
モリ手段と、 前記メモリ手段に格納された画像データを送信する送信
手段と、 前記送信された画像データに対する誤り再送要求信号を
受信する受信手段と、 前記メモリ手段に格納された画像データのページの終了
を検出する検出手段と、 前記誤り再送信号で指示された画像データを前記メモリ
手段から読出して前記送信手段に送信させる制御手段と
を有し、 前記制御手段は、前記送信手段により送信されていない
未送信画像データが所定量以下で前記検出手段によりペ
ージ終了が検出されない場合、前記未送信画像データの
送信を禁止し、 前記未送信画像データが前記所定量以下であっても前記
検出手段によりページ終了が検出された場合、前記未送
信画像データの送信を行うことを特徴とする画像通信装
置。1. A reading unit for reading an original image, a memory unit for storing image data read by the reading unit, a transmitting unit for transmitting the image data stored in the memory unit, and the transmitted image. Receiving means for receiving an error resending request signal for data, detecting means for detecting the end of the page of the image data stored in the memory means, and reading the image data instructed by the error resending signal from the memory means. The untransmitted image data that has not been transmitted by the transmitting unit is less than a predetermined amount and the end of page is not detected by the detecting unit, the untransmitted image If the end of page is detected by the detection means even if the transmission of data is prohibited and the untransmitted image data is less than the predetermined amount. In this case, the image communication device is characterized by transmitting the untransmitted image data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277636A JPH0618427B2 (en) | 1984-12-29 | 1984-12-29 | Image communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277636A JPH0618427B2 (en) | 1984-12-29 | 1984-12-29 | Image communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61158270A JPS61158270A (en) | 1986-07-17 |
JPH0618427B2 true JPH0618427B2 (en) | 1994-03-09 |
Family
ID=17586185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59277636A Expired - Lifetime JPH0618427B2 (en) | 1984-12-29 | 1984-12-29 | Image communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0618427B2 (en) |
-
1984
- 1984-12-29 JP JP59277636A patent/JPH0618427B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61158270A (en) | 1986-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829524A (en) | Data communication apparatus | |
JP2871704B2 (en) | Image communication method | |
JP2801259B2 (en) | Facsimile machine | |
JPH066500A (en) | Facsimile equipment | |
JP2510821B2 (en) | Facsimile communication method | |
JPH0671245B2 (en) | Equipment | |
JP2510822B2 (en) | Fax machine | |
JPH0618427B2 (en) | Image communication device | |
JP2572028B2 (en) | Facsimile communication system | |
JP2503203B2 (en) | Fax machine | |
US5949552A (en) | Image transmission using error retransmission | |
JP2749821B2 (en) | Facsimile machine | |
JPH0646769B2 (en) | Image communication device | |
JP2572027B2 (en) | Facsimile machine | |
JPH0787523B2 (en) | Image communication device | |
JP2505832B2 (en) | Data communication device | |
US5748333A (en) | Image communication apparatus having the function of ECM (error correction mode communication) | |
JP2840250B2 (en) | Facsimile machine | |
JP2763527B2 (en) | Facsimile machine | |
JP3491916B2 (en) | Facsimile machine | |
JP2641883B2 (en) | Image communication device | |
JP3368077B2 (en) | Facsimile machine | |
JP3542570B2 (en) | Facsimile machine | |
JPS61198870A (en) | Picture communication equipment | |
JPH01125035A (en) | Image information receiving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |