JPH06140377A

JPH06140377A - 半導体装置の製造方法

Info

Publication number: JPH06140377A
Application number: JP5361493A
Authority: JP
Inventors: Koji Usuda; 宏治臼田; Hiroyuki Kanetani; 宏行金谷; Hirosaku Yamada; 啓作山田; Hiroshi Mochizuki; 博望月
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-09
Filing date: 1993-03-15
Publication date: 1994-05-20
Anticipated expiration: 2016-12-10
Also published as: JP3237944B2

Abstract

(57)【要約】【目的】結晶表面をより一層清浄化することを可能に
すると共に、その清浄化された結晶表面をより安定に長
時間保つことを可能にした半導体装置の製造方法を提供
する。また、シリコン基板表面の原子レベルでの平坦化
を、安全でかつ簡便に行うことを可能にする。【構成】結晶上に、結晶膜、金属膜、絶縁膜等を形成
する成膜工程の前処理として、結晶表面の残留不純物を
液状表面処理剤で除去する工程と、残留不純物を除去し
た後の結晶を、実質的に酸化物を形成しない純水、具体
的には溶存酸素濃度が300ppb以下の純水で洗浄すると共
に、純水中で保存する工程とを行う。また、溶存酸素濃
度が300ppb以下の純水で洗浄することにより、シリコン
結晶表面を平坦化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。

【０００２】

【従来の技術】半導体装置の製造プロセスにおける結晶
表面の清浄化は、得られる半導体装置の品質に極めて大
きな影響を及ぼす。シリコン結晶表面の場合を例にとる
と、その表面に存在する自然酸化膜、有機汚染物、重金
属等の残留不純物は、例えば低温での高品質Siエピタキ
シャル結晶の成長を妨げたり、薄膜ゲート酸化膜の高精
度の制御を困難にしたり、あるいはメタルオーミックコ
ンタクトの作製における直列抵抗の増加や整流特性等の
劣化といった、プロセス阻害要因や素子性能低下要因と
して働く。従って、酸化膜、有機物、重金属等の残留不
純物のないクリーンな結晶表面の形成が不可欠である。

【０００３】シリコン結晶表面の清浄化処理としては、
有機物や自然酸化膜の除去を目的として、有機洗浄や酸
洗浄を行った後に、真空中で 800〜1000℃程度の高温で
加熱する方法が広く用いられている。この方法は確実で
はあるものの、清浄化表面が非常に活性となるため、安
定に保つことが容易ではない。他方、酸化膜除去に限れ
ば、化学反応を利用したドライエッチングが適用できる
が、重金属を十分に除去することができないことから、
ウエット前処理の併用が不可欠となっている。上述した
ような技術の代表例としては、フッ酸(HF)洗浄による結
晶表面の酸化膜除去とその後の最表面シリコンの水素終
端（水素ターミネーション）が挙げられる。この方法で
清浄化されたシリコン結晶表面は、その後大気中で数時
間にわたって酸化されないことが報告されている。ただ
し、通常の半導体装置の製造工程においては、HF洗浄し
た後に純水を用いてリンス処理する必要があり、この純
水中の溶存酸素濃度がシリコン結晶表面の酸化等に影響
を及ぼすことが知られている。

【０００４】ところで、結晶上の酸化膜厚や炭素、酸素
等の表面組成等は、ＸＰＳ（X-rayphotoelectron Spect
roscopy）を用いることによって、より詳細に評価する
ことができる。図２５に、一般的なシリコン基板表面の
ＸＰＳ測定結果を示す。このスペクトルをSi酸化膜とSi
基板結晶から得られる信号強度に分離すると、Si基板結
晶上のSi酸化膜厚は、約 0.8nmと求められる。また、同
一の試料を用いて、図２６に示すように、エネルギー領
域を変えて測定したＸＰＳ結果からは、Si、酸素、炭素
等の表面組成の評価が行え、例えば図２６からはSi、酸
素、炭素がそれぞれ39.58%、46.37%、14.05%存在するこ
とが分かる。

【０００５】上述したようなＸＰＳ評価を利用して、HF
洗浄した後に、一般的に使用されている溶存酸素濃度が
数ppm 程度の純水でリンスしたシリコン基板結晶表面の
酸化膜厚や表面組成を調べると、数オングストローム程
度の酸化膜がリンス直後に存在しており、さらに有機物
汚染も発生していることが分かる。これらは 1μm ルー
ル程度の半導体装置ではほぼ問題にならないものの、設
計ルールの微細化や高集積化が進むにつれて、悪影響を
及ぼすようになってきている。また、上記したシリコン
結晶の酸化は、リンス時間の経過と共に進行する。これ
らのことから、半導体装置の高性能化を図る上で、シリ
コン結晶等の表面をより清浄にすることができ、かつ、
その清浄な状態を保持することが可能な処理方法が求め
られている。

【０００６】一方、フッ酸を含む処理液は、シリコン基
板の平坦化処理にも用いられている。例えば、シリコン
(111)基板表面に関しては、pH調整した緩衝フッ酸（以
下、ＢＨＦと記す）溶液による処理や、フッ酸で処理し
た後に純水中でボイルする処理等が行われており、原子
レベルでの平坦化が実現されている。また、シリコン(1
00)基板表面に関しては、ＢＨＦ溶液(pH=5.3)を用いた
処理によって、最も平坦な表面が得られることが報告さ
れている。

【０００７】しかしながら、上述した平坦化処理におい
ては、例えばＢＨＦ溶液処理ではその後に純水リンスを
行わないことが条件となっており、またフッ酸処理に関
しては純水リンスを高温で行わなければならない等、製
造プロセスの安全性や安定化の点で難点があった。この
ようなことから、簡易にかつ安全にシリコン基板表面を
平坦化することが可能な処理技術が求められている。

【０００８】ここで、最近の 0.1μm ルールのＣＭＯＳ
では、ゲート酸化膜の厚さが数nmであり、またＥＥＰＲ
ＯＭのトンネル酸化膜も 7〜10nm程度と、酸化膜の厚さ
を極めて薄くすることが求められている。このような薄
い酸化膜では、シリコン表面の凹凸が酸化膜形成後の凹
凸に相似的に伝達される。ＭＯＳゲート耐圧は、シリコ
ン表面のラフネスに依存しており、表面の平坦性が高い
ほどゲート耐圧の均一性が向上する。また、ＥＥＰＲＯ
Ｍの信頼性に関しては、トンネル酸化膜の平坦化によっ
て、電界集中の緩和と電界耐圧の向上が認められる。こ
のようなことからも、安全でかつ簡便な、シリコン基板
表面の原子レベルによる平坦化技術が強く求められてい
る。

【０００９】

【発明が解決しようとする課題】上述したように、シリ
コン表面に代表される結晶表面の清浄化技術が精力的に
検討されてはいるものの、従来の清浄化技術では、清浄
化度が不十分となる技術領域が出現していると共に、清
浄化後の結晶表面の酸化膜の増加や炭素、酸素の吸着に
見られるように、清浄化した表面をその状態で保持する
ことが困難であった。これらは、結晶表面への良好な結
晶成長等を阻害することから、より高性能の半導体装置
を得る上で、上記したような問題点の解決が望まれてい
る。

【００１０】一方、従来のシリコン基板の平坦化技術に
おいては、安全性や安定性の点で問題があることから、
安全でかつ簡便な、シリコン基板表面の原子レベルによ
る平坦化技術が望まれている。

【００１１】本発明は、このような課題に対処するため
になされたもので、結晶表面をより一層清浄化すること
を可能にすると共に、その清浄化結晶表面をより安定に
長時間清浄に保つことを可能にした半導体装置の製造方
法を提供することを目的としており、また本発明の他の
目的は、シリコン基板表面の原子レベルでの平坦化を、
安全でかつ簡便に行うことを可能にした半導体装置の製
造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明における第１の半
導体装置の製造方法は、結晶上に、結晶膜、金属膜、絶
縁膜等を形成する成膜工程を含む半導体装置の製造方法
において、前記成膜工程の前処理として、前記結晶表面
の残留不純物を液状表面処理剤で除去する工程と、前記
残留不純物を除去した後の結晶を、実質的に酸化物を形
成しない純水で洗浄すると共に、前記純水中で保存する
工程とを有することを特徴としている。また、第２の半
導体装置の製造方法は、シリコン結晶上に、結晶膜、金
属膜、絶縁膜等を形成する成膜工程を含む半導体装置の
製造方法において、前記成膜工程の前処理として、前記
シリコン結晶表面を水素終端する工程と、前記水素終端
されたシリコン結晶を、実質的に酸化物を形成しない純
水で洗浄することにより、前記シリコン結晶表面を平坦
化する工程とを有することを特徴としている。

【００１３】

【作用】本発明における第１の半導体装置の製造方法に
おいては、例えばフッ酸を含むような液状表面処理剤で
結晶表面の残留不純物を除去した後、実質的に酸化物を
形成しない純水、具体的には溶存酸素濃度が300ppb以下
の純水でリンス洗浄している。ここで、純水中での結晶
の表面酸化は、純水中の溶存酸素濃度を300ppb以下とい
うように極めて低くすると、酸化が起きないほどに抑え
ることができる。また、炭素、酸素といった表面汚染物
の付着も抑制することができる。よって、表面処理を行
った後の清浄な結晶表面を、純水によるリンス洗浄後に
おいても保持することができる。この状態は、純水中へ
の浸漬時間にほとんど依存しないため、リンス洗浄後に
溶存酸素濃度が300ppb以下の純水中で、表面処理および
リンス洗浄した結晶を保存することにより、当初の清浄
な状態を長時間保持することが可能となる。なお、 Si
(100)面に比べて、Si (111)面の方が溶存酸素に対する
許容度は高く、1ppm以下程度でも効果がある。

【００１４】また、上記した溶存酸素濃度が300ppb以下
というような純水は、シリコン結晶表面の平坦化にも寄
与する。すなわち、フッ酸等を含む処理液で表面処理し
たシリコン結晶の表面は、水素で終端されているもの
の、平滑度に関しては十分ではない。この状態のシリコ
ン結晶表面の簡単な模式図を図１に示す。同図に示すよ
うに、シリコン結晶１の表面には、ステップ２やファセ
ット３等のマイクロラフネスが存在する。図２に、フッ
酸処理等によって水素終端されたシリコン原子の状態を
示す。水素１１と結合したシリコン原子１２と、内部の
シリコン原子１３との結合力１４は、固体内のシリコン
同士の結合力１５に比較すると弱い。一方、純水中に
は、OH^-基１６が10^-7mol/ｌ存在しており、このOH^-基
１６は上記した弱められたシリコン−シリコン結合１４
に挿入して、最表面のシリコン原子１２をエッチングす
る効果を有している。ただし、純水中の溶存酸素濃度が
高い（例えば5ppm程度）と、最表面のシリコン原子１
２、特に図１中のステップ２の部分が酸化され、OH^-基
１６の効果を十分に引き出すことができない。

【００１５】これに対して、溶存酸素濃度が300ppb以下
というような純水によれば、前述したように、結晶表面
の酸化が抑制されるため、上記したOH^-基によるエッチ
ング効果を十分に発揮させることが可能となる。そし
て、このOH^-基によるエッチングは、主に図１中のステ
ップ２の部分で生じるため、常温程度の純水リンス処理
によっても、シリコン結晶の表面を平坦化することがで
きる。

【００１６】すなわち、従来の高濃度溶存酸素を含む純
水リンスでは、酸化膜が形成されることにより妨げられ
ていたシリコン結晶表面と純水との相互作用を、溶存酸
素濃度が300ppb以下というような純水を用いることによ
り確実に生じさせることが可能となる。この結果、純水
がシリコン結晶をエッチングすることにより、結晶表面
を平坦化することができる。例えば、平滑度の目安であ
る中心線平均粗さＲ_a（DIN 4768、JIS B 0601）で表し
た場合、本発明による平坦化処理によれば、溶存酸素濃
度が300ppb以下というような純水で処理するだけで、Ｒ
_a=0.1nm以下という値を 100× 100nm²以上の領域にお
いて達成することが可能となる。このように、デバイス
サイズでの平坦化が可能となると同時に、酸化膜の形成
や酸素、炭素といった表面汚染物の付着等を抑えて、結
晶表面を高度に清浄化することができるため、良好な結
晶成長や界面の電気特性の向上を実現することができ、
より高性能な半導体装置を得ることが可能となる。な
お、 Si(100)面に比べて、Si(111)面の方が溶存酸素に
対する許容度は高く、1ppm以下程度でも効果がある。

【００１７】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１８】まず、本発明における第１の半導体装置の
製造方法に関する実施例について、図３〜図１１を参照
して述べる。

【００１９】図３は、本発明の半導体装置の製造方法を
適用した、一実施例による結晶表面の前処理装置の構成
を模式的に示す図である。同図において、２１はバルブ
２２が介挿されたドレイン管２３を下部に有する処理容
器であり、この処理容器２１は、石英、あるいはＰＦＡ
やＰＶＤＦ等のテフロン系樹脂のような低溶出の材質で
構成されている。処理容器２１は、同様な材質からなる
蓋２４により密閉されており、この蓋２４には純水等の
導入管２５が接続されている。この純水導入管２５に
は、バルブ２６が介挿されている。

【００２０】上記処理容器２１内には、予め処理内容に
応じて選択した液状表面処理剤２７、例えば純水、フッ
酸系、硫酸系、塩酸系、過酸化水素系、アンモニア系、
あるいはそれらを組み合わせて調整したものを収容して
おき、その中に被処理物例えばシリコン結晶基板２８を
投入し、まず結晶表面の残留不純物、例えば酸化膜や有
機汚染物等を除去する。次いで、バブル２２、２６を開
け、溶存酸素濃度が300ppb以下の純水を処理容器２１内
に導入し、表面処理剤２７と純水との置換を行った後、
シリコン結晶基板２８表面を溶存酸素濃度が300ppb以下
の純水で洗浄する。

【００２１】この純水による洗浄後は、結晶膜、金属
膜、絶縁膜等を形成する成膜工程、例えばＭＢＥ、ＣＶ
Ｄ、ＬＰＥ等による結晶成長工程、メタル蒸着等による
金属膜の形成工程等を行うまで、シリコン結晶基板２８
は上記した溶存酸素濃度が 300ppb 以下の純水中で保存
する。

【００２２】上述したような前処理を行うことによっ
て、シリコン結晶基板２８表面への酸化膜の形成や有機
汚染物の付着等を防止することができ、半導体装置の電
気的性質を大幅に改善することができる。また、表面処
理剤２７と純水との置換は、これらのいずれかの液にシ
リコン結晶基板２８の表面が接触している状態で、すな
わち大気等に晒さないようにして行うことが好ましい。
処理途中で大気等にシリコン結晶基板２８の表面を晒す
と、有機汚染物等の付着を招くおそれがある。

【００２３】上記構成の結晶前処理装置を用いて、上述
した手順に従って、比抵抗25〜50Ω・cmの 6インチp-Si
(100) 基板の前処理を行った。処理液としては、2%HF水
溶液と、本発明における純水の一例として、溶存酸素濃
度が 30ppb以下の純水を用いた。図４に、シリコン結晶
基板２７上に形成される酸化膜厚をＸＰＳにより測定し
た結果を、純水中での経過時間との関係として示す。な
お、図４には、本発明との比較として、溶存酸素濃度が
5ppmの純水、および溶存酸素濃度が1ppmの純水をそれぞ
れ用いた結果を併せて示す。

【００２４】図４から明らかなように、溶存酸素濃度が
30ppb以下の純水を用いた場合には、通常のリンス時間
（通常20分程度）経過後において、酸化膜が形成されて
いないだけでなく、5000時間経過した後においても表面
が酸化されていない。これに対して、溶存酸素濃度が5p
pmや1ppmの純水では、通常のリンス時間が経過した時点
で、ある程度の厚さの酸化膜が形成されていると共に、
酸化膜の厚さは時間経過と共に増加している。

【００２５】上記極低溶存酸素濃度の純水による効果、
すなわち酸化膜の形成を抑制する効果に関しては、溶存
酸素濃度にして300ppbまでほぼ同等の効果が得られた。
なお、 Si(111)面では1ppm以下で効果が得られた。これ
らのことから、純水中での表面酸化は溶存酸素濃度が30
0ppb以下、より具体的には200ppb程度になると、酸化が
起きないほどに抑えられ、長時間その中で保存しても当
初の清浄な状態が維持できることが分かる。

【００２６】また、上記した手順で前処理したシリコン
結晶基板と、2%HF水溶液で処理した後、 1分間基板表面
を大気に晒し、その後に溶存酸素濃度が 30ppb以下の純
水でリンスしたシリコン結晶基板とを用いて、それぞれ
の表面残留不純物（炭素、酸素）量をＸＳＰ測定によっ
て求めた。それらの結果を図５に示す。

【００２７】上記した両試料共に、Si-O結合による酸化
膜は観測されなかったが、図５から明らかなように、途
中で大気に晒した試料は、大気に晒すことなく連続して
HF処理と純水処理を行った試料に比べて、別の形で結合
した酸素や炭素の量が 20%程度多かった。この結果か
ら、HF処理処理後の清浄化された結晶表面を、大気に晒
さずに連続的に純水に置換してリンスを行うことによっ
て、純水による結晶表面の水素終端が優先的に行われ、
大気中の炭素や酸素が結晶表面に吸着、あるいは結合す
ることが抑制できることが分かる。そして、一度水素に
よる終端が行われれば、炭素や酸素等による表面汚染を
より低減することが可能となる。

【００２８】上述したような前処理を施した結晶基板を
用いて、デバイスを作製することにより、その電気的性
質を大幅に改善することが可能となる。その一例とし
て、上記実施例に基く前処理、具体的には2%HF水溶液に
より処理と、溶存酸素濃度DOが30ppb以下の純水による
リンスを連続して行ったシリコン結晶基板上に、金属を
蒸着して、そのコンタクト抵抗を測定した。また、本発
明との比較として、溶存酸素濃度が約8ppmの純水を用い
る以外は、同様にして処理したシリコン結晶基板上に金
属を蒸着して、そのコンタクト抵抗を測定した。これら
の結果を図６に示す。図６から、溶存酸素濃度が約8ppm
の純水を用いた試料に比べて、本発明による試料はコン
タクト抵抗が小さいことが分かる。

【００２９】また、図７は本発明の一実施例により作製
した半導体装置であり、ＮＰＮ型のバイポーラトランジ
スタ（ＢＪＴ）の構成を示している。図７に示すＮＰＮ
型ＢＪＴの最終製造工程である、エミッタＥ、ベース
Ｂ、あるいはコレクタＣの電極形成過程の前処理とし
て、上記実施例に基く前処理と、溶存酸素濃度が約8ppm
の純水を用いた前処理とをそれぞれ行い、これら前処理
材を用いて図７に示すＮＰＮ型バイポーラトランジスタ
をそれぞれ作製した。これらのベース電流のエミッタ−
ベースバイアス電圧Ｖ_EBによる変化を図８に示す。ベー
ス電流は、本発明の方法に基いて前処理した試料の方
が、そのバイアス電圧による変化が小さく抑えられてい
ることが分かる。また、バイアス電圧の変化による電流
の変動も減少している。

【００３０】図７では、拡散を用いたバイポーラトラン
ジスタの結晶上への電極形成を例として示したが、この
ような電極形成の他にも、基板上にＭＢＥ、ＣＶＤ、Ｌ
ＰＥ等のエピタキシー成長によりトランジスターを形成
する、ＢＪＴ、ＨＢＴ、ＭＯＳ−ＦＥＴ等の製造工程に
おける結晶上への結晶成長の前処理等、各種の成膜工程
の前処理において同様な効果が得られる。

【００３１】また、図９は本発明を適用した前処理装置
の他の構成例を示している。図９に示す結晶前処理装置
においては、蓋２４に純水導入管２５と共に、窒素導入
管２９が接続されている。この窒素導入管２９にはバル
ブ３０が介挿されている。

【００３２】上記した前処理装置においては、図３に示
した前処理装置と同様に、まず処理容器２１内に被処理
結晶２８と液状表面処理剤２７とを予め収容しておき、
所定時間経過させて結晶２８表面の残留不純物を除去す
る。次いで、バルブ３０を開けて窒素導入管２９から高
純度窒素を導入した後、バルブ２２、２６を開けて純水
を導入する。このように、窒素を導入した状態で純水を
供給することにより、溶存酸素濃度が300ppb以下の純水
をその場で作製することができる。溶存酸素濃度の減少
は、ヘンリーの法則により説明できる。すなわち、液中
の溶存酸素濃度は、その液が接する気体中の酸素分圧に
依存することを利用すると、処理容器２１内の窒素中酸
素濃度を 3Torr以下にすることにより、溶存酸素濃度を
300ppb以下に低減することができる。また、処理容器２
１内の窒素中酸素濃度を 0.1Torr以下にすることによ
り、溶存酸素濃度を 10ppbオーダまで低減することがで
きる。従って、処理容器２１中に窒素を導入することに
より、本発明に必要な純水中溶存酸素濃度が達成でき
る。また、窒素を導入することによって、液状表面処理
剤２７中の溶存酸素濃度を300ppb以下にまで減少させる
こともできる。

【００３３】また、図１０は結晶前処理装置の他の構成
例を示している。上記実施例の前処理装置において、処
理容器２１への純水の流入速度が速い場合には、液中か
らの酸素の脱出速度が充分に確保されずに、所望の効果
が得られないことも有り得る。この場合には、窒素と純
水との接触面積を増すことが必要で、例えば図１０中に
示すように、窒素バブリングを行うことで、窒素と純水
の接触面積を意図的に増すことができる。これにより、
溶存酸素濃度を低減することが可能となる。

【００３４】なお、上記した実施例では窒素を用いた場
合を示したが、アルゴン、水素、ヘリウムガス等をはじ
めとする他の気体であっても、その気体中の酸素濃度が
上記した濃度以下であれば同様の効果が得られる。

【００３５】図１１は、結晶前処理装置のさらに他の構
成例を示している。前述した各実施例の前処理装置で
は、窒素等の酸素濃度が低い気体を供給することによっ
て、溶存酸素濃度の低減を実現しているが、表面処理剤
２７や純水の表面と接する雰囲気を真空排気装置３１に
より減圧することで、溶存酸素濃度を低減することもで
きる。この場合も、真空中の酸素濃度を 3Torr以下にす
ることで、所望の溶存酸素濃度を達成することが可能で
ある。

【００３６】次に、本発明における第２の半導体装置の
製造方法に関する実施例について、図１２〜図１７を参
照して述べる。

【００３７】図１２は、この実施例で使用した表面平坦
化用の処理装置の構成を模式的に示す図である。図１２
に示す処理装置は、図９や図１０に示した結晶の前処理
装置と同様に、ドレイン管４１を有する処理容器４２
と、純水導入管４３および窒素導入管４４が接続された
蓋４５とから主に構成されている。

【００３８】上記構成の処理装置を用いて、予め処理容
器４２内に例えばHF系処理液４６を収容しておき、この
HF系処理液４６中にシリコン基板４７を浸漬し、所定時
間経過させて、シリコン基板４７の表面を水素終端した
後、処理容器４２内に窒素導入管４４から超高純度窒素
をパージし、その後に低溶存酸素濃度の純水を供給する
ことによって、溶存酸素濃度が300ppb以下の純水でリン
スすることができる。このように、表面平坦化処理につ
いても、前述した表面清浄化用処理装置と同様の装置構
成、および処理手順で行うことができる。すなわち、処
理容器内への窒素の導入や処理液中への窒素バブリン
グ、さらには処理容器内の減圧等を併用することによ
り、溶存酸素濃度を300ppb以下とした純水で安定してリ
ンス処理することができる。上記した窒素の導入量や処
理容器内の減圧等の条件は、前述した表面清浄化処理と
同様とする。

【００３９】上述した処理手順に従って、シリコン基板
表面の処理を行った。具体的には、5%のHF水溶液で約 2
分処理した後、本発明における純水の一例として、溶存
酸素濃度が 30ppb以下の常温の純水でリンスした。HF処
理後および純水処理後のシリコン (100)表面および (11
1)表面のＦＴ−ＩＲ（フーリエ変換赤外分光）法による
測定結果（ｐ偏向成分）を、図１３および図１４にそれ
ぞれ示す。

【００４０】ここで、ＦＴ−ＩＲ測定において、HF系処
理液により水素終端したシリコン(100)および (111)の
完全平坦面は、それぞれSi-H₂、Si-Hだけの吸収が観測
される。この他の吸収ピークは、基板表面のマイクロラ
フネス（図１中のステップ２やファセット３）によるも
のであり、原子レベルでの表面荒れを意味する。これら
のマイクロラフネスは、 (100)面ではSi-H、Si-H₃、
(111)面ではSi-H₂、Si-H₃の形での吸収がＦＴ−ＩＲ
測定結果に現れる。

【００４１】図１３から、5%HF処理直後のシリコン(10
0) 表面には、Si-H₂の他にSi-H₃の吸収があり、シリ
コン(100) 表面が荒れていることが分かる。これに対し
て、溶存酸素濃度を 30ppb以下に保持した純水を用いて
リンスした後の表面の吸収ピークは、Si-H₂が増加して
Si-H₃が減少していることが分かる。このことは、シリ
コン(100) 表面の平坦性が向上していることを意味す
る。同様な効果が、シリコン(111) 表面にも生じる。図
１４から、5%HF処理直後はSi-H以外にSi-H₂の吸収ピー
クがあり、シリコン(111) 表面が荒れていることが分か
る。これに対して、溶存酸素濃度を 30ppb以下に保持し
た純水を用いて処理した後の表面の吸収ピークは、Si-H
が増加してSi-H₂が減少している。このことは、シリコ
ン(111) 表面の平坦性が向上していることを意味する。

【００４２】また、図１５にシリコン(100) 基板をHF系
溶液で処理した後に、溶存酸素濃度を変化させた純水で
リンス処理した際の、溶存酸素濃度と表面ラフネスの標
準偏差（ＲＭＳ）との関係を示す。純水中の溶存酸素濃
度が300ppb以下、より具体的には200ppb以下になると、
シリコン表面の酸化が抑制されてシリコンエッチングが
生じ、その結果として表面の平坦性が向上し、ＲＭＳが
小さくなることが分かる。また、シリコン(111) 表面に
ついても、同様な効果が得られた。

【００４３】次に、上述した処理方法を適用した半導体
装置の製造例として、 0.1μm ルールのＣＭＯＳを製造
した例について述べる。図１６は、この実施例で作製し
た0.1μm ルールのＮＭＯＳの構成を示しており、まず
シリコン(100) 基板５１にロコス酸化膜５２を形成し
た。次いで、シリコン(100) 基板５１の成膜面にあたる
表面の酸化膜をHF系溶液で除去した後、溶存酸素濃度が
30ppb以下の純水でリンス処理を行い、平坦性に優れた
シリコン表面５１ａを形成した。このシリコン表面５１
ａ上に、ゲート酸化膜５３（厚さ:5nm）をウェットある
いはドライ熱酸化により形成した。引き続き、ソース５
４、ドレイン５５、ゲート電極５６、ソース電極５７、
ドレイン電極５８を形成した。

【００４４】図１７に、上記純水リンスにおける純水中
の溶存酸素濃度を変化させた際の、溶存酸素濃度とゲー
ト耐圧との関係を示す。溶存酸素濃度が5ppm程度までの
純水で処理した領域はゲート電圧が低く、溶存酸素濃度
が300ppb以下、より具体的には200ppb以下程度からゲー
ト電圧が増加することが分かる。 0.1μm ルールＮＭＯ
Ｓの半導体装置に対応したゲート電圧を得るためには、
溶存酸素濃度が300ppb以下の純水で処理する必要があ
り、より良好なゲート電圧を得るためには、溶存酸素濃
度が200ppb以下の純水で処理することが好ましいことが
分かる。さらに、溶存酸素濃度が 30ppb以下の純水で処
理することにより、 0.1μm ルールＮＭＯＳの半導体装
置に最良のゲート電圧が得られることが分かる。また、
既に報告されているように、平坦化によりシリコン表面
にテラス等の凹凸（マイクロラフネス）が少ない場合
に、ＮＭＯＳゲートに電圧が印加された時、電界集中が
緩和されてゲート電圧の均一化が可能となり、素子特性
の均一化、歩留りの向上等が期待できる。この特性は
(111)ＣＭＯＳに示され、 (111)の場合は1ppm以下でこ
の効果が表れる。

【００４５】また、通常、ＭＯＳ構造では、シリコン(1
00) 基板がよく用いられる。これは、(100）のＮit（単
位面積当りのダングリングボンド数）が他の面方位に比
べて少なく、電界ストレスに対する信頼性上有利である
ためである。ＭＯＳの動作状態では、ホットエレクトロ
ン、ホットホールのゲート酸化膜への飛び込みが存在す
る。この飛び込みの際に、ダングリングボンドが切れ、
これが信頼性の低下につながる。この際、シリコン(10
0) 表面に凹凸が存在すると、 (100)面の他に(111)面方
位等が存在していることを意味しており、理想的な (10
0)面とは言えない。すなわち、 (111)面等は (100)面よ
りもＮitが多いため、理想的な (100)のＮitより凹凸が
多い (100)表面では、ダングリングボンド数が多く存在
することになり、信頼性が低下する。このようなことか
ら、シリコン基板表面の平坦性を向上させることによっ
て、信頼性を高めることが可能となる。

【００４６】次に、シリコン結晶の表面平坦化処理の他
の実施例について述べる。

【００４７】まず、前述した実施例の表面平坦化処理と
同様に、比抵抗25〜50Ω・cmの 6インチp-Si(100) 基板
を1%HF水溶液中に浸漬し、結晶表面の酸化膜を取り除い
た後、処理容器内に超高純度窒素をパージし、その後に
極低溶存酸素濃度の純水を供給することにより、溶存酸
素濃度が約5ppbの純水でリンスした。

【００４８】このようにして、純水でリンスしたシリコ
ン基板の表面粗さＲ_aを、 100nm×100nm²の領域につ
いて測定した。Ｒ_aは、大気中ＡＦＭ（Atomic Force M
icroscopy)を用いて測定した 100nm× 100nm²の測定領
域の値から算出した。図１８に、上記Ｒ_aを溶存酸素濃
度が約5ppbの純水によるリンス処理時間との関係として
示す。

【００４９】図１８から、溶存酸素濃度が約5ppbの純水
でリンス処理することによって、100nm× 100nm²とい
うデバイスサイズに対応する領域において、Ｒ_a=0.1nm
以下という原子レベルでの平坦化が達成できることが分
かる。また、シリコン結晶基板表面の平坦性は、純水に
よる処理時間に依存し、この実施例においては約30分の
純水リンスにより、最も平坦な表面が得られている。す
なわち、純水による処理時間の経過と共に、当初は表面
の平坦性が向上し、処理開始から約30分から1時間程度
の平坦性が最も高く、その後は時間の経過と共に表面の
平坦性が低下していくことが分かる。このように、純水
によるシリコン結晶表面の平坦化処理時間には、最適値
が存在する。この最適時間は、処理条件例えば純水中の
溶存酸素濃度や純水の供給量等によって変化するため、
実験的に最適値を求めて、純水リンスを実施することが
好ましい。なお、シリコン(111) 表面についても、同様
な結果が得られた。

【００５０】次に、上述した処理を適用したシリコン基
板を用いて、 0.1μm ルールのＣＭＯＳを製造した例に
ついて述べる。ＣＭＯＳの構造および製造工程について
は、図１６にその構造を示した前述の実施例と同様とし
た。上述した実施例による処理、すなわち1%HF処理と溶
存酸素濃度が約5ppbの純水によるリンスを、純水による
処理時間を種々変化させて行い、処理後の各シリコン基
板を用いて、 0.1μmルールのＣＭＯＳを製造した。こ
れら各ＣＭＯＳのゲート耐圧と純水リンス時間との関係
を図１９に示す。

【００５１】図１９から、ゲート耐圧は平坦性の変化に
対応して処理時間と共に向上し、平坦度が最も高いシリ
コン基板を用いた場合に最高値を示していることが分か
る。また、最適処理時間を超えてリンスした基板につい
ては、処理時間と共にゲート耐圧も低下した。この結果
から、シリコン基板表面の平坦性がゲート耐圧に大きく
影響を及ぼし、極めて平坦性が高いシリコン基板を用い
ることによって、最適なゲート耐圧が得られることが分
かる。

【００５２】シリコン表面の平坦化は、電界集中の緩和
に伴うゲート電圧の均一化をもたらし、素子特性の均一
化、歩留りの向上等にも寄与することが期待できる。こ
れらの効果は、基板の方位、ＮＭＯＳ、ＣＭＯＳ等の半
導体装置の構造の如何にかかわらず得ることができる。

【００５３】なお、上記各実施例においては、溶存酸素
濃度が300ppb以下の純水による平坦化処理の前工程とし
て、HF系溶液による処理でシリコン基板表面を水素終端
した例について説明したが、例えば真空中での水素ラジ
カル照射等により水素終端しても、同様な効果が得られ
る。

【００５４】一方、例えばシリコン酸化膜の一部を開口
した後の洗浄に、溶存酸素の低い純水を用いると、その
開口径に依存して僅かではあるがエッチング作用が起き
る。その例について以下に説明する。

【００５５】図２０に、フッ酸系溶液によりシリコン酸
化膜（100nm)の開口部（ 500μm ×500μm)の自然酸化
膜を除去した後の純水中でのシリコン (100)、 (111)表
面のエッチング量の溶存酸素濃度依存性を示す。図２０
よりシリコン (100)、 (111)表面は、それぞれ300ppb以
下、1ppm以下の溶存酸素濃度の純水においてエッチング
されることが分かる。

【００５６】図２１は、シリコン酸化膜（100nm)のスケ
ールをパラメータにとった場合の純水中（溶存酸素濃度
30ppb)でのシリコンエッチング量の流速依存性を示した
ものである。図２１から、シリコンエッチング量は流速
を速くすると増加することが分かる。また、マスクスケ
ールが小さくなるに従って、シリコンエッチング量が増
加することも分かる。例えば、流速が 2cm/sec、 5μm
× 5μm のパターンでは、 1時間当り〜 4nmのエッチン
グが生じてしまう。

【００５７】純水の流速 2cm/secで 1時間洗浄した場合
の 5μm × 5μm のパターンのエッチング断面形状を図
２２に示す。図中、６１はシリコン基板、６２はシリコ
ン酸化膜、６３はエッチング段差、６４は純水の流れの
方向である。シリコン酸化膜６２とシリコン基板６１の
露出部分６１ａのエッジ部分にストレスが原因と考えら
れる局所的な深いエッチング溝６５が形成されてしま
い、プロセス上およびデバイス構造上好ましくない。図
２３に、上記条件で純水の流速を 0.5cm/secにした場合
の断面形状を示す。エッチング量は 1nmに減少したた
め、局所的なエッチング溝も生じなくなり、表面の平坦
性もよくなる。

【００５８】シリコンのエッチング量を低減させる方法
として、処理時間の短縮が考えられるが、実際のプロセ
スでは、最低限15分間の洗浄は必要である。図２１の傾
向から、将来の微細化するＬＳＩにおいて、 1μm 以下
のサイズのパターンを考えた場合、15分間でエッチング
量を 1nm以下にするためには、 0.5cm/sec以下の流速は
不可欠と考えられる。

【００５９】図２４に、上記の処理条件を満たすための
処理装置を示す。処理装置７０の材質としては、テフロ
ン系、あるいは石英を用いることが好ましい。超高純度
窒素ガス７１は、蓋部分７２内部に一度ため、均一に流
出させるようになっている。また、蓋部分７２の外周部
分７２ａにも窒素ガスを流出させ、処理装置７０内部に
大気が混入することを抑制している。処理装置７０内の
雰囲気は、窒素ガスが充満されているため、5ppbの超純
水を超純水入り口７３から供給した場合、処理槽７４内
の超純水中の溶存酸素濃度を 10ppb以下に保持でき、シ
リコン基板７５表面の酸化を完全に抑制することができ
る。また、超純水の流速は、超純水入り口７３での水の
供給量により制御できる。この処理装置７０において、
5μm ×5μm レベル以下のパターンを具備するシリコ
ン基板を洗浄処理した場合、シリコン表面は酸化するこ
ともなく、エッチングも 1nm以下(1時間処理）に制御で
きる。

【００６０】

【発明の効果】以上説明したように、本発明の第１の製
造方法によれば、表面酸化膜の成長抑制が実現できると
共に、結晶表面に酸化膜とは別の形で存在する、例えば
物理吸着または化学吸着している酸素、炭素等による汚
染の低減を同時に実現することができる。このように、
清浄な結晶表面が得られることによって、結晶成長や界
面の電気特性等の向上を図ることができることから、高
性能の半導体装置を再現性よく得ることが可能となる。

【００６１】また、本発明の第２の製造方法によれば、
簡便でかつ安全に原子レベルで平坦化されたシリコン表
面が得られることから、半導体装置の製造工程の安定化
等を図ることができると共に、より高性能の半導体装置
を再現性よく得ることが可能となる。

【図面の簡単な説明】

【図１】 HF系溶液で処理した後のシリコン基板表面の
状態を模式的に示す図である。

【図２】 HF系溶液で水素終端したシリコン基板表面の
状態を模式的に示す図である。

【図３】本発明の一実施例で使用した結晶表面前処理
装置の構成を模式的にを示す図である。

【図４】本発明の実施例で純水リンスしたシリコン基
板の酸化膜厚と純水中での保持時間との関係を従来例と
比較して示す図である。

【図５】本発明の実施例で純水リンスしたシリコン基
板における表面残留物のＸＳＰ測定結果を示す図であ
る。

【図６】本発明の実施例で作製した金属膜のコンタク
ト抵抗の前処理依存性を示す図である。

【図７】本発明の実施例で作製したバイポーラトラン
ジスタの構成を示す図である。

【図８】本発明の実施例によるバイポーラトランジス
タにおけるベース電流のエミッタ−ベースバイアス電圧
による変化の前処理依存性を示す図である。

【図９】本発明の他の実施例による結晶前処理装置の
構成を模式的に示す図である。

【図１０】図９に示す結晶前処理装置の変形例を示す
図である。

【図１１】本発明のさらに他の実施例による結晶前処
理装置の構成を模式的に示す図である。

【図１２】本発明の他の実施例で使用した処理装置の
構成を模式的にを示す図である。

【図１３】本発明の実施例で処理したシリコン (100)
表面のHF処理後および純水処理後のＦＴ−ＩＲ測定結果
をそれぞれ示す図である。

【図１４】本発明の実施例で処理したシリコン (111)
表面のHF処理後および純水処理後のＦＴ−ＩＲ測定結果
をそれぞれ示す図である。

【図１５】種々の溶存酸素濃度の純水でリンスした際
のシリコン基板の表面ラフネスの標準偏差を示す図であ
る。

【図１６】本発明の実施例で作製したＮＭＯＳの構成
を示す図である。

【図１７】本発明の実施例で作製したＮＭＯＳの純水
中の溶存酸素濃度とゲート耐圧との関係を示す図であ
る。

【図１８】本発明の実施例におけるシリコン基板表面
のＲ_aと純水リンス時間との関係を示す図である。

【図１９】本発明の実施例で作製したＮＭＯＳのゲー
ト耐圧と純水リンス時間との関係を示す図である。

【図２０】シリコン表面のエッチング量の溶存酸素濃
度依存性を示す図であって、（ａ）はシリコン (100)表
面の結果、（ｂ）はシリコン (111)表面の結果を示す図
である。

【図２１】シリコン酸化膜のマスクスケールをパラメ
ータにとった場合の純水中でのシリコンエッチング量の
流速依存性を示す図である。

【図２２】純水の流速 2cm/secで洗浄した場合のエッ
チング断面形状を示す図である。

【図２３】純水の流速 0.5cm/secで洗浄した場合のエ
ッチング断面形状を示す図である。

【図２４】本発明を適用した処理装置の一構成例を示
す図である。

【図２５】シリコン基板表面のＸＰＳ測定結果の一例
を示す図である。

【図２６】結晶表面の残留不純物濃度を測定するため
のシリコン基板表面のＸＰＳ測定結果の一例を示す図で
ある。

【符号の説明】

２１、４２……処理容器２３、４１……ドレイン管２４、４５……蓋２５、４３……純水導入管２７、４６……液状表面処理剤２８、４７……シリコン結晶基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者望月博神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】結晶上に、結晶膜、金属膜、絶縁膜等を
形成する成膜工程を含む半導体装置の製造方法におい
て、前記成膜工程の前処理として、前記結晶表面の残留不純
物を液状表面処理剤で除去する工程と、前記残留不純物
を除去した後の結晶を、実質的に酸化物を形成しない純
水で洗浄すると共に、前記純水中で保存する工程とを有
することを特徴とする半導体装置の製造方法。
【請求項２】シリコン結晶上に、結晶膜、金属膜、絶
縁膜等を形成する成膜工程を含む半導体装置の製造方法
において、前記成膜工程の前処理として、前記シリコン結晶表面を
水素終端する工程と、前記水素終端されたシリコン結晶
を、実質的に酸化物を形成しない純水で洗浄することに
より、前記シリコン結晶表面を平坦化する工程とを有す
ることを特徴とする半導体装置の製造方法。