JPH0567094B2 - - Google Patents
Info
- Publication number
- JPH0567094B2 JPH0567094B2 JP15967585A JP15967585A JPH0567094B2 JP H0567094 B2 JPH0567094 B2 JP H0567094B2 JP 15967585 A JP15967585 A JP 15967585A JP 15967585 A JP15967585 A JP 15967585A JP H0567094 B2 JPH0567094 B2 JP H0567094B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input
- devices
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 42
- 238000002360 preparation method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピユータを備えた装置間のデー
タ伝送を行うデータの伝送装置に関するものであ
る。
タ伝送を行うデータの伝送装置に関するものであ
る。
〔従来技術〕
従来、コンピユータを備えた装置間におけるデ
ータの伝送には、標準デイジタルバスである
IEEE−488が用いられていた。
ータの伝送には、標準デイジタルバスである
IEEE−488が用いられていた。
しかしながら、上記のバスは、計測器向けの汎
用的なものであり、制御信号の種類が8種類とい
うように、多種類必要であるため論理構成が複雑
であつた。このため、上記のバスを使用する装置
のコストアツプを招来する等の問題点を有してい
る。
用的なものであり、制御信号の種類が8種類とい
うように、多種類必要であるため論理構成が複雑
であつた。このため、上記のバスを使用する装置
のコストアツプを招来する等の問題点を有してい
る。
装置間においてデータを高速転送する例が、特
願昭59−108129号公報に開示されている。これに
よれば、共通のバスに接続される複数の処理ブロ
ツクと、これらの処理ブロツクを制御する制御ブ
ロツクと、大量のデータに対して同一の処理をす
る時に、制御ブロツクに対して、処理ブロツク間
の送信および受信の関係(接続関係)をそれぞれ
予め記述するプロセツサとから構成されており、
処理ブロツク間でデータ転送が必要回数行われた
後、最終的に制御ブロツクを通してプロセツサは
目的とするデータを受信できるようになつてい
る。
願昭59−108129号公報に開示されている。これに
よれば、共通のバスに接続される複数の処理ブロ
ツクと、これらの処理ブロツクを制御する制御ブ
ロツクと、大量のデータに対して同一の処理をす
る時に、制御ブロツクに対して、処理ブロツク間
の送信および受信の関係(接続関係)をそれぞれ
予め記述するプロセツサとから構成されており、
処理ブロツク間でデータ転送が必要回数行われた
後、最終的に制御ブロツクを通してプロセツサは
目的とするデータを受信できるようになつてい
る。
しかしながら、上記構成によれば、プロセツサ
及び制御ブロツクの介在なしに、処理ブロツク間
でデータ伝送は行えない。つまり、制御ブロツク
と処理ブロツクとは対等の関係ではなくて主従の
関係(制御−被制御の関係)にある。又、全ての
処理ブロツクに同じデータを伝送する場合、同じ
伝送処理を処理ブロツクの数だけ繰り返し行う必
要があるので、データ伝送の処理速度が著しく遅
くなる。更に、或る送出ブロツク(制御ブロツク
でもよいし、処理ブロツクでもよい)から、他の
複数の受信ブロツクに対して、受信ブロツクの処
理速度に関係なく、同じデータを非同期で伝送す
ることはできない。加えて、伝送されたデータの
正誤を判断できない等の問題点を有している。
及び制御ブロツクの介在なしに、処理ブロツク間
でデータ伝送は行えない。つまり、制御ブロツク
と処理ブロツクとは対等の関係ではなくて主従の
関係(制御−被制御の関係)にある。又、全ての
処理ブロツクに同じデータを伝送する場合、同じ
伝送処理を処理ブロツクの数だけ繰り返し行う必
要があるので、データ伝送の処理速度が著しく遅
くなる。更に、或る送出ブロツク(制御ブロツク
でもよいし、処理ブロツクでもよい)から、他の
複数の受信ブロツクに対して、受信ブロツクの処
理速度に関係なく、同じデータを非同期で伝送す
ることはできない。加えて、伝送されたデータの
正誤を判断できない等の問題点を有している。
更に、装置間におけるデータ転送の他の例が、
特願昭57−207497号公報に開示されている。これ
によれば、一つの主制御機器と複数の従属機器と
の間で一つのデータ線を用いて直列データを伝送
する場合に、主制御機器および従属機器それぞれ
の回路構成を簡単化できると共に、データ線の利
用効率を高く且つ主制御機器と複数の従属機器と
の間の信号線の数を少なくできるようになつてい
る。
特願昭57−207497号公報に開示されている。これ
によれば、一つの主制御機器と複数の従属機器と
の間で一つのデータ線を用いて直列データを伝送
する場合に、主制御機器および従属機器それぞれ
の回路構成を簡単化できると共に、データ線の利
用効率を高く且つ主制御機器と複数の従属機器と
の間の信号線の数を少なくできるようになつてい
る。
しかしながら、上記構成によれば、主制御機器
−従属機器間の直列データ転送は行なえるが、従
属機器−従属機器間の並列データ転送は行えな
い。主制御機器と従属機器とは、対等の関係では
なくて、前記のように主従の関係にある。又、転
送されたデータの正誤を判断できない等の問題点
を有している。
−従属機器間の直列データ転送は行なえるが、従
属機器−従属機器間の並列データ転送は行えな
い。主制御機器と従属機器とは、対等の関係では
なくて、前記のように主従の関係にある。又、転
送されたデータの正誤を判断できない等の問題点
を有している。
本発明は、上記従来の問題点を考慮してなされ
たものであつて、内部にコンピユータを有する複
数の装置間において、任意の1つの装置と、残り
の他の装置との間でデータ伝送を非同期で行うこ
とを目的としている。
たものであつて、内部にコンピユータを有する複
数の装置間において、任意の1つの装置と、残り
の他の装置との間でデータ伝送を非同期で行うこ
とを目的としている。
又、本発明の他の目的は、論理構成を単純化す
ることにより、接続される装置間のインターフエ
イスが容易に構成でき、かつコストダウンを促す
ことができ、さらに、信頼性の高いデータ伝送を
行うことができるデータの伝送装置を提供するこ
とにある。
ることにより、接続される装置間のインターフエ
イスが容易に構成でき、かつコストダウンを促す
ことができ、さらに、信頼性の高いデータ伝送を
行うことができるデータの伝送装置を提供するこ
とにある。
特許請求の範囲第1項の発明に係るデータの伝
送装置は、内部にコンピユータを有すると共に、
データ入出力部を有し、互いに対等な関係にある
複数の装置に、バスの専有を求めるデータ送出要
求信号の入出力手段と、データの受け入れ準備の
完了を知らせるデータ受け入れ準備信号の入出力
手段と、データの送出を知らせるデータ送出信号
の入出力手段と、データの受信を知らせるデータ
受信認知信号の入出力手段とを備え、上記複数の
装置の同一機能を有する各入出力手段同士及び各
データ入出力部同士を、各々同一のバスにて接続
し、上記複数の装置のうち何れか一つの装置がデ
ータ送出を行うと共に、残りの全ての装置がデー
タ受信を非同期で行う構成である。
送装置は、内部にコンピユータを有すると共に、
データ入出力部を有し、互いに対等な関係にある
複数の装置に、バスの専有を求めるデータ送出要
求信号の入出力手段と、データの受け入れ準備の
完了を知らせるデータ受け入れ準備信号の入出力
手段と、データの送出を知らせるデータ送出信号
の入出力手段と、データの受信を知らせるデータ
受信認知信号の入出力手段とを備え、上記複数の
装置の同一機能を有する各入出力手段同士及び各
データ入出力部同士を、各々同一のバスにて接続
し、上記複数の装置のうち何れか一つの装置がデ
ータ送出を行うと共に、残りの全ての装置がデー
タ受信を非同期で行う構成である。
上記構成によれば、上記装置同士は互いに対等
の関係にあるので、何れか一つの装置がデータ送
出装置として選択されると、このデータ送出装置
は、データ送出要求信号をバスに出力する。残り
のデータ受信装置は、入出力手段を会して上記バ
ス上のデータ送出要求信号をそれぞれ受信する。
各データ受信装置は、データ送出要求信号を受信
すると、データ受け入れ状態にあればデータ受け
入れ準備信号をバスに出力する。データ送出装置
が入出力手段を介して上記バス上のデータ受け入
れ準備信号を受信すると、データ送出信号をバス
に出力すると共に、送出すべきデータをデータ入
出力部を介してデータバスに出力する。データ受
け入れ状態にあるデータ受信装置は、データ入出
力部を介してデータバス上の上記送出データを受
信した後、入出力手段にデータ受信認知信号を出
力する。
の関係にあるので、何れか一つの装置がデータ送
出装置として選択されると、このデータ送出装置
は、データ送出要求信号をバスに出力する。残り
のデータ受信装置は、入出力手段を会して上記バ
ス上のデータ送出要求信号をそれぞれ受信する。
各データ受信装置は、データ送出要求信号を受信
すると、データ受け入れ状態にあればデータ受け
入れ準備信号をバスに出力する。データ送出装置
が入出力手段を介して上記バス上のデータ受け入
れ準備信号を受信すると、データ送出信号をバス
に出力すると共に、送出すべきデータをデータ入
出力部を介してデータバスに出力する。データ受
け入れ状態にあるデータ受信装置は、データ入出
力部を介してデータバス上の上記送出データを受
信した後、入出力手段にデータ受信認知信号を出
力する。
そして、全てのデータ受信装置が上記送出デー
タの受信を完了した時点で、データ受信認知信号
がバスに出力される。データ送出装置は、このデ
ータ受信認知信号を入出力手段を介して受信する
ことによつて、送出したデータが全てのデータ受
信装置により受信されたことを確認する。この受
信確認後、データ送出信号はデータ送出装置から
出力されなくなると共に、データ受信認識信号が
データ受信装置から出力されなくなる。以上のよ
うにして、1つのデータ送出装置から、残りの複
数のデータ受信装置に非同期でデータの伝送が行
われる。
タの受信を完了した時点で、データ受信認知信号
がバスに出力される。データ送出装置は、このデ
ータ受信認知信号を入出力手段を介して受信する
ことによつて、送出したデータが全てのデータ受
信装置により受信されたことを確認する。この受
信確認後、データ送出信号はデータ送出装置から
出力されなくなると共に、データ受信認識信号が
データ受信装置から出力されなくなる。以上のよ
うにして、1つのデータ送出装置から、残りの複
数のデータ受信装置に非同期でデータの伝送が行
われる。
又、特許請求の範囲第2項の発明に係るデータ
の伝送装置は、特許請求の範囲第1項の発明の構
成において、上記データ送出を行う装置が、上記
のデータ受け入れ準備信号とデータ受信認知信号
とを受信した場合にのみ、データ伝送が正しく行
われたと判断する構成である。
の伝送装置は、特許請求の範囲第1項の発明の構
成において、上記データ送出を行う装置が、上記
のデータ受け入れ準備信号とデータ受信認知信号
とを受信した場合にのみ、データ伝送が正しく行
われたと判断する構成である。
上記の構成によれば、前述のようにして、デー
タがデータバスを介して、データ送出装置からデ
ータ受信装置に伝送されると、データ送出装置
は、データ受信装置から出力されるデータ受け入
れ準備信号およびデータ受信認知信号に基づい
て、データ伝送の正誤を判断する。すなわち、デ
ータ送出装置は、データ受け入れ準備信号および
データ受信認知信号の両方を受信した場合にのみ
データ伝送が正しく行われたと判断する一方、そ
れ以外の場合には誤つてデータ伝送が行われたと
判断する。
タがデータバスを介して、データ送出装置からデ
ータ受信装置に伝送されると、データ送出装置
は、データ受信装置から出力されるデータ受け入
れ準備信号およびデータ受信認知信号に基づい
て、データ伝送の正誤を判断する。すなわち、デ
ータ送出装置は、データ受け入れ準備信号および
データ受信認知信号の両方を受信した場合にのみ
データ伝送が正しく行われたと判断する一方、そ
れ以外の場合には誤つてデータ伝送が行われたと
判断する。
本発明の一実施例を第1図及び第2図に基づい
て以下に説明する。
て以下に説明する。
コンピユータの内蔵された装置1には、/
REQ信号(データ送出要求信号)の入力ポート
2aと出力ポート2b、RDY信号(データ受け
入れ準備信号)の入力ポート3aと出力ポート3
b、/STB信号(データ送出信号)の入力ポー
ト4aと出力ポート4b及びACK信号(データ
受信認知信号)の入力ポート5aと出力ポート5
bが設けられている。上記4種類の制御信号の各
入力ポートには、インバータ6…によりインバー
タバツフアが構成されており、上記の各出力ポー
トはトランジスタ7…によりオープンコレクタ出
力とされている。上記入力ポート2aのインバー
タ6入力側と上記出力ポート2bのトランジスタ
7のコレクタとの接続部は/REQ入出力部8と
なつており、これと同様に、RDY入出力部
9、/STB入出力部10及びACK入出力部11
が設けられている。また、装置1にはデータD0,
D1,D2,D3の入力ポート12…、出力ポート1
3…及び各入力ポート12と出力ポート13の接
続部となるデータ入出力部14…が設けられてい
る。以上に説明した装置1は、この装置1と同様
の機能を有する装置15と、バス16〜23によ
り各々対応する入出力部同士が接続されている。
上記のバス16〜23は複合抵抗24と接続され
ており、この複合抵抗24により電圧を5Vにプ
ルアツプされている。このため、上記バス16〜
23の電圧は通常Highレベルとなつており、上
記装置1,15のいずれかの制御信号がLowレ
ベルとなればそのバスの電圧はLowレベルとな
る。
REQ信号(データ送出要求信号)の入力ポート
2aと出力ポート2b、RDY信号(データ受け
入れ準備信号)の入力ポート3aと出力ポート3
b、/STB信号(データ送出信号)の入力ポー
ト4aと出力ポート4b及びACK信号(データ
受信認知信号)の入力ポート5aと出力ポート5
bが設けられている。上記4種類の制御信号の各
入力ポートには、インバータ6…によりインバー
タバツフアが構成されており、上記の各出力ポー
トはトランジスタ7…によりオープンコレクタ出
力とされている。上記入力ポート2aのインバー
タ6入力側と上記出力ポート2bのトランジスタ
7のコレクタとの接続部は/REQ入出力部8と
なつており、これと同様に、RDY入出力部
9、/STB入出力部10及びACK入出力部11
が設けられている。また、装置1にはデータD0,
D1,D2,D3の入力ポート12…、出力ポート1
3…及び各入力ポート12と出力ポート13の接
続部となるデータ入出力部14…が設けられてい
る。以上に説明した装置1は、この装置1と同様
の機能を有する装置15と、バス16〜23によ
り各々対応する入出力部同士が接続されている。
上記のバス16〜23は複合抵抗24と接続され
ており、この複合抵抗24により電圧を5Vにプ
ルアツプされている。このため、上記バス16〜
23の電圧は通常Highレベルとなつており、上
記装置1,15のいずれかの制御信号がLowレ
ベルとなればそのバスの電圧はLowレベルとな
る。
上記の構成において、/REQ信号はデータを
送出する装置(ここでは装置1とする)からの、
バス20〜23の専有を要求するリクエスト信号
であり、アクテイブLowである。RDY信号はデ
ータを受信する装置(ここでは装置15とする)
からのデータ受け入れ準備完了のレデイ信号であ
り、アクデイブHighである。/STB信号は上記
装置1からバス20〜23にデータを送出したこ
とを知らせるストローブ信号であり、アクテイブ
Lowである。ACK信号は上記装置15がバス2
0〜23からデータを受け入れたことを示すアク
ノリツジ信号であり、アクテイブHighである。
送出する装置(ここでは装置1とする)からの、
バス20〜23の専有を要求するリクエスト信号
であり、アクテイブLowである。RDY信号はデ
ータを受信する装置(ここでは装置15とする)
からのデータ受け入れ準備完了のレデイ信号であ
り、アクデイブHighである。/STB信号は上記
装置1からバス20〜23にデータを送出したこ
とを知らせるストローブ信号であり、アクテイブ
Lowである。ACK信号は上記装置15がバス2
0〜23からデータを受け入れたことを示すアク
ノリツジ信号であり、アクテイブHighである。
上記装置1からの上記装置15へのデータ伝送
過程を第2図により説明すると、上記装置1から
バス20〜23にデータが送出される際には、装
置1にて/REQ信号が非アクテイブcかつ/
STB信号が非アクテイブbであることが確認さ
れ、上記/REQ信号がアクテイブdにされる。
装置15では上記/REQ信号がアクテイブeに
なつたことを検知すると、ACK信号が非アクテ
イブgにされる。また、上記装置15ではデータ
受け入れ準備が完了したときにはRDY信号がア
クテイブfにされる。上記装置1では、上記
RDY信号がアクテイブfかつ上記ACK信号が非
アクテイブhであるのを確認すると、データの送
出が開始され、/STB信号がアクテイブjにさ
れる(これらの動作を応答動作とする)。上記
装置15では、/STB信号がアクテイブkであ
ることを確認してRDY信号を非アクテイブiと
し、上記データD0〜D3の読み込みが行われ、
ACK信号がアクテイブlにされる。ここで、上
記装置15以外にも装置15と同様の、データを
受信する装置が上記バス16〜23に接続されて
いる場合には、上記データを受信するすべての装
置が上記データの読み込みを完了し、上記ACK
信号がアクテイブlとされた場合にのみ、バス1
9のACK信号はアクテイブlとなる。即ち、上
記装置1からのデータの伝達は非同期となり、上
記データを受信する装置の処理速度に関係なく確
実に行われる。上記装置15では上記データの読
み込みが完了され、次に送られて来るデータの読
み込み準備が例えば、RDY信号がアクテイブq
にされる。上記装置1ではACK信号がアクテイ
ブmであるのを確認した後、/STB信号が非ア
クテイブnにされる。上記装置15では/STB
信号が非アクテイブoであることを確認した後、
ACK信号を非アクテイブpにすることにより、
上記装置1,15間における1単位のデータの送
出及び読み込みが完了する。さらに上記装置1か
らの送出されるべきデータがある場合には、/
REQ信号がアクテイブrに維持され、前記応答
動作以後の動作が繰り返される。一方、上記装
置1からのデータ伝送を終了する場合には、最後
に送出したデータの/STB信号がアクテイブt1に
されると同時に、/REQ信号が非アクテイブs1
にされる。上記装置15では、/STB信号がア
クテイブv1かつ/REQ信号が非アクテイブuで
あるのを検知すると、データ伝送の終了であると
判断する。これにより、上記装置15では、
RDY信号が非アクテイブw1にされて、上記最後
のデータの読み込みが行われ、その後、ACK信
号がアクテイブy1にされる。上記装置15では、
上記データの読み込み終了後、このデータ伝送の
正誤が判断されその結果により以下の動作が行わ
れる。即ち、データが正である場合には、に示
すように、ACK信号はアクテイブy1に維持され、
RDY信号がアクテイブz1にされる。一方、デー
タが誤である場合には、に示すように、RDY
信号がアクテイブz2にされ、このとき同時に
ACK信号が非アクテイブy3にされる。つまり、
伝送されたデータが1つでも誤であれば上記
ACK信号は非アクテイブy3にされ、上記装置1
に対しデータの誤伝達が報知される。上記装置1
では、上記装置15から送出されるRDY信号が
アクテイブz2にされるときの上記ACK信号を読
み込むことにより、データ伝送の正誤が確認され
る。上記装置1では上記ACK信号の読み込み終
了時に、/STB信号が非アクテイブ*にされる。
上記装置15では、上記装置1の/STB信号が
非アクテイブ*にされたことを確認すると、上記
ACK信号がアクテイブ#にされ、上記装置1と
装置2間の応答動作が終了される。
過程を第2図により説明すると、上記装置1から
バス20〜23にデータが送出される際には、装
置1にて/REQ信号が非アクテイブcかつ/
STB信号が非アクテイブbであることが確認さ
れ、上記/REQ信号がアクテイブdにされる。
装置15では上記/REQ信号がアクテイブeに
なつたことを検知すると、ACK信号が非アクテ
イブgにされる。また、上記装置15ではデータ
受け入れ準備が完了したときにはRDY信号がア
クテイブfにされる。上記装置1では、上記
RDY信号がアクテイブfかつ上記ACK信号が非
アクテイブhであるのを確認すると、データの送
出が開始され、/STB信号がアクテイブjにさ
れる(これらの動作を応答動作とする)。上記
装置15では、/STB信号がアクテイブkであ
ることを確認してRDY信号を非アクテイブiと
し、上記データD0〜D3の読み込みが行われ、
ACK信号がアクテイブlにされる。ここで、上
記装置15以外にも装置15と同様の、データを
受信する装置が上記バス16〜23に接続されて
いる場合には、上記データを受信するすべての装
置が上記データの読み込みを完了し、上記ACK
信号がアクテイブlとされた場合にのみ、バス1
9のACK信号はアクテイブlとなる。即ち、上
記装置1からのデータの伝達は非同期となり、上
記データを受信する装置の処理速度に関係なく確
実に行われる。上記装置15では上記データの読
み込みが完了され、次に送られて来るデータの読
み込み準備が例えば、RDY信号がアクテイブq
にされる。上記装置1ではACK信号がアクテイ
ブmであるのを確認した後、/STB信号が非ア
クテイブnにされる。上記装置15では/STB
信号が非アクテイブoであることを確認した後、
ACK信号を非アクテイブpにすることにより、
上記装置1,15間における1単位のデータの送
出及び読み込みが完了する。さらに上記装置1か
らの送出されるべきデータがある場合には、/
REQ信号がアクテイブrに維持され、前記応答
動作以後の動作が繰り返される。一方、上記装
置1からのデータ伝送を終了する場合には、最後
に送出したデータの/STB信号がアクテイブt1に
されると同時に、/REQ信号が非アクテイブs1
にされる。上記装置15では、/STB信号がア
クテイブv1かつ/REQ信号が非アクテイブuで
あるのを検知すると、データ伝送の終了であると
判断する。これにより、上記装置15では、
RDY信号が非アクテイブw1にされて、上記最後
のデータの読み込みが行われ、その後、ACK信
号がアクテイブy1にされる。上記装置15では、
上記データの読み込み終了後、このデータ伝送の
正誤が判断されその結果により以下の動作が行わ
れる。即ち、データが正である場合には、に示
すように、ACK信号はアクテイブy1に維持され、
RDY信号がアクテイブz1にされる。一方、デー
タが誤である場合には、に示すように、RDY
信号がアクテイブz2にされ、このとき同時に
ACK信号が非アクテイブy3にされる。つまり、
伝送されたデータが1つでも誤であれば上記
ACK信号は非アクテイブy3にされ、上記装置1
に対しデータの誤伝達が報知される。上記装置1
では、上記装置15から送出されるRDY信号が
アクテイブz2にされるときの上記ACK信号を読
み込むことにより、データ伝送の正誤が確認され
る。上記装置1では上記ACK信号の読み込み終
了時に、/STB信号が非アクテイブ*にされる。
上記装置15では、上記装置1の/STB信号が
非アクテイブ*にされたことを確認すると、上記
ACK信号がアクテイブ#にされ、上記装置1と
装置2間の応答動作が終了される。
尚、本実施例では、バス20〜23から成るデ
ータバスは3ステートの出力ポートとTTLレベ
ルの入力ポートが使用されており、一層回路が簡
単になつている。また、上記実施例では、内部に
コンピユータを有する2つの装置間での接続を示
したが、上記の装置の数が増えても、上記実施例
と同様にそれぞれのバスに接続することにより、
それらの装置へのデータ伝送及びこの伝送データ
に対する返答動作を行うことができる。
ータバスは3ステートの出力ポートとTTLレベ
ルの入力ポートが使用されており、一層回路が簡
単になつている。また、上記実施例では、内部に
コンピユータを有する2つの装置間での接続を示
したが、上記の装置の数が増えても、上記実施例
と同様にそれぞれのバスに接続することにより、
それらの装置へのデータ伝送及びこの伝送データ
に対する返答動作を行うことができる。
特許請求の範囲第1項の発明に係るデータの伝
送装置は、以上のように、データ送出要求信号、
データ受け入れ準備信号、データ送出信号及びデ
ータ受信認知信号の4種類の制御信号がそれぞれ
同一のバスに接続され、複数の装置同士が互いに
対等の関係にあるので、何れか1つのデータ送出
装置から残りの全てのデータ受信装置に対してデ
ータ伝送が非同期で行われる構成である。
送装置は、以上のように、データ送出要求信号、
データ受け入れ準備信号、データ送出信号及びデ
ータ受信認知信号の4種類の制御信号がそれぞれ
同一のバスに接続され、複数の装置同士が互いに
対等の関係にあるので、何れか1つのデータ送出
装置から残りの全てのデータ受信装置に対してデ
ータ伝送が非同期で行われる構成である。
それゆえ、上記装置同士は互いに対等の関係に
あるので、上記複数の装置のうち任意の一つの装
置から、残りの他の複数の装置に対して、これら
残りの装置の処理速度に関係なく、同じデータを
非同期で伝送することができる。又、内部にコン
ピユータを有する複数の装置間のデータ伝送の制
御における論理構成を単純化できる。従つて、上
記制御信号を伝達するバスの数も4となり、少数
のバスにて賄うことができ、コストダウンを促す
ことができる。また、上記コンピユータを備えた
装置間のインターフエイスを容易に構成すること
ができ、本データの伝送装置に接続される装置の
数が増加されても、上記インターフエイスを変更
することなく対応できるという効果を併せて奏す
る。
あるので、上記複数の装置のうち任意の一つの装
置から、残りの他の複数の装置に対して、これら
残りの装置の処理速度に関係なく、同じデータを
非同期で伝送することができる。又、内部にコン
ピユータを有する複数の装置間のデータ伝送の制
御における論理構成を単純化できる。従つて、上
記制御信号を伝達するバスの数も4となり、少数
のバスにて賄うことができ、コストダウンを促す
ことができる。また、上記コンピユータを備えた
装置間のインターフエイスを容易に構成すること
ができ、本データの伝送装置に接続される装置の
数が増加されても、上記インターフエイスを変更
することなく対応できるという効果を併せて奏す
る。
又、特許請求の範囲第2項の発明に係るデータ
の伝送装置は、以上のように、特許請求の範囲第
1項の発明の構成において、上記データ送出を行
う装置が、上記のデータ受け入れ準備信号とデー
タ受信認知信号とを受信した場合にのみ、データ
伝送が正しく行われたと判断する構成である。
の伝送装置は、以上のように、特許請求の範囲第
1項の発明の構成において、上記データ送出を行
う装置が、上記のデータ受け入れ準備信号とデー
タ受信認知信号とを受信した場合にのみ、データ
伝送が正しく行われたと判断する構成である。
それゆえ、特許請求の範囲第1項の発明に係る
効果に加えて、伝送データの正誤の判断機能が備
えられており信頼性の高い装置が得られるという
効果を併せて奏する。
効果に加えて、伝送データの正誤の判断機能が備
えられており信頼性の高い装置が得られるという
効果を併せて奏する。
第1図は本発明の一実施例を示す回路図、第2
図aとbは第1図に示したデータの伝送装置にお
けるデータ伝送時及び伝送データが正であつたと
きの各制御信号のタイムチヤートと、上記伝送デ
ータが誤であつたときの上記各制御信号のタイム
チヤートである。 1,15は装置、2a,3a,4a,5a,1
2は入力ポート、2b,3b,4b,5b,13
は出力ポート、6はインバータ、7はトランジス
タ、16〜23はバス、24は複合抵抗である。
図aとbは第1図に示したデータの伝送装置にお
けるデータ伝送時及び伝送データが正であつたと
きの各制御信号のタイムチヤートと、上記伝送デ
ータが誤であつたときの上記各制御信号のタイム
チヤートである。 1,15は装置、2a,3a,4a,5a,1
2は入力ポート、2b,3b,4b,5b,13
は出力ポート、6はインバータ、7はトランジス
タ、16〜23はバス、24は複合抵抗である。
Claims (1)
- 【特許請求の範囲】 1 内部にコンピユータを有すると共に、データ
入出力部を有し、互いに対等な関係にある複数の
装置に、バスの専有を求めるデータ送出要求信号
の入出力手段と、データの受け入れ準備の完了を
知らせるデータ受け入れ準備信号の入出力手段
と、データの送出を知らせるデータ送出信号の入
出力手段と、データの受信を知らせるデータ受信
認知信号の入出力手段とを備え、上記複数の装置
の同一機能を有する各入出力手段同士及び各デー
タ入出力部同士を、各々同一のバスにて接続し、
上記複数の装置のうち何れか一つの装置がデータ
送出を行うと共に、残りの全ての装置がデータ受
信を非同期で行うことを特徴とするデータの伝送
装置。 2 上記データ送出を行う装置は、上記のデータ
受け入れ準備信号とデータ受信認知信号とを受信
した場合にのみ、データ伝送が正しく行われたと
判断することを特徴とする特許請求の範囲第1項
記載のデータの伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15967585A JPS6218848A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15967585A JPS6218848A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6218848A JPS6218848A (ja) | 1987-01-27 |
JPH0567094B2 true JPH0567094B2 (ja) | 1993-09-24 |
Family
ID=15698874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15967585A Granted JPS6218848A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218848A (ja) |
-
1985
- 1985-07-17 JP JP15967585A patent/JPS6218848A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6218848A (ja) | 1987-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
US6289402B1 (en) | Bidirectional data transfer protocol primarily controlled by a peripheral device | |
JPH0337221B2 (ja) | ||
JPH0567094B2 (ja) | ||
JPH05153192A (ja) | 高速遷移信号通信システム | |
JPS6126706B2 (ja) | ||
JPS6218849A (ja) | デ−タの伝送装置 | |
JPH01177664A (ja) | バス接続制御方式 | |
CN115658585A (zh) | 一种主从交替spi通信方法、主设备、从设备及*** | |
JP2739789B2 (ja) | データ送受信システム | |
JPH02189049A (ja) | 回線制御装置 | |
JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
JPS6145271B2 (ja) | ||
JP2616010B2 (ja) | パケットネットワーク | |
JP2948380B2 (ja) | データ通信装置 | |
JPS599324Y2 (ja) | マルチプロセツサ装置 | |
JPH01292460A (ja) | 汎用パラレルインタフェース | |
JPH03293856A (ja) | 画像読取装置 | |
JP2001043181A (ja) | マイクロコンピュータ間の通信方法 | |
JPS62243441A (ja) | デ−タ受信制御装置 | |
JPS6252656A (ja) | デ−タ転送方式 | |
JPH0461386B2 (ja) | ||
JPH0113575B2 (ja) | ||
JPS60220639A (ja) | シリアルバス通信装置 | |
JPS61259361A (ja) | デ−タ送受信制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |