JPH0553854A - ワンチツプマイクロコンピユータの不良解析方式 - Google Patents
ワンチツプマイクロコンピユータの不良解析方式Info
- Publication number
- JPH0553854A JPH0553854A JP3238673A JP23867391A JPH0553854A JP H0553854 A JPH0553854 A JP H0553854A JP 3238673 A JP3238673 A JP 3238673A JP 23867391 A JP23867391 A JP 23867391A JP H0553854 A JPH0553854 A JP H0553854A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- defective
- normal
- chip microcomputer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 正常ワンチップマイクロコンピュ−タと不良
ワンチップマイクロコンピュ−タを同期して動作させ、
両方の実行結果を比較することにより不良原因を解析す
るワンチップマイクロコンピュ−タの不良解析装置を提
供する。 【構成】 信号を取り出すプロ−ブ2が用意された実機
ユニット1と、スタ−トスイッチ4、リセットスイッチ
5、リセット回路7、クロック8、正常CPU9と不良
CPU10を実装して実行結果を比較する不一致検出回
路11からなるチェックボ−ド部3と、チェックボ−ド
部3から来る不一致信号をもとにコントロ−ルCPU1
3で制御を行うコントロ−ル部12と、各ボ−ドを結ぶ
コネクタ14から構成される。
ワンチップマイクロコンピュ−タを同期して動作させ、
両方の実行結果を比較することにより不良原因を解析す
るワンチップマイクロコンピュ−タの不良解析装置を提
供する。 【構成】 信号を取り出すプロ−ブ2が用意された実機
ユニット1と、スタ−トスイッチ4、リセットスイッチ
5、リセット回路7、クロック8、正常CPU9と不良
CPU10を実装して実行結果を比較する不一致検出回
路11からなるチェックボ−ド部3と、チェックボ−ド
部3から来る不一致信号をもとにコントロ−ルCPU1
3で制御を行うコントロ−ル部12と、各ボ−ドを結ぶ
コネクタ14から構成される。
Description
【0001】
【産業上の利用分野】本発明は、ワンチップマイクロコ
ンピュ−タの不良品を解析するワンチップマイクロコン
ピュ−タ不良解析方式に関するものである。
ンピュ−タの不良品を解析するワンチップマイクロコン
ピュ−タ不良解析方式に関するものである。
【0002】
【従来技術】従来のプロセッサにより構成されている回
路では、プロセッサのデ−タバスやアドレスバスやRD
(読みだし)/WR(書き込み)信号等、種々の信号線
を外部へ取り出すことが可能であるため、不具合が発生
してもそれらの信号線に測定機を接続することにより比
較的容易に不良原因の解析を行うことが出来た。
路では、プロセッサのデ−タバスやアドレスバスやRD
(読みだし)/WR(書き込み)信号等、種々の信号線
を外部へ取り出すことが可能であるため、不具合が発生
してもそれらの信号線に測定機を接続することにより比
較的容易に不良原因の解析を行うことが出来た。
【0003】
【発明が解決しようとする課題】しかしながら、近年マ
イクロコンピュ−タのワンチップ化が進み、CPUと主
メモリ(RAM)がワンチップ上に構成され信号線がワ
ンチップ内部で閉じてしまうと、例えば主メモリ(RA
M)へのアクセスを実行した場合に発生するRD、WR
信号はワンチップ内部のみで処理されるために外部から
はこれらの情報が把握出来ない。このようなワンチップ
マイクロコンピュ−タ(以後CPUと云う)に不良が存
在しても不良解析は非常に困難であり又、CPU出荷時
のチェックを実施していても不良品の発生を避けられな
いのが現状である。以上述べたようにCPUの不良解析
は非常に困難であり、CPUの機能を全て複合的に確認
することは不可能であるため、実際にアプリケ−ション
ソフトを実行した時に不具合が発生してもその解析には
多大な苦労が必要である。
イクロコンピュ−タのワンチップ化が進み、CPUと主
メモリ(RAM)がワンチップ上に構成され信号線がワ
ンチップ内部で閉じてしまうと、例えば主メモリ(RA
M)へのアクセスを実行した場合に発生するRD、WR
信号はワンチップ内部のみで処理されるために外部から
はこれらの情報が把握出来ない。このようなワンチップ
マイクロコンピュ−タ(以後CPUと云う)に不良が存
在しても不良解析は非常に困難であり又、CPU出荷時
のチェックを実施していても不良品の発生を避けられな
いのが現状である。以上述べたようにCPUの不良解析
は非常に困難であり、CPUの機能を全て複合的に確認
することは不可能であるため、実際にアプリケ−ション
ソフトを実行した時に不具合が発生してもその解析には
多大な苦労が必要である。
【0004】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去するために、正常CPUと不良C
PUを同期して動作させ、両者の実行結果を比較するこ
とで不良CPUの解析を迅速かつ容易に行える装置を提
供することを目的とする。
で、上記問題点を除去するために、正常CPUと不良C
PUを同期して動作させ、両者の実行結果を比較するこ
とで不良CPUの解析を迅速かつ容易に行える装置を提
供することを目的とする。
【0005】
【課題を解決するための手段】上記課題を解決するため
本発明は、図1に示すように、このCPU不良解析装置
は信号を実機のユニットから取り込み、正常なCPUと
対象となる不良CPUにまったく同じ信号を入力し、同
一クロック信号で同期して動作させ、その実行結果の不
一致を検出する事により不一致発生時点で対象CPUの
クロックを停止させ、その時の状態から不良解析を行う
装置である。
本発明は、図1に示すように、このCPU不良解析装置
は信号を実機のユニットから取り込み、正常なCPUと
対象となる不良CPUにまったく同じ信号を入力し、同
一クロック信号で同期して動作させ、その実行結果の不
一致を検出する事により不一致発生時点で対象CPUの
クロックを停止させ、その時の状態から不良解析を行う
装置である。
【0006】
【作用】本発明では、正常CPUと不良CPUが全く同
じ条件で同期して作動し、しかも実機とアプリケ−ショ
ンソフトをそのまま使用することにより、実際の稼働状
況と同じ条件下で不良動作を再現し、不良発生時点でC
PUを停止し正常CPUのデ−タと比較することにより
信頼性の高い不良解析デ−タを得ることが可能となる。
じ条件で同期して作動し、しかも実機とアプリケ−ショ
ンソフトをそのまま使用することにより、実際の稼働状
況と同じ条件下で不良動作を再現し、不良発生時点でC
PUを停止し正常CPUのデ−タと比較することにより
信頼性の高い不良解析デ−タを得ることが可能となる。
【0007】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図1は本装置を使用したシステム構成図で
ある。図のように本システムは、信号を取り出すプロ−
ブ2が用意された実機ユニット1と、スタ−トスイッチ
4、リセットスイッチ5、リセット回路6、CPU停止
回路7、クロック8、正常なCPU9と不良CPU10
を実装して実行結果を比較する不一致検出回路11から
成るチェックボ−ド部3、チェックボ−ド部3から来る
不一致信号をもとにコントロ−ルCPU13で制御を行
うコントロ−ルボ−ド部12、各ボ−ドを結ぶコネクタ
14,15から構成される。
に説明する。図1は本装置を使用したシステム構成図で
ある。図のように本システムは、信号を取り出すプロ−
ブ2が用意された実機ユニット1と、スタ−トスイッチ
4、リセットスイッチ5、リセット回路6、CPU停止
回路7、クロック8、正常なCPU9と不良CPU10
を実装して実行結果を比較する不一致検出回路11から
成るチェックボ−ド部3、チェックボ−ド部3から来る
不一致信号をもとにコントロ−ルCPU13で制御を行
うコントロ−ルボ−ド部12、各ボ−ドを結ぶコネクタ
14,15から構成される。
【0008】図2は本装置の概略動作フロ−チャ−トで
ある。アプリケ−ションプログラムは、正常CPUの主
メモリと不良CPU10の主メモリにロ−ドされ、各C
PUは同期して1ステップずつ命令を実行する。不一致
検出回路は、両者の実行結果を比較し不一致ならばコン
トロ−ルCPUへ信号を出す。コントロ−ルCPUはク
ロックを停止させ、その時のアドレス、命令の内容とデ
−タの値、その他の解析に必要なデ−タを読みだす。
ある。アプリケ−ションプログラムは、正常CPUの主
メモリと不良CPU10の主メモリにロ−ドされ、各C
PUは同期して1ステップずつ命令を実行する。不一致
検出回路は、両者の実行結果を比較し不一致ならばコン
トロ−ルCPUへ信号を出す。コントロ−ルCPUはク
ロックを停止させ、その時のアドレス、命令の内容とデ
−タの値、その他の解析に必要なデ−タを読みだす。
【0009】図2に従って詳細な動作を説明する。装置
の電源ON後、リセットスイッチ5が押されると(ステ
ップST1)コントロ−ルCPU13、正常CPU9、
不良CPU10がリセットされる(ステップST2)。
コントロ−ルCPU13をリセット解除(ステップST
3)するとコントロ−ルCPU13は起動する(ステッ
プST4)。スタ−トスイッチ4が押されるまでチェッ
クボ−ド上の正常CPU9、不良CPU10をリセット
のまま待機させ(ステップST5)、スタ−トスイッチ
4が押されると正常CPU9と不良CPU10が同期し
た時点でチェックを開始する(ステップST8)。
の電源ON後、リセットスイッチ5が押されると(ステ
ップST1)コントロ−ルCPU13、正常CPU9、
不良CPU10がリセットされる(ステップST2)。
コントロ−ルCPU13をリセット解除(ステップST
3)するとコントロ−ルCPU13は起動する(ステッ
プST4)。スタ−トスイッチ4が押されるまでチェッ
クボ−ド上の正常CPU9、不良CPU10をリセット
のまま待機させ(ステップST5)、スタ−トスイッチ
4が押されると正常CPU9と不良CPU10が同期し
た時点でチェックを開始する(ステップST8)。
【0010】コントロ−ルCPU13はアドレスを指定
し(ステップST9)、プログラムの開始番地を正常C
PU9と不良CPU10に伝える。正常CPU9と不良
CPU10は指定されたアドレスの命令を実行する(ス
テップST10)。両CPUの実行結果が出るまで待ち
(ステップST11)、不一致検出回路11は正常CP
U9と不良CPU10の実行結果のデ−タを読み取り
(ステップST12)、両デ−タを比較する。このチェ
ックで正常CPU9と不良CPU10の実行結果が同一
であれば(ステップST13)アドレスを更新(ステッ
プST14)し、ステップST10よりチェックを繰り
返すが、実行結果の不一致を検出するとCPUのクロッ
ク8を停止させる(ステップST15)。
し(ステップST9)、プログラムの開始番地を正常C
PU9と不良CPU10に伝える。正常CPU9と不良
CPU10は指定されたアドレスの命令を実行する(ス
テップST10)。両CPUの実行結果が出るまで待ち
(ステップST11)、不一致検出回路11は正常CP
U9と不良CPU10の実行結果のデ−タを読み取り
(ステップST12)、両デ−タを比較する。このチェ
ックで正常CPU9と不良CPU10の実行結果が同一
であれば(ステップST13)アドレスを更新(ステッ
プST14)し、ステップST10よりチェックを繰り
返すが、実行結果の不一致を検出するとCPUのクロッ
ク8を停止させる(ステップST15)。
【0011】以上のような動作をさせることで不良CP
U10の不良発生時点を検出し、コントロ−ルCPU1
3は不良発生のアドレス、その命令内容と実行結果デ−
タ、その他の解析に必要なデ−タを得ることが可能とな
る。尚、このプログラムの実行に必要な入力デ−タは実
機ユニット1のプロ−ブ2を通して実際の動作時と同じ
デ−タを使用する事が出来る。
U10の不良発生時点を検出し、コントロ−ルCPU1
3は不良発生のアドレス、その命令内容と実行結果デ−
タ、その他の解析に必要なデ−タを得ることが可能とな
る。尚、このプログラムの実行に必要な入力デ−タは実
機ユニット1のプロ−ブ2を通して実際の動作時と同じ
デ−タを使用する事が出来る。
【0012】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。ユ−ザが使用す
る実機ユニットとアプリケ−ションソフトを用いて実際
に使用される状態で試験される為、信頼性の高い不良解
析デ−タを機械的に迅速かつ容易に得ることが可能とな
る。
れば、下記のような効果が期待される。ユ−ザが使用す
る実機ユニットとアプリケ−ションソフトを用いて実際
に使用される状態で試験される為、信頼性の高い不良解
析デ−タを機械的に迅速かつ容易に得ることが可能とな
る。
【図1】本発明のシステムブロック図である。
【図2】概略動作フロ−チャ−トである。
1 実機ユニット 2 プロ−ブ 3 チェックボ−ド 4 スタ−トスイッチ 5 リセットスイッチ 6 リセット回路 7 CPU停止回路 8 クロック 9 正常CPU 10 不良CPU 11 不一致検出回路 12 コントロ−ルボ−ド 13 コントロ−ルCPU 14 コネクタ−
Claims (1)
- 【請求項1】 正常ワンチップマイクロコンピュ−タと
不良ワンチップマイクロコンピュ−タを同期して動作さ
せる手段と、両ワンチップマイクロコンピュ−タの実行
結果を比較し不一致を検出する手段と、実機ユニットよ
りデ−タを読み出す手段と、これらを制御する手段を具
備したワンチップマイクロコンピュ−タの不良解析方式
において、 ユ−ザが使用する実機ユニットとアプリケ−ションソフ
トを用いて、不良ワンチップマイクロコンピュ−タと正
常ワンチップマイクロコンピュ−タの同期をとりながら
プログラム命令を実行し、1ステップごとに不良ワンチ
ップマイクロコンピュ−タと正常ワンチップマイクロコ
ンピュ−タの実行結果を比較し、両者が不一致の時点を
検出しその時点で必要なデ−タを読みだし不良解析を行
うことを特徴とするワンチップマイクロコンピュ−タの
不良解析方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3238673A JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3238673A JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0553854A true JPH0553854A (ja) | 1993-03-05 |
Family
ID=17033616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3238673A Pending JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0553854A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6420265B1 (en) * | 1996-11-18 | 2002-07-16 | Hitachi, Ltd. | Method for polishing semiconductor device |
JP2010176392A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 不良解析装置と方法及びプログラム |
JP2019008700A (ja) * | 2017-06-28 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-08-26 JP JP3238673A patent/JPH0553854A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6420265B1 (en) * | 1996-11-18 | 2002-07-16 | Hitachi, Ltd. | Method for polishing semiconductor device |
US6489243B2 (en) | 1996-11-18 | 2002-12-03 | Hitachi, Ltd. | Method for polishing semiconductor device |
US6576552B2 (en) | 1996-11-18 | 2003-06-10 | Hitachi, Ltd. | Method for polishing semiconductor device |
JP2010176392A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 不良解析装置と方法及びプログラム |
JP2019008700A (ja) * | 2017-06-28 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0461792B1 (en) | Master/slave checking system | |
US4493078A (en) | Method and apparatus for testing a digital computer | |
JPH01251141A (ja) | データバスおよびアドレスバスによって相互接続されたマイクロプロセッサならびにメモリを有する型式の装置をテストする方法 | |
US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
CN110532164B (zh) | 半导体设备和调试方法 | |
JPH0553854A (ja) | ワンチツプマイクロコンピユータの不良解析方式 | |
JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
JP2720580B2 (ja) | フォールト・トレラント・コンピュータ | |
US7065691B2 (en) | Apparatus and method for saving precise system state following exceptions | |
JP2871966B2 (ja) | 障害検出回路検査システム | |
KR100251046B1 (ko) | 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 | |
JPS6010347A (ja) | リトライ制御方式 | |
JPH04192040A (ja) | デバッグ装置 | |
JPH0439743A (ja) | データ処理装置 | |
JPH01306933A (ja) | デバッグ装置 | |
JPH02148229A (ja) | Cpuを含む電子機器の自己診断システム | |
JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
JP2000112781A (ja) | 電子回路解析装置及び電子回路解析方法並びに記憶媒体 | |
JPH0149975B2 (ja) | ||
JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
JPS63318640A (ja) | Cpu動作試験方式 | |
JPS62175837A (ja) | シフトイン・デ−タのセツト方式 | |
JP2000227862A (ja) | データ処理装置 |