JPH0537255Y2 - - Google Patents
Info
- Publication number
- JPH0537255Y2 JPH0537255Y2 JP11604886U JP11604886U JPH0537255Y2 JP H0537255 Y2 JPH0537255 Y2 JP H0537255Y2 JP 11604886 U JP11604886 U JP 11604886U JP 11604886 U JP11604886 U JP 11604886U JP H0537255 Y2 JPH0537255 Y2 JP H0537255Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- amplifier
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案はオーデイオ信号等の交流信号のレベル
を、マイクロコンピユータのアナログポートで判
別させる等のために直流に変換する交流−直流変
換回路に関する。[Detailed Description of the Invention] (Industrial Field of Application) The present invention relates to an AC-DC converter circuit that converts the level of an AC signal such as an audio signal into a DC signal for discrimination by an analog port of a microcomputer.
(従来技術)
従来のこの種交流−直流変換回路は、たとえば
第4図aに示す如く、±VD/2の正負電圧が電源
電圧として印加されて、交流入力信号を増幅する
演算増幅器1、演算増幅器1の出力にて駆動され
るトランジスタ2およびトランジスタ2を介して
充電されるコンデンサ3とから構成されたピーク
ホールド回路からの出力を、マイクロコンピユー
タ4の電源電圧VCでスライスして入力するのが
一般的である。(Prior Art) A conventional AC-DC converter circuit of this type includes an operational amplifier 1 which amplifies an AC input signal by applying positive and negative voltages of ±V D /2 as power supply voltages, as shown in FIG. 4a, for example. The output from a peak hold circuit composed of a transistor 2 driven by the output of the operational amplifier 1 and a capacitor 3 charged via the transistor 2 is sliced by the power supply voltage V C of the microcomputer 4 and inputted. is common.
(考案が解決しようとする問題点)
上記の如き従来の回路によると±VD/2の正、
負電源が必要であり、負電源がない場合には使用
できない問題点があつた。(Problem to be solved by the invention) According to the conventional circuit as described above, the positive voltage of ±V D /2,
There was a problem that a negative power supply was required, and it could not be used without a negative power supply.
また、第4図bに示す如くVDの正電源のみを
演算増幅器6に印加するようにした場合、交流信
号が供給されていない場合でも直流出力は演算増
幅器6のバイアス点aの電圧であるため、ツエナ
ーダイオード5を用いるなどしてレベルシフトを
行なわねばならず、これによつて出力直流電圧は
温度による影響を受け、正確な変換ができない問
題点があつた。 Furthermore, when only the positive power supply of V D is applied to the operational amplifier 6 as shown in FIG. 4b, the DC output is the voltage at the bias point a of the operational amplifier 6 even when no AC signal is supplied. Therefore, it is necessary to perform level shifting by using a Zener diode 5, etc., and as a result, the output DC voltage is affected by temperature, resulting in the problem that accurate conversion cannot be performed.
本考案は上記にかんがみなされたもので、片電
源で動作可能な交流−直流変換回路を提供するこ
とを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an AC-DC conversion circuit that can be operated with a single power supply.
(問題点を解決するための手段)
上記の問題点を解決するために本考案は、交流
入力信号がバイアス回路を介して非反転入力端子
に印加され、かつ負帰還回路には前記交流入力信
号の一方の半波出力を阻止する第1のダイオード
群が接続された増幅器と、
前記増幅器の出力信号を整流するための第2の
ダイオード群を備えてなる倍電圧整流回路とを設
け、
前記第1のダイオード群は同一方向に直列接続
された複数のダイオードを含み、前記第2のダイ
オード群は前記第1のダイオード群と同数のダイ
オードを有し、かつ前記第1のダイオード群と前
記第2のダイオード群とは互いに温度特性を打ち
消す方向に接続した。(Means for Solving the Problems) In order to solve the above problems, the present invention provides that an AC input signal is applied to a non-inverting input terminal via a bias circuit, and that the AC input signal is applied to a negative feedback circuit. an amplifier connected to a first group of diodes for blocking one half-wave output of the amplifier; and a voltage doubler rectifier circuit comprising a second group of diodes for rectifying the output signal of the amplifier; The first diode group includes a plurality of diodes connected in series in the same direction, the second diode group has the same number of diodes as the first diode group, and the first diode group and the second diode group have the same number of diodes. The diode group is connected in a direction that cancels out the temperature characteristics of each other.
(作用)
上記の如く本考案において、交流入力信号は増
幅器にて増幅される。この増幅による出力は増幅
器の負帰還回路に接続された第一のダイオード群
により一方の半波出力信号が出力されることは阻
止される。増幅器からのこの増幅出力は倍電圧整
流回路の前段部分を構成するコンデンサ、ダイオ
ードおよび抵抗によりレベルシフトされる。この
レベルシフト出力は倍電圧整流回路の後段部分を
構成するダイオードとコンデンサとで整流さて、
交流入力信号が直流電圧に変換される。(Function) As described above, in the present invention, the AC input signal is amplified by the amplifier. The output of this amplification is prevented from being output as one half-wave output signal by a first group of diodes connected to the negative feedback circuit of the amplifier. This amplified output from the amplifier is level-shifted by capacitors, diodes, and resistors forming the front part of the voltage doubler rectifier circuit. This level shift output is rectified by a diode and a capacitor that constitute the latter part of the voltage doubler rectifier circuit.
An AC input signal is converted to a DC voltage.
この場合に増幅器の負帰還回路に接続された第
一のダイオード群と、倍電圧整流回路の一部を構
成する第二のダイオード群との接続方向は逆方向
であつて、温度特性は互に逆方向となり、互に打
ち消されて綜合した温度特性は改善され、温度変
化による出力への影響は無くなる。 In this case, the first diode group connected to the negative feedback circuit of the amplifier and the second diode group forming part of the voltage doubler rectifier circuit are connected in opposite directions, and their temperature characteristics are mutually different. The temperature characteristics are improved by canceling each other out in the opposite direction, and the output is no longer affected by temperature changes.
(実施例) 以下、本考案を実施例により説明する。(Example) The present invention will be explained below with reference to examples.
第1図は本考案の一実施例の構成を示す回路図
である。 FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention.
電圧VDが電源電圧として印加される片電源電
圧の演算増幅器10からなる同相増幅器11の非
反転入力端子には交流入力信号を印加すると共
に、抵抗R7およびR8により電圧VDを分圧した
VD/2のバイアス電圧が印加してある。また同
相増幅器11の負帰還抵抗12に並列に、直列接
続され、かつプラス方向への電流を阻止する方向
にダイオードD4およびD5を接続して交流入力信
号を増幅し、検波するようにしてある。さらに同
相増幅器11の反転入力端子にはゲイン調整回路
13が接続してあつて、同相増幅器11の利得を
制御可能にしてある。ゲイン調整回路13は本実
施例では抵抗R1と、抵抗R2とトランジスタQ4と
の直列回路とを並列接続してトランジスタQ4の
オン・オフによりゲインを2段に切替えるように
してある。 An AC input signal is applied to the non-inverting input terminal of an in-phase amplifier 11 consisting of an operational amplifier 10 with one power supply voltage to which voltage V D is applied as a power supply voltage, and voltage V D is divided by resistors R 7 and R 8 . did
A bias voltage of V D /2 is applied. Furthermore, diodes D4 and D5 are connected in series in parallel with the negative feedback resistor 12 of the common-mode amplifier 11, and in a direction to block current in the positive direction, to amplify and detect the AC input signal. be. Further, a gain adjustment circuit 13 is connected to the inverting input terminal of the common-mode amplifier 11, so that the gain of the common-mode amplifier 11 can be controlled. In this embodiment, the gain adjustment circuit 13 has a resistor R 1 and a series circuit of a resistor R 2 and a transistor Q 4 connected in parallel, and the gain is switched in two stages by turning on and off the transistor Q 4 .
同相増幅器11の出力はコンデンサC1,C2、
ダイオードD6,D7および抵抗R3からなる倍電圧
整流回路14に供給し、コンデンサC1、ダイオ
ードD6および抵抗R3によつて同相増幅器11の
出力をレベルシフトし、ダイオードD7およびコ
ンデンサC2にて整流して直流出力とする。倍電
圧整流回路14の出力電圧は抵抗R4とR5との分
圧回路で分圧し、この分圧出力をマイクロコンピ
ユータ4に印加してマイクロコンピユータ4のア
ナログ入力ポートで判別させる。 The output of the common mode amplifier 11 is connected to the capacitors C 1 , C 2 ,
It is supplied to a voltage doubler rectifier circuit 14 consisting of diodes D 6 , D 7 and a resistor R 3 , and the output of the common mode amplifier 11 is level-shifted by a capacitor C 1 , a diode D 6 and a resistor R 3 . It is rectified by C 2 and becomes DC output. The output voltage of the voltage doubler rectifier circuit 14 is divided by a voltage dividing circuit including resistors R 4 and R 5 , and this divided voltage output is applied to the microcomputer 4 and discriminated by the analog input port of the microcomputer 4.
なお、ダイオードD9、抵抗R6およびトランジ
スタQ9からなる回路はマイクロコンピユータ4
の電源電圧以上の入力電圧をスライスするための
スライス回路である。 Note that the circuit consisting of diode D 9 , resistor R 6 and transistor Q 9 is connected to microcomputer 4.
This is a slicing circuit for slicing an input voltage higher than the power supply voltage.
上記の如く構成された本考案の一実施例におい
て、第2図に示した波形図にしたがつて作用を説
明する。 In one embodiment of the present invention constructed as described above, the operation will be explained with reference to the waveform diagram shown in FIG.
第2図においてa,b,cおよびdは、同相増
幅器11の非反転入力端子a点の電圧波形を、同
相増幅器11の出力端子b点の電圧波形を、ダイ
オードD6の陰極とダイオードD7の陽極との共通
接続点c点の電圧波形を、倍電圧整流回路14の
出力端子d点の電圧波形をそれぞれ示している。 In FIG. 2, a, b, c and d represent the voltage waveform at the non-inverting input terminal a of the common-mode amplifier 11, the voltage waveform at the output terminal b of the common-mode amplifier 11, the cathode of the diode D6 and the diode D7. The voltage waveform at point c, which is a common connection point with the anode of FIG.
a点はVD/2の電圧にバイアスされており、
交流入力信号が印加されると、a点の電圧は第2
図のaに示す如くに変化する。a点のこの電圧は
同相増幅器11によつて増幅され、検波されて、
同相増幅器11の出力端子b点の電圧は第2図の
bに示す如くに、バイアス電圧VD/2をを超え
る電圧側はダイオードD4,D5の各順方向電圧降
下VFの2倍の電圧2VFにてスライスされる。第2
図のbに示された同相増幅器11の出力電圧がコ
ンデンサC1、ダイオードD6および抵抗R3を通る
ことによつて、c点の電圧は同相増幅器11の出
力電圧を−VF(VFはダイオードD6の順方向電圧
降下)でクランプされた第2図のcに示す波形と
なる。この第2図のcに示す出力電圧はダイオー
ドD7およびC2により整流されて、倍電圧整流回
路14の出力電圧は第2図のdに示す電圧波形と
なる。ここでVFはダイオードD7の順方向電圧降
下である。倍電圧整流回路14の出力電圧は抵抗
R4とR5の分圧回路で分圧されてマイクロコンピ
ユータ4のアナログポートに供給され、判別され
る。このとき上記の分圧回路で分圧されてアナロ
グポートに供給される電圧がマイクロコンピユー
タ4の電源電圧VC以上のときはダイオードD9、
抵抗R6およびトランジスタQ9によるスライス回
路にて電源電圧VC未満の値にスライスされるこ
とになる。 Point a is biased to a voltage of V D /2,
When an AC input signal is applied, the voltage at point a becomes the second
It changes as shown in a of the figure. This voltage at point a is amplified and detected by the common mode amplifier 11, and
As shown in Figure 2b, the voltage at the output terminal b of the common-mode amplifier 11 is twice the forward voltage drop V F of the diodes D 4 and D 5 on the voltage side exceeding the bias voltage V D /2. sliced at a voltage of 2V F. Second
By passing the output voltage of the common-mode amplifier 11 shown in b in the figure through the capacitor C 1 , the diode D 6 and the resistor R 3 , the voltage at point c changes the output voltage of the common-mode amplifier 11 to −V F (V F is the forward voltage drop of the diode D6 ), resulting in the waveform shown in Fig. 2c. The output voltage shown in c of FIG. 2 is rectified by diodes D 7 and C 2 , and the output voltage of the voltage doubler rectifier circuit 14 has a voltage waveform shown in d of FIG. 2. Here V F is the forward voltage drop of diode D7 . The output voltage of the voltage doubler rectifier circuit 14 is a resistance
The voltage is divided by the voltage dividing circuit of R 4 and R 5 and supplied to the analog port of the microcomputer 4 for discrimination. At this time, when the voltage divided by the above voltage dividing circuit and supplied to the analog port is higher than the power supply voltage V C of the microcomputer 4, the diode D 9 ,
It is sliced to a value lower than the power supply voltage V C by a slicing circuit including a resistor R 6 and a transistor Q 9 .
また、上記において、ダイオードD4およびD5
による温度特性はマイナス方向に、ダイオード
D6およびD7による温度特性はプラス方向に、働
いて打消されるため、倍電圧整流回路14から得
られる直流出力電圧は、b点の電圧でピーク値が
2VFを超える交流入力信号までは温度に対する影
響がない。 Also, in the above, diodes D 4 and D 5
The temperature characteristics due to the diode are in the negative direction.
Since the temperature characteristics due to D 6 and D 7 work in the positive direction and are canceled out, the DC output voltage obtained from the voltage doubler rectifier circuit 14 has a peak value at the voltage at point b.
AC input signals exceeding 2V F have no effect on temperature.
したがつて、電源電圧の変動や、温度変化に関
係なく交流入力信号のピーク電圧値を零(V)か
ら電源電圧VCまでの直流電圧に変換できる。上
記した本実施例の入出力特性は第3図に示す如く
である。 Therefore, the peak voltage value of the AC input signal can be converted into a DC voltage from zero (V) to the power supply voltage V C regardless of fluctuations in the power supply voltage or temperature changes. The input/output characteristics of this embodiment described above are as shown in FIG.
第3図においてトランジスタQ4がオフ状態に
なされているときの入出力特性は実線Eに示す如
くであり、オン状態のときは破線Fに示す如くで
ある。トランジスタQ4がオフ状態で交流入力信
号レベルが低く−20〜−10dBのときは交流入力
信号の変化に対して直流出力の変化は小さいた
め、マイクロコンピユータ4によつてトランジス
タQ4をオン状態にして感度を上げ、交流入力信
号レベルの変化に対して直流出力の変化の大きい
ところで使用することができる。 In FIG. 3, the input/output characteristics when the transistor Q4 is in the off state are as shown by the solid line E, and when it is in the on state, the input/output characteristics are as shown by the broken line F. When transistor Q 4 is off and the AC input signal level is low -20 to -10 dB, the change in DC output is small relative to the change in the AC input signal, so microcomputer 4 turns transistor Q 4 on. It can be used in places where the DC output changes significantly in response to changes in the AC input signal level.
(考案の効果)
以上説明した如く本考案によれば、正、負両極
性を必要とせず、一方の極性の電圧で動作すると
共に、温度特性も優れている。(Effects of the Invention) As explained above, according to the present invention, there is no need for both positive and negative polarity, the device operates with a voltage of one polarity, and has excellent temperature characteristics.
また、このための回路構成も簡単であり、少な
い部品点数で正確なレベルシフトと整流が行な
え、交流入力のピーク値を直流電圧に変換するこ
とができる。 Further, the circuit configuration for this purpose is simple, and accurate level shifting and rectification can be performed with a small number of parts, and the peak value of AC input can be converted into DC voltage.
第1図は本考案の一実施例の構成を示す回路
図。第2図および第3図は本考案の一実施例の作
用の説明に供する波形図および線図。第4図は従
来例を示す回路図。
11……同相増幅器、13……ゲイン調整回
路、14……倍電圧整流回路、D4およびD5……
ダイオード。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. FIGS. 2 and 3 are waveform charts and line diagrams for explaining the operation of an embodiment of the present invention. FIG. 4 is a circuit diagram showing a conventional example. 11...Common mode amplifier, 13...Gain adjustment circuit, 14...Voltage doubler rectifier circuit, D4 and D5 ...
diode.
Claims (1)
入力端子に印加され、かつ負帰還回路には前記
交流入力信号の一方の半波出力を阻止する第1
のダイオード群が接続された増幅器と、 前記増幅器の出力信号を整流するための第2
のダイオード群を備えてなる倍電圧整流回路と
を設け、 前記第1のダイオード群は同一方向に直列接
続された複数のダイオードを含み、前記第2の
ダイオード群は前記第1のダイオード群と同数
のダイオードを有し、かつ前記第1のダイオー
ド群と前記第2のダイオード群とは互いに温度
特性を打ち消す方向に接続されてなることを特
徴とする交流−直流変換回路。 (2) 増幅器は倍電圧整流回路の直流出力電圧にと
もなつて利得が調整される利得調整回路を備え
ていることを特徴とする実用新案登録請求の範
囲第1項記載の交流−直流変換回路。[Claims for Utility Model Registration] (1) An AC input signal is applied to a non-inverting input terminal via a bias circuit, and a negative feedback circuit includes a first circuit that blocks one half-wave output of the AC input signal.
an amplifier to which a group of diodes are connected; and a second amplifier for rectifying the output signal of the amplifier.
a voltage doubler rectifier circuit comprising a diode group, the first diode group includes a plurality of diodes connected in series in the same direction, and the second diode group has the same number of diodes as the first diode group. What is claimed is: 1. An AC-DC conversion circuit comprising: a diode, and the first diode group and the second diode group are connected in a direction that cancels out their temperature characteristics. (2) The AC-DC converter circuit according to claim 1, wherein the amplifier includes a gain adjustment circuit whose gain is adjusted according to the DC output voltage of the voltage doubler rectifier circuit. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11604886U JPH0537255Y2 (en) | 1986-07-30 | 1986-07-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11604886U JPH0537255Y2 (en) | 1986-07-30 | 1986-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6323659U JPS6323659U (en) | 1988-02-16 |
JPH0537255Y2 true JPH0537255Y2 (en) | 1993-09-21 |
Family
ID=31000278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11604886U Expired - Lifetime JPH0537255Y2 (en) | 1986-07-30 | 1986-07-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0537255Y2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009002895A (en) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | Oscillation circuit and torque sensor |
JP4557085B1 (en) * | 2009-04-17 | 2010-10-06 | ダイキン工業株式会社 | Current detection circuit and air conditioner provided with the same |
-
1986
- 1986-07-30 JP JP11604886U patent/JPH0537255Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6323659U (en) | 1988-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3319175A (en) | Electronic amplifier with power supply switching | |
US4188586A (en) | Demodulator circuit for chopper amplifier | |
US6608502B2 (en) | Compact transmitter detection circuit with a wide dynamic range | |
JPH0537255Y2 (en) | ||
JPH0677035B2 (en) | AC-DC conversion circuit | |
EP0087893B1 (en) | Peak amplitude detector | |
US4318050A (en) | AM Detecting circuit | |
US4506169A (en) | Peak amplitude detector | |
JPH0427228Y2 (en) | ||
JPS6133483B2 (en) | ||
JPS5929373Y2 (en) | power detection circuit | |
JPH0352028Y2 (en) | ||
JP3423150B2 (en) | Level detection circuit | |
JP3188749B2 (en) | Absolute value circuit | |
JPH0424753Y2 (en) | ||
JP3552509B2 (en) | Amplifier circuit | |
JPS5840648Y2 (en) | compression amplifier | |
JPS5926671Y2 (en) | schmitt circuit | |
JPH0226405B2 (en) | ||
JPH0744095Y2 (en) | Amplifier with switching control circuit | |
JPS6130467Y2 (en) | ||
JPH0226404B2 (en) | ||
JPS5827539Y2 (en) | audio amplifier | |
JPH0117847Y2 (en) | ||
JPH0223111Y2 (en) |