JPH05315913A - 出力電流駆動回路 - Google Patents
出力電流駆動回路Info
- Publication number
- JPH05315913A JPH05315913A JP11719692A JP11719692A JPH05315913A JP H05315913 A JPH05315913 A JP H05315913A JP 11719692 A JP11719692 A JP 11719692A JP 11719692 A JP11719692 A JP 11719692A JP H05315913 A JPH05315913 A JP H05315913A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- output
- output current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 スイッチング時の電圧変化速度を抑え、不要
輻射を低減させる。 【構成】 トランジスタＴｒ１のゲートに対して、トラ
ンジスタＴｒ３，Ｔｒ４によって構成されるトランスフ
ァーゲートの出力を接続し、さらにそのトランスファー
ゲートの入力Ｖｉに電源電圧以下の適当な電圧を印加す
ることにより、トランジスタＴｒ１のドレイン電流に制
限を加え、この回路の出力Ｖｏｕｔの変化速度を低下さ
せた。
輻射を低減させる。 【構成】 トランジスタＴｒ１のゲートに対して、トラ
ンジスタＴｒ３，Ｔｒ４によって構成されるトランスフ
ァーゲートの出力を接続し、さらにそのトランスファー
ゲートの入力Ｖｉに電源電圧以下の適当な電圧を印加す
ることにより、トランジスタＴｒ１のドレイン電流に制
限を加え、この回路の出力Ｖｏｕｔの変化速度を低下さ
せた。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における出力
電流駆動回路に関するものである。
電流駆動回路に関するものである。
【０００２】
【従来の技術】従来のＭＯＳ型トランジスタによる電流
駆動回路は、トランジスタのゲートに入力端子を接続
し、ドレインに出力端子を接続する単純な構成である。
図２にオープンドレイン型の電流駆動回路の回路図を示
し、これを参照して説明する。
駆動回路は、トランジスタのゲートに入力端子を接続
し、ドレインに出力端子を接続する単純な構成である。
図２にオープンドレイン型の電流駆動回路の回路図を示
し、これを参照して説明する。
【０００３】従来の回路では、Ｖｉがローレベルからハ
イレベルに変化しトランジスタがオン状態となると、以
下のようなドレイン電流ＩDSがトランジスタのドレイン
に流れる。
イレベルに変化しトランジスタがオン状態となると、以
下のようなドレイン電流ＩDSがトランジスタのドレイン
に流れる。
【０００４】Ｖｏｕｔ＜Ｖｉ−ＶTの時は、 ＩDS＝β／２／（Ｖｉ−ＶT）2 ……………… （１） Ｖｏｕｔ＞Ｖｉ−ＶTの時は、 ＩDS＝β｛（Ｖｉ−ＶT）Ｖｏｕｔ−Ｖｏｕｔ2／２｝ …… （２） ただし β＝με（Ｗ／Ｌ）／ｔOX ここで、ＶTはこのトランジスタのスレッショルド電
圧、μは電子の移動度、εはゲート絶縁膜の誘電率、ｔ
OXはゲート酸化膜の厚さ、Ｗはチャネル幅、Ｌはチャネ
ル長である。
圧、μは電子の移動度、εはゲート絶縁膜の誘電率、ｔ
OXはゲート酸化膜の厚さ、Ｗはチャネル幅、Ｌはチャネ
ル長である。
【０００５】
【発明が解決しようとする課題】しかしながら、デバイ
ス外部に対してＴＴＬ規格のような電流駆動を行なおう
とすると、Ｖｏｕｔが低いときに大電流を駆動できるよ
うに設計しておかなければならない。すると前記式
（１），（２）よりわかるように、回路が電流駆動を開
始した直後でＶｏｕｔがまだハイレベルにあるときはさ
らに大きな電流が流れることになる。特にバスドライバ
のように複数の回路が同時に変化するような場合には、
駆動トランジスタのスイッチング時に瞬間的に大電流が
流れるため、このことが不要輻射の問題を引き起こして
いる。本発明は上記課題を解決しようとするものであ
り、電流駆動能力は確保しながら不要輻射を低減できる
出力電流駆動装置を提供することを目的とする。
ス外部に対してＴＴＬ規格のような電流駆動を行なおう
とすると、Ｖｏｕｔが低いときに大電流を駆動できるよ
うに設計しておかなければならない。すると前記式
（１），（２）よりわかるように、回路が電流駆動を開
始した直後でＶｏｕｔがまだハイレベルにあるときはさ
らに大きな電流が流れることになる。特にバスドライバ
のように複数の回路が同時に変化するような場合には、
駆動トランジスタのスイッチング時に瞬間的に大電流が
流れるため、このことが不要輻射の問題を引き起こして
いる。本発明は上記課題を解決しようとするものであ
り、電流駆動能力は確保しながら不要輻射を低減できる
出力電流駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に本発明は、トランジスタのゲート電圧を電源電圧以下
にすることによりトランジスタの電圧変化速度を抑える
ものである。
に本発明は、トランジスタのゲート電圧を電源電圧以下
にすることによりトランジスタの電圧変化速度を抑える
ものである。
【０００７】
【作用】前記回路によれば、トランジスタのゲート電圧
を電源電圧以下にし、スイッチング時の電圧変化速度を
抑えることにより、不要輻射を低減できる。
を電源電圧以下にし、スイッチング時の電圧変化速度を
抑えることにより、不要輻射を低減できる。
【０００８】
【実施例】本発明の電流駆動回路の一実施例を図を用い
て説明する。
て説明する。
【０００９】図１は本実施例のオープンドレイン型電流
駆動回路の構成を示す。入力信号ＩＮはトランジスタＴ
ｒ３，Ｔｒ４、及びインバータＩ１に接続される。Ｔｒ
３，Ｔｒ４，Ｉ１はトランスファーゲートを構成し、Ｖ
ｉ＜ＶＤＤなる電圧Ｖｉをそのトランスファーゲートに
入力し出力を電流駆動トランジスタＴｒ１のゲートに入
力すると共に、Ｉ１の出力をゲートとするトランジスタ
Ｔｒ２のドレインをＴｒ１のゲート接続する。ここでＶ
ＤＤは回路の電源電圧である。Ｔｒ１のゲートに入力さ
れる電圧が前記のような値を持つとすると前記式よりＴ
ｒ１のドレイン−ソース電流ＩDSが小さくなり、結果と
して出力Ｖｏｕｔの電圧変化は遅くなる。本実施例にお
いて入力信号ＩＮがローレベルからハイレベルに変化す
るとＴｒ３，Ｔｒ４がオン状態となりＴｒ２はオフ状態
となり前記ＶｉがＴｒ１のゲートに印加され、出力Ｖｏ
ｕｔにおいて電流を引き込む。ＩＮがローレベルとなる
とＴｒ３，Ｔｒ４はオフ状態となりＴｒ２がオン状態と
なってＴｒ１のゲートをローレベルに固定するのでＶｏ
ｕｔに変化は起きない。Ｔｒ１のサイズと電圧Ｖｉを適
切に選ぶことにより電流駆動能力において規格を満足
し、さらにＴｒ１での電圧変化速度を低速にした電流駆
動回路を得ることができる。
駆動回路の構成を示す。入力信号ＩＮはトランジスタＴ
ｒ３，Ｔｒ４、及びインバータＩ１に接続される。Ｔｒ
３，Ｔｒ４，Ｉ１はトランスファーゲートを構成し、Ｖ
ｉ＜ＶＤＤなる電圧Ｖｉをそのトランスファーゲートに
入力し出力を電流駆動トランジスタＴｒ１のゲートに入
力すると共に、Ｉ１の出力をゲートとするトランジスタ
Ｔｒ２のドレインをＴｒ１のゲート接続する。ここでＶ
ＤＤは回路の電源電圧である。Ｔｒ１のゲートに入力さ
れる電圧が前記のような値を持つとすると前記式よりＴ
ｒ１のドレイン−ソース電流ＩDSが小さくなり、結果と
して出力Ｖｏｕｔの電圧変化は遅くなる。本実施例にお
いて入力信号ＩＮがローレベルからハイレベルに変化す
るとＴｒ３，Ｔｒ４がオン状態となりＴｒ２はオフ状態
となり前記ＶｉがＴｒ１のゲートに印加され、出力Ｖｏ
ｕｔにおいて電流を引き込む。ＩＮがローレベルとなる
とＴｒ３，Ｔｒ４はオフ状態となりＴｒ２がオン状態と
なってＴｒ１のゲートをローレベルに固定するのでＶｏ
ｕｔに変化は起きない。Ｔｒ１のサイズと電圧Ｖｉを適
切に選ぶことにより電流駆動能力において規格を満足
し、さらにＴｒ１での電圧変化速度を低速にした電流駆
動回路を得ることができる。
【００１０】
【発明の効果】以上のように、本発明の電流駆動回路に
よれば電流駆動を行うトランジスタのゲートを電源電圧
以下の電圧でオンさせることにより、従来の回路よりも
スイッチング時の電圧変化を遅くでき不要輻射を低減さ
せることができる。
よれば電流駆動を行うトランジスタのゲートを電源電圧
以下の電圧でオンさせることにより、従来の回路よりも
スイッチング時の電圧変化を遅くでき不要輻射を低減さ
せることができる。
【図１】本発明の電流駆動回路の一実施例を示す回路図
【図２】従来例の電流駆動回路の回路図
Ｔｒ１ Ｎ型ＭＯＳトランジスタ Ｔｒ２ Ｎ型ＭＯＳトランジスタ Ｔｒ３ Ｎ型ＭＯＳトランジスタ Ｔｒ４ Ｐ型ＭＯＳトランジスタ Ｉ１ インバータ
Claims (1)
- 【請求項１】ＭＯＳ型トランジスタのゲートに電源電圧
より低い電圧を印加することにより出力電流を制御する
ことを特徴とする出力電流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11719692A JPH05315913A (ja) | 1992-05-11 | 1992-05-11 | 出力電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11719692A JPH05315913A (ja) | 1992-05-11 | 1992-05-11 | 出力電流駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315913A true JPH05315913A (ja) | 1993-11-26 |
Family
ID=14705777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11719692A Pending JPH05315913A (ja) | 1992-05-11 | 1992-05-11 | 出力電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315913A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633285B1 (en) | 1999-11-09 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and display |
| JP2006033222A (ja) * | 2004-07-14 | 2006-02-02 | Sony Corp | 電流出力型駆動回路 |
-
1992
- 1992-05-11 JP JP11719692A patent/JPH05315913A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633285B1 (en) | 1999-11-09 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and display |
| US7138988B2 (en) | 1999-11-09 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and display device |
| US7142202B2 (en) | 1999-11-09 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and display device |
| US7375722B2 (en) | 1999-11-09 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Driving circuit and display device |
| JP2006033222A (ja) * | 2004-07-14 | 2006-02-02 | Sony Corp | 電流出力型駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| JP2004296795A (ja) | 二重ゲート電界効果トランジスタ | |
| JP2003273723A (ja) | 半導体集積回路 | |
| JPH11274914A (ja) | 低電力ｃｍｏｓ回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JP4366858B2 (ja) | Ｍｏｓトランジスタ回路 | |
| JPH06203576A (ja) | センス回路 | |
| JP3737240B2 (ja) | 半導体集積回路装置 | |
| US4097772A (en) | MOS switch with hysteresis | |
| JPH05315913A (ja) | 出力電流駆動回路 | |
| US5329177A (en) | Output circuit including current mirror circuits | |
| US4004170A (en) | MOSFET latching driver | |
| JPH05268065A (ja) | Ｃｍｏｓインバータ回路 | |
| US5438283A (en) | Fast static cascode logic gate | |
| US5101120A (en) | BiCMOS output driver | |
| JP3278205B2 (ja) | ドライバ回路及び駆動方法 | |
| JP2002198800A (ja) | レベルシフト回路 | |
| JP2803696B2 (ja) | 半導体装置 | |
| JPH01268311A (ja) | 出力回路 | |
| JPH05218850A (ja) | 論理回路 | |
| JPH0650816B2 (ja) | ゲ−ト回路 | |
| JPH05259834A (ja) | フリップフロップ回路 | |
| JP2932858B2 (ja) | レベル変換回路 | |
| JPH0462497B2 (ja) |