JPH05281574A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05281574A JPH05281574A JP7984092A JP7984092A JPH05281574A JP H05281574 A JPH05281574 A JP H05281574A JP 7984092 A JP7984092 A JP 7984092A JP 7984092 A JP7984092 A JP 7984092A JP H05281574 A JPH05281574 A JP H05281574A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- storage capacitor
- display device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタにより液晶への印加電圧を
スイッチング制御し、表示を制御する液晶表示装置に関
し、絶縁不良、構造欠陥を減少させ、信頼性を向上させ
ることを目的とする。 【構成】 ガラス基板１上に薄膜トランジスタ３-1〜３
-n及び画素電極２-1〜２ -nを形成し、画素電極２-1〜２
-nの周囲に絶縁膜６ｂを介して蓄積容量電極７を形成す
る。
スイッチング制御し、表示を制御する液晶表示装置に関
し、絶縁不良、構造欠陥を減少させ、信頼性を向上させ
ることを目的とする。 【構成】 ガラス基板１上に薄膜トランジスタ３-1〜３
-n及び画素電極２-1〜２ -nを形成し、画素電極２-1〜２
-nの周囲に絶縁膜６ｂを介して蓄積容量電極７を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に係り、特
に薄膜トランジスタにより液晶への印加電圧をスイッチ
ング制御し、表示をする液晶表示装置に関する。
に薄膜トランジスタにより液晶への印加電圧をスイッチ
ング制御し、表示をする液晶表示装置に関する。
【０００２】近年、液晶を用いた表示装置には高解像度
化が要求されている。
化が要求されている。
【０００３】解像度を向上させるためには画素電極を小
さくする必要がある。
さくする必要がある。
【０００４】しかし、画素電極を小さくすると画素電極
による容量が減少してしまうため、これを補うために蓄
積容量を付加する必要があった。
による容量が減少してしまうため、これを補うために蓄
積容量を付加する必要があった。
【０００５】
【従来の技術】図５は液晶表示装置の一例の構成図を示
す。同図中、１２は駆動基板、１３は対向基板を示す。
す。同図中、１２は駆動基板、１３は対向基板を示す。
【０００６】駆動基板１２と対向基板１３との間には液
晶１４が注入される。
晶１４が注入される。
【０００７】駆動基板１２上には複数の画素電極１５-1
〜１５-nがマトリクス状に配列されている。
〜１５-nがマトリクス状に配列されている。
【０００８】各画素電極１５-1〜１５-nには夫々薄膜ト
ランジスタ１６-1〜１６-nが隣接して形成されている。
ランジスタ１６-1〜１６-nが隣接して形成されている。
【０００９】薄膜トランジスタ１６-1〜１６-nのゲート
はゲートバスライン１７-1〜１７-m，ドレインはドレイ
ンバスライン１８-1〜１８-lと接続されて、ソースが画
素電極１５-1〜１５-nと接続される。
はゲートバスライン１７-1〜１７-m，ドレインはドレイ
ンバスライン１８-1〜１８-lと接続されて、ソースが画
素電極１５-1〜１５-nと接続される。
【００１０】ゲートバスライン１７-1〜１７-m及びドレ
インバスライン１８-1〜１８-lに供給される信号に応じ
て薄膜トランジスタ１６-1〜１６-nのうち所定の薄膜ト
ランジスタがオンして、画素電極１５-1〜１５-nのうち
所定の画素電極に電位が付与される。
インバスライン１８-1〜１８-lに供給される信号に応じ
て薄膜トランジスタ１６-1〜１６-nのうち所定の薄膜ト
ランジスタがオンして、画素電極１５-1〜１５-nのうち
所定の画素電極に電位が付与される。
【００１１】対向基板１３はガラス板１９上に透明電極
２０が全面に形成された構成で、透明電極２０には一定
の電位が付与されている。
２０が全面に形成された構成で、透明電極２０には一定
の電位が付与されている。
【００１２】液晶表示装置は所定の画素電極に電位を付
与することにより透明電極２０と所定の画素電極との間
の液晶に電圧を印加して、その部分の液晶の状態を変化
させることにより表示を制御している。
与することにより透明電極２０と所定の画素電極との間
の液晶に電圧を印加して、その部分の液晶の状態を変化
させることにより表示を制御している。
【００１３】図６は従来の一例の断面図を示す。駆動基
板１２はガラス基板２１上にまず蓄積容量形成用のＩＴ
Ｏ（Indium-Tin-Oxide）膜等の透明導電材よりなる蓄積
容量電極２２が全面形成され、その上に絶縁膜が形成さ
れ、画素電極１５-1〜１５-n，薄膜トランジスタ１６-1
〜１６-n，ゲートバスライン１７-1〜１７-m，ドレイン
バスライン１８-1〜１８-lは絶縁膜２３上に形成されて
いた。
板１２はガラス基板２１上にまず蓄積容量形成用のＩＴ
Ｏ（Indium-Tin-Oxide）膜等の透明導電材よりなる蓄積
容量電極２２が全面形成され、その上に絶縁膜が形成さ
れ、画素電極１５-1〜１５-n，薄膜トランジスタ１６-1
〜１６-n，ゲートバスライン１７-1〜１７-m，ドレイン
バスライン１８-1〜１８-lは絶縁膜２３上に形成されて
いた。
【００１４】なお、蓄積容量電極２２は対向電極２０と
同電位とされ、画素電極１５-1〜１５-nの容量を減少さ
せていた。
同電位とされ、画素電極１５-1〜１５-nの容量を減少さ
せていた。
【００１５】
【発明が解決しようとする課題】しかるに、従来の液晶
表示装置では蓄積容量電極及び蓄積容量電極上の絶縁膜
により薄膜トランジスタ、ゲートバスライン、ドレイン
バスラインの形成面が凹凸状になるため、薄膜トランジ
スタ、ゲートバスライン、ドレインバスライン等を安定
して形成することができず、例えば、薄膜トランジスタ
耐圧劣化やらゲートバスライン、ドレインバスラインの
Ａｌと蓄積容量電極のＩＴＯとの間で絶縁膜を通して生
じる局所的電池効果による絶縁不良、構造欠陥が生じ、
液晶表示装置の信頼性を劣化させている等の問題点があ
った。
表示装置では蓄積容量電極及び蓄積容量電極上の絶縁膜
により薄膜トランジスタ、ゲートバスライン、ドレイン
バスラインの形成面が凹凸状になるため、薄膜トランジ
スタ、ゲートバスライン、ドレインバスライン等を安定
して形成することができず、例えば、薄膜トランジスタ
耐圧劣化やらゲートバスライン、ドレインバスラインの
Ａｌと蓄積容量電極のＩＴＯとの間で絶縁膜を通して生
じる局所的電池効果による絶縁不良、構造欠陥が生じ、
液晶表示装置の信頼性を劣化させている等の問題点があ
った。
【００１６】本発明は上記の点に鑑みてなされたもの
で、絶縁不良、構造欠陥を減少させ信頼性の高い液晶表
示装置を提供することを目的とする。
で、絶縁不良、構造欠陥を減少させ信頼性の高い液晶表
示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は透明基板上に所
定数の画素電極と、該画素電極に隣接して薄膜トランジ
スタとを形成してなる駆動基板と、該駆動基板に対向し
て対向電極が形成された対向基板との間に液晶を介在さ
せ、該画素電極と該対向電極との間に電圧を印加するこ
とにより、該液晶の状態を変化させ表示を行なう液晶表
示装置において、最上層に絶縁膜を介して前記画素電極
夫々の周囲に形成された蓄積容量電極を有する。
定数の画素電極と、該画素電極に隣接して薄膜トランジ
スタとを形成してなる駆動基板と、該駆動基板に対向し
て対向電極が形成された対向基板との間に液晶を介在さ
せ、該画素電極と該対向電極との間に電圧を印加するこ
とにより、該液晶の状態を変化させ表示を行なう液晶表
示装置において、最上層に絶縁膜を介して前記画素電極
夫々の周囲に形成された蓄積容量電極を有する。
【００１８】
【作用】蓄積容量電極は薄膜トランジスタの上部に絶縁
膜を介して積層される構成であるため、薄膜トランジス
タを透明基板（１）上に直接的に形成することができ
る。
膜を介して積層される構成であるため、薄膜トランジス
タを透明基板（１）上に直接的に形成することができ
る。
【００１９】従って、薄膜トランジスタを平坦な基板上
に形成できるため、安定した特性の薄膜トランジスタを
得ることができる。
に形成できるため、安定した特性の薄膜トランジスタを
得ることができる。
【００２０】
【実施例】図１は本発明の一例の実施例の要部の断面
図、図２は本発明の一実施例の他の要部の断面図、図３
は本発明の一実施例の要部の平面図である。同図中、Ａ
は駆動基板、Ｂは対向基板を示す。１は透明基板である
ガラス基板を示す。
図、図２は本発明の一実施例の他の要部の断面図、図３
は本発明の一実施例の要部の平面図である。同図中、Ａ
は駆動基板、Ｂは対向基板を示す。１は透明基板である
ガラス基板を示す。
【００２１】ガラス基板１上には複数の画素電極２-1〜
２-nがマトリクス状に形成される。複数の画素電極２-1
〜２-nはＩＴＯ（Indium-Tin-Oxide）等の透明な導電材
よりなる。３-1〜３-nは薄膜トランジスタ（ＴＦＴ）
で、薄膜トランジスタ３-1〜３ -nは夫々ゲート電極３
ａ，ドレイン電極３ｂ，ソース電極３ｃ，半導体層３ｄ
よりなり、複数の画素電極２-1〜２-n毎に隣接して設け
られている。
２-nがマトリクス状に形成される。複数の画素電極２-1
〜２-nはＩＴＯ（Indium-Tin-Oxide）等の透明な導電材
よりなる。３-1〜３-nは薄膜トランジスタ（ＴＦＴ）
で、薄膜トランジスタ３-1〜３ -nは夫々ゲート電極３
ａ，ドレイン電極３ｂ，ソース電極３ｃ，半導体層３ｄ
よりなり、複数の画素電極２-1〜２-n毎に隣接して設け
られている。
【００２２】ゲート電極３ａはマトリクス状に配置され
た複数の画素電極２-1〜２-nの間に配設されたゲートバ
スライン４（図３）に接続される。また、ドレイン電極
３ｂはマトリクス状に配置された複数の画素電極２-1〜
２-nの間にゲートバスライン４と絶縁状態に直交するド
レインバスライン５（図３）に接続される。ソース電極
３ｃは隣接した画素電極２-1〜２-nに接続される。
た複数の画素電極２-1〜２-nの間に配設されたゲートバ
スライン４（図３）に接続される。また、ドレイン電極
３ｂはマトリクス状に配置された複数の画素電極２-1〜
２-nの間にゲートバスライン４と絶縁状態に直交するド
レインバスライン５（図３）に接続される。ソース電極
３ｃは隣接した画素電極２-1〜２-nに接続される。
【００２３】薄膜トランジスタ３-1〜３-n及びゲートバ
スライン４，ドレインバスライン５上には保護膜６を介
して蓄積容量電極７が形成される。
スライン４，ドレインバスライン５上には保護膜６を介
して蓄積容量電極７が形成される。
【００２４】蓄積容量電極７はクロム（Ｃｒ），チタン
（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ），コ
バルト（Ｃｏ），ニオブ（Ｎｂ），タングステン
（Ｗ），イリジウム（Ｉｒ），アルミニウム（Ａｌ），
ニッケル（Ｎｉ）等の単体金属または２種類以上からな
る合金の遮光性の導電材よりなる。蓄積容量電極７は全
面にわたって一体的に形成されている。
（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ），コ
バルト（Ｃｏ），ニオブ（Ｎｂ），タングステン
（Ｗ），イリジウム（Ｉｒ），アルミニウム（Ａｌ），
ニッケル（Ｎｉ）等の単体金属または２種類以上からな
る合金の遮光性の導電材よりなる。蓄積容量電極７は全
面にわたって一体的に形成されている。
【００２５】８は対向電極で、対向電極８はＩＴＯ（In
dium-Tin-Oxide）等の透明な導電材をガラス基板９上の
全面に形成してなる。ガラス基板９はガラス基板１に平
行に配設される。
dium-Tin-Oxide）等の透明な導電材をガラス基板９上の
全面に形成してなる。ガラス基板９はガラス基板１に平
行に配設される。
【００２６】ガラス基板１とガラス基板９とは絶縁性の
スペーサ（図示せず）及び導電性スペーサ１１（図２）
により所定の間隔に保持され、ガラス基板１とガラス基
板９との間の空隙には液晶１０が封入される。
スペーサ（図示せず）及び導電性スペーサ１１（図２）
により所定の間隔に保持され、ガラス基板１とガラス基
板９との間の空隙には液晶１０が封入される。
【００２７】ガラス基板１とガラス基板９との間隔を保
持するスペーサの１つは図２に示すように導電性スペー
サ１１で構成される。導電性スペーサ１１は対向電極８
と蓄積容量電極７とを接続している。このため、対向電
極８と蓄積容量電極７とは同電位とされる。
持するスペーサの１つは図２に示すように導電性スペー
サ１１で構成される。導電性スペーサ１１は対向電極８
と蓄積容量電極７とを接続している。このため、対向電
極８と蓄積容量電極７とは同電位とされる。
【００２８】図４は本発明の一実施例の製造工程図を示
す。図４と共に本発明の一実施例の製造方法を説明す
る。
す。図４と共に本発明の一実施例の製造方法を説明す
る。
【００２９】まず、ガラス基板１を基板平行移動型で対
向ターゲット方式のマクネトロンスパッタ電極を有し、
基板温度を250 〔℃〕まで昇温可能なスパッタリング装
置にセットし、基板温度を250 〔℃〕，気圧約0.005
〔torr〕のアルゴン（Ａｒ）ガス雰囲気中で、チタン
（Ｔｉ）をターゲットとしてガラス基板１にＴｉを800
〔Å〕，次にアルミニウム（Ａｌ）をターゲットとして
ガラス基板１にＡｌを1000〔Å〕形成する。この膜上
に、ゲートバスライン４のレジスト膜パターンを形成す
る。
向ターゲット方式のマクネトロンスパッタ電極を有し、
基板温度を250 〔℃〕まで昇温可能なスパッタリング装
置にセットし、基板温度を250 〔℃〕，気圧約0.005
〔torr〕のアルゴン（Ａｒ）ガス雰囲気中で、チタン
（Ｔｉ）をターゲットとしてガラス基板１にＴｉを800
〔Å〕，次にアルミニウム（Ａｌ）をターゲットとして
ガラス基板１にＡｌを1000〔Å〕形成する。この膜上
に、ゲートバスライン４のレジスト膜パターンを形成す
る。
【００３０】このレジスト膜をマスクとして、燐酸系エ
ッチャントでアルミをエッチングする。この後、ＢＣｌ
3 ＋Ｃｌ2 混合ガスでリアクティブ・イオン・エッチン
グを行い、Ｔｉ膜をエッチングし、図４（Ａ）に示すよ
うにゲート電極３ａ及びゲートバスライン４が形成され
る。続いてレジストを剥離、ゲートバスライン４（図
３）とドレインバスライン５（図３）との交差部以外を
覆う様にレジスト膜をパターニングし、燐酸系エッチャ
ントでアルミをエッチングする。この後、レジストを剥
離し、ゲートバスライン４及びドレインバスライン５
（図３）のパターンが完成する。
ッチャントでアルミをエッチングする。この後、ＢＣｌ
3 ＋Ｃｌ2 混合ガスでリアクティブ・イオン・エッチン
グを行い、Ｔｉ膜をエッチングし、図４（Ａ）に示すよ
うにゲート電極３ａ及びゲートバスライン４が形成され
る。続いてレジストを剥離、ゲートバスライン４（図
３）とドレインバスライン５（図３）との交差部以外を
覆う様にレジスト膜をパターニングし、燐酸系エッチャ
ントでアルミをエッチングする。この後、レジストを剥
離し、ゲートバスライン４及びドレインバスライン５
（図３）のパターンが完成する。
【００３１】次いで、Ｐ−ＣＶＤ（プラズマＣＶＤ）法
によりゲート絶縁膜６ａとしてＳｉＯ2 膜、ＳｉＮ膜、
動作半導体膜３ｄとしてアモルファスシリコン膜、保護
膜６ｂとしてＳｉＮ膜を連続成膜する。
によりゲート絶縁膜６ａとしてＳｉＯ2 膜、ＳｉＮ膜、
動作半導体膜３ｄとしてアモルファスシリコン膜、保護
膜６ｂとしてＳｉＮ膜を連続成膜する。
【００３２】次いで、ゲート絶縁膜６ａの上にレジスト
膜を形成する。このレジスト膜はゲートバスライン４と
数ミクロンのギャップを有し、ゲート電極３ａに重なる
ように自己整合によりパターニングされたものである。
膜を形成する。このレジスト膜はゲートバスライン４と
数ミクロンのギャップを有し、ゲート電極３ａに重なる
ように自己整合によりパターニングされたものである。
【００３３】このレジストをマスクとして、ＰＨ3 をド
ープしたＳｉＨ4 （シラン）の雰囲気中においてＰ−Ｃ
ＶＤ法により半導体膜３ｄとなるｎ＋ａ−Ｓｉ膜を成膜
し、引き続きＴｉ，Ａｌをスパッタ法により成膜する。
ープしたＳｉＨ4 （シラン）の雰囲気中においてＰ−Ｃ
ＶＤ法により半導体膜３ｄとなるｎ＋ａ−Ｓｉ膜を成膜
し、引き続きＴｉ，Ａｌをスパッタ法により成膜する。
【００３４】アセトン等でレジストを溶解してゲート電
極３ａ上部のｎ型ａ−ＳｉとＴｉ，Ａｌをリフトオフす
る。
極３ａ上部のｎ型ａ−ＳｉとＴｉ，Ａｌをリフトオフす
る。
【００３５】次いで、ソース電極３ｃとドレイン電極３
ｄ形成用のレジスト膜をパターニングし、これをマスク
として、燐酸系エッチャントでエッチングし、ＴｉをＢ
Ｃｌ 3 ＋Ｃｌ2 雰囲気中でリアクティブ・イオン・エッ
チングを行い、図４（Ｂ）に示すようにソース電極３ｃ
とドレイン電極３ｄを形成する。本工程を実施した後
も、ゲート絶縁膜６ａのＳｉＮ膜は、全面に残ることと
なる。
ｄ形成用のレジスト膜をパターニングし、これをマスク
として、燐酸系エッチャントでエッチングし、ＴｉをＢ
Ｃｌ 3 ＋Ｃｌ2 雰囲気中でリアクティブ・イオン・エッ
チングを行い、図４（Ｂ）に示すようにソース電極３ｃ
とドレイン電極３ｄを形成する。本工程を実施した後
も、ゲート絶縁膜６ａのＳｉＮ膜は、全面に残ることと
なる。
【００３６】次いで、ドレイン電極３ｃとコンタクトを
とって図４（Ｃ）に示すようにＩＴＯ膜からなる画素電
極２-1〜２-mを形成する。
とって図４（Ｃ）に示すようにＩＴＯ膜からなる画素電
極２-1〜２-mを形成する。
【００３７】次に図４（Ｄ）に示すように保護膜６ｂと
なるＳｉＮ膜を成膜する。
なるＳｉＮ膜を成膜する。
【００３８】この後、画素部のみＡｌをマスク成膜す
る。画素電極２-1〜２-nに開口部を持つようにレジスト
をパターニングし燐酸系エッチャントでエッチングし、
図４（Ｅ）に示すように蓄積容量電極７が形成される。
この後、全面に配向膜（図示せず）が形成され、配向膜
にラビング処理が施され駆動基板が完成する。
る。画素電極２-1〜２-nに開口部を持つようにレジスト
をパターニングし燐酸系エッチャントでエッチングし、
図４（Ｅ）に示すように蓄積容量電極７が形成される。
この後、全面に配向膜（図示せず）が形成され、配向膜
にラビング処理が施され駆動基板が完成する。
【００３９】一方、ガラス基板の全面にＩＴＯ膜を形成
し、対向基板Ｂとしこの後全面に配向膜（図示せず）が
形成され、配向膜にラビング処理が実施される。次に、
対向基板Ｂと駆動基板Ａとを対向させ、導電性スペーサ
１１を用いて対向基板ＢのＩＴＯ膜と蓄積容量電極７と
を接続し、対向基板Ｂと駆動基板Ａとの間に液晶１０を
注入し、液晶表示装置は完成する。
し、対向基板Ｂとしこの後全面に配向膜（図示せず）が
形成され、配向膜にラビング処理が実施される。次に、
対向基板Ｂと駆動基板Ａとを対向させ、導電性スペーサ
１１を用いて対向基板ＢのＩＴＯ膜と蓄積容量電極７と
を接続し、対向基板Ｂと駆動基板Ａとの間に液晶１０を
注入し、液晶表示装置は完成する。
【００４０】このようにガラス基板１上に直接的に薄膜
トランジスタ３-1〜３-nを形成することができるため、
薄膜トランジスタ３-1〜３-n及びゲートバスライン４，
ドレインバスライン５を安定して形成できる。従って、
薄膜トランジスタ３-1〜３-n及びゲートバスライン４，
ドレインバスライン５の短絡等の欠陥を防止でき、信頼
性の高い液晶表示装置が実現できる。
トランジスタ３-1〜３-nを形成することができるため、
薄膜トランジスタ３-1〜３-n及びゲートバスライン４，
ドレインバスライン５を安定して形成できる。従って、
薄膜トランジスタ３-1〜３-n及びゲートバスライン４，
ドレインバスライン５の短絡等の欠陥を防止でき、信頼
性の高い液晶表示装置が実現できる。
【００４１】また、蓄積容量電極７を遮光性の導電材を
用いて薄膜トランジスタ３-1〜３-n及びゲートバスライ
ン４，ドレインバスライン５上に形成することにより、
蓄積容量電極７を遮光膜と兼用して形成している。この
ため、光によるリーク電流の発生を抑制し、動作特性を
安定させることができ、鮮明な画像を得ることができ
る。
用いて薄膜トランジスタ３-1〜３-n及びゲートバスライ
ン４，ドレインバスライン５上に形成することにより、
蓄積容量電極７を遮光膜と兼用して形成している。この
ため、光によるリーク電流の発生を抑制し、動作特性を
安定させることができ、鮮明な画像を得ることができ
る。
【００４２】さらに、導電性スペーサ１１を用いて蓄積
容量電極７を対向電極８と接続し、蓄積容量電極７と対
向電極８とを同電位とし、蓄積容量を形成する構成であ
るため、外部に不要な接続線を設ける必要がなくなる。
容量電極７を対向電極８と接続し、蓄積容量電極７と対
向電極８とを同電位とし、蓄積容量を形成する構成であ
るため、外部に不要な接続線を設ける必要がなくなる。
【００４３】
【発明の効果】上述の如く、本発明によれば、蓄積容量
電極を薄膜トランジスタとドレインバスライン、ゲート
バスラインの上部に形成することにより、薄膜トランジ
スタとドレインバスライン、ゲートバスライン画素電極
を基板上に直接的に形成することができるため、薄膜ト
ランジスタとドレインバスライン、ゲートバスラインを
安定して欠陥等なく形成することができ、従って、信頼
性の高い液晶表示装置を実現できる等の特長を有する。
電極を薄膜トランジスタとドレインバスライン、ゲート
バスラインの上部に形成することにより、薄膜トランジ
スタとドレインバスライン、ゲートバスライン画素電極
を基板上に直接的に形成することができるため、薄膜ト
ランジスタとドレインバスライン、ゲートバスラインを
安定して欠陥等なく形成することができ、従って、信頼
性の高い液晶表示装置を実現できる等の特長を有する。
【図１】本発明の一実施例の要部の断面図である。
【図２】本発明の一実施例の他の要部の断面図である。
【図３】本発明の一実施例の要部の平面図である。
【図４】本発明の一実施例の製造工程を説明するための
図である。
図である。
【図５】液晶表示装置の一例の構成図である。
【図６】従来の一例の断面図である。
Ａ ＴＦＴパネル Ｂ 対向基板 １ ガラス基板 ２-1〜２-n 画素電極 ３-1〜３-n 薄膜トランジスタ（ＴＦＴ） ７ 蓄積容量電極
フロントページの続き (72)発明者 仲村 威裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星野 淳之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 透明基板（１）上に所定数の画素電極
（２-1〜２-n）と、該画素電極（２-1〜２-n）に隣接し
て薄膜トランジスタ（３-1〜３-n）とを形成してなる駆
動基板（Ａ）と、該駆動基板（Ａ）に対向して対向電極
（８）が形成された対向基板（Ｂ）との間に液晶（１
０）を介在させ、該画素電極（２-1〜２-n）と該対向電
極（８）との間に電圧を印加することにより、該液晶の
状態を変化させ表示を行なう液晶表示装置において、 最上層に絶縁膜（６）を介して前記画素電極（２-1〜２
-n）夫々の周囲に形成された蓄積容量電極（７）を有す
ることを特徴とする液晶表示装置。 - 【請求項２】 前記蓄積容量電極（７）は遮光性の導電
材により形成されたことを特徴とする請求項１記載の液
晶表示装置。 - 【請求項３】 前記蓄積容量電極（７）は前記対向電極
（８）と接続され、前記対向電極（８）と同電位とされ
たことを特徴とする請求項１又は２記載の液晶表示装
置。 - 【請求項４】 前記蓄積容量電極（７）は導電性のスペ
ーサ（１１）により液晶（１０）中を介して前記対向電
極（８）と接続されたことを特徴とする請求項３記載の
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7984092A JPH05281574A (ja) | 1992-04-01 | 1992-04-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7984092A JPH05281574A (ja) | 1992-04-01 | 1992-04-01 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05281574A true JPH05281574A (ja) | 1993-10-29 |
Family
ID=13701406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7984092A Pending JPH05281574A (ja) | 1992-04-01 | 1992-04-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05281574A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19648083A1 (de) * | 1995-11-20 | 1997-05-22 | Hyundai Electronics Ind | Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
-
1992
- 1992-04-01 JP JP7984092A patent/JPH05281574A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19648083A1 (de) * | 1995-11-20 | 1997-05-22 | Hyundai Electronics Ind | Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung |
| US5929501A (en) * | 1995-11-20 | 1999-07-27 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display device with storage capacitor and method of fabricating |
| DE19648083B4 (de) * | 1995-11-20 | 2004-07-15 | Boe-Hydis Technology Co., Ltd. | Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP3876430B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP3081497B2 (ja) | 表示装置及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2874256B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0743744A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05281574A (ja) | 液晶表示装置 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2001133804A (ja) | 液晶表示装置の製造方法 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JPH05323374A (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |