JPH05204337A - 画素書き込み電圧補償駆動方式 - Google Patents

Abstract

(57)【要約】 【目的】保持容量の片側電極を前ゲートラインに接続し
てなる画素構造の液晶パネルにおいて、ゲート電圧の２
値による駆動を維持しつつ、ゲート・ドレイン寄生容量
のカップリングによるソース電圧の低下を補償するこ
と。 【構成】ＴＦＴ液晶パネル７のゲート電極Ｇ1〜Ｇmを一
定の選択周期で走査し、このゲート選択周期に合わせ
て、ドレイン電極Ｄ1〜Ｄnには映像信号に応じた振幅で
かつ一定周期で極性が変化するドレイン電圧を書き込ん
で画像表示する。対向電極８にはゲートの選択周期に同
期し、位相，振幅およびデューティ比が制御された交流
電圧（矩形波）を対向電極電圧制御回路４から印加す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶パネルの駆動方式に
係わり、特にＴＦＴ（Thin−Film−Transistor:薄膜ト
ランジスタ）を用いた液晶パネルの表示特性を向上させ
る駆動方法に関する。

【０００２】

【従来の技術】液晶パネルを大別すると単純マトリクス
パネルとアクティブマトリクスパネルの２種類に分ける
ことが出来る。前者はＳＴＮ（Super−Twist−Nemati
c）の液晶材料を、単純な電極で挟んで駆動するＳＴＮ
液晶パネルに代表される。後者はＴＮ（Twist−Nemati
c）の液晶材料を、ＴＦＴ（Thin−Film−Transistor：
薄膜トランジスタ）のＯＮ／ＯＦＦスイッチ動作で駆動
するＴＦＴ液晶パネルに代表される。これらの液晶パネ
ルの原理的な駆動に関しては、「フラットディスプレイ
９０」「フラットディスプレイ ９１」（日経エレク
ロトニクス社 １９９１）に詳しい。

【０００３】ＴＦＴ液晶パネルは、画像内容に応じた電
圧を画素トランジスタのスイッチ動作によって液晶に印
加して画像表示することを基本とする。しかし、実際に
はＴＦＴの寄生容量が存在するために、液晶に印加され
る電圧に歪を生じて画質が劣化することが確認されてい
る。その一つに、エス・アイ・ディ ９０ ダイジェス
ト，番号２１−３，１９９０，第４０８頁から第４１１
頁（ＳＩＤ ９０ ＤＩＧＥＳＴ，Ｎｏ．２１−３，１９
９０，ＰＰ４０８−４１１）に報告されるように、ＴＦ
Ｔのゲートおよびソース電極の寄生容量ＣGSを介してゲ
ート電圧が画素電極へ飛び込む現象がある。この飛び込
み現象により、液晶への書き込み電圧に直流電圧が重畳
し、画像の焼き付き、動画の残像が増大し、表示画質が
大幅に劣化する。

【０００４】これらの対策方法には、駆動方式による対
策と画素構造による対策とに大別できる。駆動方式によ
る対策は、通常２値のゲート電圧を３値にして、飛び込
み電圧を相殺する駆動方法による対策が主である。画素
構造による対策は、ＣGSの寄生容量を小さくする、液晶
容量に並列に保持容量を設けてＣGSの影響を小さくす
る、あるいはＴＦＴ構造そのものを変えるなどの画素構
造設計による対策が主である。

【０００５】駆動方法の一例として、例えばアイ・イー
・イー・イー，トランザクションオン エレクトロン
デバイセズ，３６巻，番号１２，１９８９年１２月 第
２９４９頁から第２９５２頁（IEEE Transactions on E
lectron Devices. Vol.36,No.12, December 1989 pp294
9-2952）、アイ・イー・イー・イー，トランザクション
オン エレクトロン デバイセズ、３６巻、番号１
２、１９８９年１２月 第２９５３頁から第２９５８頁
（IEEE Transactions on Electron Devices.Vol.36, N
o.12, December 1989 pp2953-2958）に報告される方法
が挙げられる。また、画素設計による対策の一例として
は、例えばエス・アイ・ディー ９０ダイジェスト，番
号１７−４，１９９０，第３１５頁から第３１８頁（SI
D 90 DIGEST, No.17−4, 1990 pp315〜318）に報告され
る方法が挙げられる。

【０００６】

【発明が解決しようとする課題】前述の方法はいずれ
も、飛び込み電圧を少なくすることにより画質劣化を改
善する有効な方法である。しかし、ゲート電圧の３値化
は駆動回路の構成を複雑にし、さらに駆動回路のＩＣ化
が難しいという問題が生じる。

【０００７】また、画素構造による対策は、画素構造が
複雑になるため歩留りの低下および開口率の低下などの
副作用を招く恐れがある。

【０００８】本発明の課題は、前記保持容量の片側電極
を前ゲートラインに接続してなる画素構造において、ゲ
ート電圧の２値による駆動を維持し、上記飛び込み電圧
を補償することにある。

【０００９】

【課題を解決するための手段】ＴＦＴ液晶パネルは、Ｔ
ＦＴのＯＮ／ＯＦＦ動作によって電圧を書き込む画素電
極と、その画素電極に対向して設けた対向電極との間で
生じる液晶の電界効果によって画像表示を行っている。
一般には、画素電極には映像信号に応じた振幅でかつ一
定周期で極性が変化する電圧を書き込み、対向電極には
直流電圧を印加して交流的には接地することを行ってい
る。

【００１０】本発明では、画素電極は従来通り映像信号
に応じた振幅でかつ一定周期で極性が変化するドレイン
電圧を書き込むが、対向電極にはゲート電極の走査周期
に同期した交流電圧（矩形波）を印加する。

【００１１】従来技術として、ドレイン電圧の極性反転
周期に同期して対向電極の極性を反転することが行われ
ているが、本発明は下記の点で従来と異なる。

【００１２】対向電極の交流駆動は、この交流電圧の平
均電圧を画素電極の平均電圧にほぼ合わせ、その周期は
少なくともゲート電極の選択周期と同じか、短くし、そ
の位相は、ゲート電圧のＯＮからＯＦＦへの立ち下がり
の変化に対して、対向電極電圧の変化が正から負の立ち
上がりあるいは負から正への立ち下がりの一定の関係が
成り立つようにする。

【００１３】

【作用】図８（ａ）に示すゲート線Ｇi−1，Ｇi、ドレ
イン線Ｄj、トランジスタＴij、画素部の液晶容量ＣLi
j、保持容量ＣAij、ゲート・ソース間寄生容量ＣGS、対
向電極８からなる画素モデルを用いて本発明の作用を説
明する。

【００１４】ソース電極９への飛び込み電圧をΔＶDR
P、液晶容量値をＣLC、ゲート・ソース間容量値をＣG
S、保持容量値をＣADD、ゲート電極のＯＮ電圧ＶGONと
ＯＦＦ電圧ＶGOFFの電圧差をＶG＝ＶGON−ＶGOFFと定義
して、各電極には図８（ｂ）に示す関係の電圧を印加す
る。

【００１５】この時の飛び込み電圧ΔＶDRPはそれぞれ
の容量値とゲート電圧ＶGから求めることができ、

【００１６】

【数１】 ΔＶDRP≒−ＶG×ＣGS÷（ＣLC ＋ ＣADD ＋ ＣGS） で表される。右辺の負号は、飛び込み電圧によって画素
の書込電圧が直流的に低下することを示す。

【００１７】一方、対向電極には電圧振幅ＶCOMPPの矩
形波を印加している。この電圧によってソース電極（画
素電極）はΔＶCMPだけ電圧が変動し、

【００１８】

【数２】 ΔＶCMP≒ＶCOMPP×ＣLC÷（ＣLC ＋ ＣADD//ＣGS） で表される。ここで、ＣADD//ＣGSは保持容量ＣADDとカ
ップリング容量ＣGSとの並列容量であり、ＣADD//ＣS＝
ＣADD×ＣGS÷（ＣADD＋ＣGS）である。

【００１９】ΔＶDRPはゲート電圧のｏｆｆ後に対向電
極電圧が立ち上がる位相条件で正の符号となり、画素電
極の電圧が上昇する。ＶCOMPPを十分大きくすると、ソ
ース電極の電圧変動の平均値は飛び込み電圧がないとき
の電圧にほぼ等しくなる。この現象により、飛び込み電
圧が見かけ上ゼロとなる効果を得る。

【００２０】他方、対向電極の電圧を交流化することに
より、液晶には書き込み電圧以外の実効電圧も加味され
る。この対抗電極から加味される実効電圧に対して、逆
にそれに相当する電圧だけドレイン側の駆動電圧を下げ
ることが可能となる。したがって、ゲート電圧ＶGも小
さくすることが可能となり、飛び込み電圧ΔＶDRPをさ
らに小さくできる効果を得る。

【００２１】これらの効果は互いに独立ではなく、また
無制限に得られるものではない。しかし、対向電極の電
圧振幅を選ぶことにより、使用する液晶パネルに見合う
だけの十分な効果を得ることが可能である。

【００２２】

【実施例】図１は本発明を適用した液晶パネル駆動回路
のブロック図である。

【００２３】図１に示す回路は映像信号入力端子１、映
像信号処理回路２、水平・垂直走査制御回路３、対向電
極の電圧制御回路４、水平走査回路５、垂直走査回路６
および液晶パネル７で構成される。

【００２４】液晶パネル７は垂直ｍ個、水平ｎ個の画素
トランジスタＴ11〜Ｔmnを配列し、各トランジスタＴ11
〜Ｔmnのソース電極には液晶容量ＣL11〜ＣLmnと保持容
量ＣA11〜ＣAmnを接続し、液晶容量ＣL11〜ＣLmnの片側
電極をまとめて対向電極８に接続し、保持容量ＣA11〜
ＣAmnの片側電極は前段ゲート母線に接続し、それぞれ
の画素トランジスタＴ11〜Ｔmnのドレイン電極を垂直方
向に接続してなるドレイン母線Ｄ1〜Ｄnおよびゲート電
極を水平方向に接続してなるゲート母線Ｇ1〜Ｇmにより
選択駆動される。

【００２５】図１における本発明の特徴は、対向電極の
電圧制御回路４を設け、水平・垂直走査制御回路３に同
期して対向電極８の電圧を制御することである。以下、
具体的な電圧波形図を用いて実施例とその効果を説明す
る。

【００２６】本発明の第１の実施例として、ゲート電圧
のｏｆｆ後に対向電極電圧が立ち上がる位相条件での実
施例を図８，図２〜４を用いて説明する。

【００２７】まず本発明の基本的原理を説明するため、
図８に画素の等価回路図（ａ）と駆動波形図（ｂ）を示
す。等価回路は図１の液晶パネル７の１画素を抜きだし
たものであり、ゲート電極とソース電極間の寄生容量Ｃ
GSも合わせて示した。

【００２８】図８（ａ）の各電極のうちゲート線Ｇi、
ドレイン線Ｄjおよび対抗電極８に印加する電圧をそれ
ぞれゲート電圧ＶG、ドレイン電圧ＶD、対抗電極電圧Ｖ
COMで表し、この時ソース電極Ｓijで観測されるソース
電圧をＶSで表す。ゲート電圧ＶGは、画素トランジスタ
Ｔijのソース・ドレイン間が導通する電圧をＶGONおよ
び遮断する電圧をＶGOFFとすると、振幅がＶG＝ＶGON−
ＶGOFFである。また、対向電極電圧ＶCOMはＶCOMPPの振
幅を有する電圧とする。簡単のため、着目する画素のゲ
ート線Ｇiにのみパルスを印加し、ゲート線Ｇi−1には
一定の電圧ＶGOFFを印加するものとして、各電極の電圧
波形図を図８（ｂ）に示す。

【００２９】ゲート電圧がＶGONの期間に液晶容量ＣAij
が書き込まれ、ソース電圧ＶSはドレイン電圧ＶDまで上
昇する。その後、ゲート電圧がＶGOFFに下がり、寄生容
量ＣGSを介するカップリングによりソース電圧ＶSはΔ
ＶDRPだけ降下する。画素トランジスタＴijのゲートＯ
ＦＦにともない、ソース電圧ＶSはＶD−ΔＶDRPの電圧
に保持される。

【００３０】一方、液晶容量ＣAijの対向電極側にはＶC
OMの電圧が印加されており、ＶCOMの電圧上昇に伴い、
ソース電極ＶSもΔＶCMPだけ上昇する。その後、ＶCOM
の変化に応じてＶSも変化するが、ΔＶCMP／ΔＶDRP＝
２と選ぶことにより、ソース電圧ＶSの平均値をドレイ
ン電圧に合わせることが可能である。

【００３１】すなわち、対向電極８に交流電圧を印加す
ることにより、寄生容量ＣGSによるソース電圧ＶSの電
圧降下ΔＶDRPを打ち消すことが出来る。

【００３２】実際の液晶パネルではゲート線Ｇiの前ゲ
ート線Ｇi−1にもゲートパルスを印加しており、すべて
の画素トランジスタにおいてＣGSカップリングによるド
ロップ電圧を相殺する必要がある。このためには、対向
電極電圧の変化の周期は、少なくともゲート選択周期以
下にする必要がある。これを説明するために、図２にゲ
ート，ドレイン，ソース電極の電圧波形図を示す。

【００３３】図２（ａ）では、ゲート線Ｇi−1，Ｇiに
印加したゲートパルスＶGi−1，ＶGiのそれぞれに対し
て、対向電極電圧ＶCOMはゲートパルスのＯＮ期間を少
なくとも１周期とするタイミングで変化するようにす
る。この図では、ゲートパルスはフィールド周期で繰り
返すものとし、その周期に合わせてドレイン電圧ＶDの
極性を切り替える方式で示した。図２（ａ）に示す〔Ｖ
D〕はドレイン電圧ＶDの平均電圧（あるいはドレイン電
圧の極性反転の中心電圧）を表す。

【００３４】図２（ａ）の電圧波形に対するソース電圧
ＶSの変化は、ゲート電圧ＶGi−1の変化の影響も受けて
図２（ｂ）に示す電圧波形となる。図８（ｂ）と同様
に、ソース電圧ＶSはゲート・ソース間容量ＣGSにより
電圧降下ΔＶDRPが生じ、ソース電圧ＶSの平均値を〔Ｖ
S〕と表すと、一般に〔ＶS〕＜〔ＶD〕である。ここで
〔ＶD〕はドレイン電圧ＶDの平均値を表す。これに対し
て本発明では、対向電極電圧ＶCOMを切り替えることに
よって、ΔＶCMPだけソース電圧の降下を回復させるこ
とが出来る。図２（ｂ）に示すように、対向電極電圧Ｖ
COMの振幅が小さい場合には〔ＶS〕＝〔ＶD〕とはなら
ないが、電圧降下ΔＶDRPを改善する効果は有効であ
る。

【００３５】対向電極電圧ＶCOMの振幅を大きくした場
合の波形図を図３に示す。図３（ａ）はゲート電極，ド
レイン電極，対向電極の電圧波形図、図３（ｂ）はソー
ス電極の変化を説明するための波形図である。図３
（ｂ）から分かるとおり、対向電極電圧ＶCOMを大きく
することによって、ΔＶDRP＝ΔＶCMP、すなわち〔Ｖ
D〕＝〔ＶS〕とし、ソース電圧の低下を完全に補うこと
が出来る。

【００３６】上記は対向電極電圧ＶCOMを一定の周期で
交流化することにより、ゲート・ソース間寄生容量ＣGS
に起因するソース電圧の低下を補うことができるという
第１の効果に付いて説明した。他の効果として、対向電
極を交流化することによって、液晶の閾値電圧分だけ各
電極の電圧を低電圧化することができる。

【００３７】図８（ａ）の等価回路に示すとおり、ソー
ス電圧ＶSと対向電極電圧ＶCOMとの差の電圧ＶS−ＶCOM
が液晶に印加される電圧である。液晶はこのＶS−ＶCOM
の実効値に応答して変化する。対向電極を交流化した場
合について、ソース電圧ＶSと対向電極電圧ＶCOMとの差
の電圧ＶS−ＶCOMを図４（ａ）に示す。

【００３８】図４（ａ）では、電圧ＶS−ＶCOMを２つの
成分に分けることが可能であることを示す。一つは対向
電極電圧の交流化に起因する電圧Ｖ1であり、一定の実
効値を与える。もう一つはドレイン電圧に起因する電圧
Ｖ2であり、画像内容に応じた実効値を与える。

【００３９】図４（ｂ）は液晶に加わる実効電圧を横軸
にとり、透過率を横軸にとった電圧輝度特性図である。
曲線は、ノーマリホワイトの液晶パネルの特性を例とし
て挙げたものであり、実効電圧の増加と共に透過率が低
下する傾向を示している。

【００４０】一般に液晶には閾値電圧ＶTHが存在し、こ
のＶTH以上の実効電圧に対して液晶の透過率が顕著に変
化する。従来では、この閾値分を含めて高くしたドレイ
ン電圧を用いて液晶を駆動していた。対向電極の交流化
を行うことにより、液晶にはＶ1の実効値が印加される
ことになり、このＶ1分だけドレイン電圧およびゲート
電圧を下げることができるという第２の効果を得る。す
なわち、ゲート電圧の振幅を減少できるので、ソース電
極への飛び込み電圧ΔＶDRPが小さくなるという効果を
得る。

【００４１】ただしＶ1の振幅には制限があり、ＶTHの
閾値以上の電圧Ｖ1を印加すると常に表示画面が黒くな
ってしまう。ドレイン電圧に応じた正常な画像を再生す
るためには、図４（ｂ）に示すように、Ｖ1≦ＶTHとす
るのが好ましい。

【００４２】以上、ゲート電圧のｏｆｆ後に対向電極電
圧が立ち上がる位相条件における本発明の実施例とその
効果について説明した。その他の実施例も可能であり、
以下に説明する。

【００４３】位相が逆の実施例として、ゲート電圧のｏ
ｆｆ後に対向電極電圧が立ち下がる位相条件における実
施例について、図５にその波形図を示す。

【００４４】この実施例では、ΔＶCMP＜０となるた
め、ＣGSによるソース電圧の低下ΔＶDRPを補う効果は
生じない。しかし、対向電極交流化によるドレイン電圧
及びゲート電圧の低電圧化の効果は存在する。

【００４５】ＶCOMの交流波形のデューティ比が５０％
以外の場合の実施例について、図６にその波形図を示
す。図６では、対向電極電圧ＶCOMのデューティ比をド
レイン電圧の交流化周期に同期させて切り替える場合の
例である。切り替えない場合の実施例も可能である。こ
の実施例では、対向電極電圧ＶCOMの振幅だけでなくデ
ューティ比によってもＶ1の実効値を変えることができ
るという効果が生じる。その他の効果は第１の実施例と
同じである。

【００４６】以上、パネル走査を行うゲートパルスとし
て、そのパルス幅が互いにオーバラップしない場合につ
いての実施例を説明した。駆動の仕方によっては、ゲー
トパルスがオーバラップするようなパネル走査も有り得
る。

【００４７】図７に、互いにパルス幅が重なり合うゲー
トパルスＶGi−1，ＶGi，ＶGi+1の場合について、対向
電極電圧ＶCOMのタイミングの一例を示す。ゲートパル
スＶGi−1，ＶGi，ＶGi+1の立ち下がり時刻をそれぞれ
ｔ1，ｔ2，ｔ3とする。これに対してＶcomは、時刻ｔ1
の直後のｔ4、時刻ｔ2の直後のｔ5、時刻ｔ3の直後のｔ
6で立ち上がるタイミングにする。

【００４８】図７の実施例で重要な点は、ゲートパルス
の立ち下がり時刻とその直後のＶcomの位相だけであ
る。ゲートパルスの立ち上がりあるいは幅は問題となら
ない。

【００４９】図７に示すタイミングは、ゲート選択時間
が異なる点を除いて、図８，図２〜４で説明した実施例
と全く同じである。したがって、実施例の効果も全く同
じである。

【００５０】

【発明の効果】本発明によれば、対向電極電圧ＶCOMを
特定の周期・位相・振幅で交流化することにより、対向
電極側からソース電極の電位を制御でき、ゲート・ソー
ス間寄生容量ＣGSに起因するソース電圧の低下を補うこ
とができる効果がある。

【００５１】また、対向電極の交流化を行うことによ
り、液晶に一定の量の実効値電圧を対向電極から印加で
き、ドレイン電圧およびゲート電圧を下げて、ソース電
圧の低下量を減ずることができる効果がある。

【図面の簡単な説明】

【図１】本発明を適用した液晶パネル駆動回路のブロッ
ク図である。

【図２】第１の実施例の効果を説明するためのゲート電
圧，ドレイン電圧，ソース電圧，対向電極電圧の電圧波
形図である。

【図３】対向電極電圧の振幅を大きくした場合の効果を
説明するための電圧波形図である。

【図４】液晶に加わる実効電圧の効果を説明するための
ソース電圧と対向電極電圧との差の電圧波形（ａ）およ
び実効電圧・透過率特性（ｂ）を示す図である。

【図５】対向電極電圧の位相が逆の実施例を説明するた
めの電圧波形図である。

【図６】ＶCOMの交流波形のデューティ比が５０％以外
の場合の実施例を説明するための電圧波形図である。

【図７】互いにパルス幅が重なり合うゲートパルスでの
実施例を説明するための対向電極電圧のタイミング波形
図である。

【図８】本発明の作用と効果を説明するための画素の等
価回路（ａ）と駆動波形（ｂ）を示す図である。

【符号の説明】

１…映像信号入力端子、２…映像信号処理回路、３…水
平・垂直走査制御回路、４…対向電極の電圧制御回路、
５…水平走査回路、６…垂直走査回路、７…液晶パネ
ル、８…対向電極、Ｔ11〜Ｔmn…画素トランジスタ、Ｃ
L11〜ＣLmn…液晶容量、ＣA11〜ＣAmn…保持容量、Ｄ1
〜Ｄn…ドレイン母線、Ｇ1〜Ｇm…ゲート母線、ＣGS…
寄生容量。

Claims (5)

【特許請求の範囲】
1. 【請求項１】画素毎にトランジスタを配列してなる液晶
   パネルと、該画素トランジスタのドレイン電極を垂直方
   向に接続してなるドレイン線と、ゲート電極を水平方向
   に接続してなるゲート線と、該画素トランジスタのソー
   ス電極には画素電極および保持容量を接続し、該保持容
   量の片側電極は前段ゲート線に接続し、該画素電極に対
   向して設けた対向電極と、該対向電極に交流電圧を印加
   する電圧制御回路と、該ドレイン線の水平走査回路と、
   該ゲート線の垂直走査回路とにより選択駆動される液晶
   パネルの駆動方式において、 前記垂直駆動回路は一定のパルス幅およびパルス高の信
   号を出力することにより前記液晶パネルを走査し、該電
   圧制御回路から出力され前記対向電極に印加する電圧は
   前記垂直走査に同期し、かつ該垂直走査のゲート選択時
   間の整数分の一の周期であることを特徴とする画素書き
   込み電圧補償駆動方式。
2. 【請求項２】請求項１の対向電極に印加する電圧は、そ
   の位相，振幅，周波数、あるいはデューティ比のいずれ
   かの組合せにより、前記画素トランジスタのソース電極
   で生じる書き込み電圧の上昇幅もしくは下降幅あるいは
   実効電圧値を制御することを特徴とする画素書き込み電
   圧補償駆動方式。
3. 【請求項３】請求項１の対向電極に印加する電圧は、ゲ
   ート電極を駆動する走査パルスの立ち下がり後に対向電
   極電圧が立ち上がる位相であることを特徴とする画素書
   き込み電圧補償駆動方式。
4. 【請求項４】請求項１の対向電極に印加する電圧の振
   幅，周波数、あるいはデューティ比の組み合せとして、
   前記対向電極への印加電圧によって生じる前記画素トラ
   ンジスタのソース電圧の電圧上昇値と、前記ゲート電極
   の走査によって生じる前記画素トランジスタのソース電
   圧低下値とが互いに打ち消し合う組み合せであることを
   特徴とする画素書き込み電圧補償駆動方式。
5. 【請求項５】請求項１の対向電極に印加する電圧の振
   幅，周波数、あるいはデューティ比の組み合せとして、
   該対向電極に印加する電圧の交流信号によって生じる液
   晶の実効電圧値が、該液晶に電気光学効果を生じさせる
   閾値電圧よりも小さくあるいは等しくなる組み合せであ
   ることを特徴とする画素書き込み電圧補償駆動方式。