JPH05165985A - 高速被制御最小/最大回路 - Google Patents
高速被制御最小/最大回路Info
- Publication number
- JPH05165985A JPH05165985A JP3333613A JP33361391A JPH05165985A JP H05165985 A JPH05165985 A JP H05165985A JP 3333613 A JP3333613 A JP 3333613A JP 33361391 A JP33361391 A JP 33361391A JP H05165985 A JPH05165985 A JP H05165985A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- maximum
- minimum
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【構成】 最小値回路(MIN)と、最大値回路(MA
X)とを切り換えスイッチ(S11,S12,S21,S22)
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小/最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタQ22のベースを低電圧に、最大値回路選択時は最小
値回路のフローティングバイポーラトランジスタQ11の
ベースを電源電圧に接続するチャージダウン回路(1
1)およびチャージアップ回路(12)を設けた高速被
制御最小/最大回路。 【効果】 フローティングトランジスタをスイッチによ
りGNDまたは電源電圧VCCに短絡させることでフロー
ティングトランジスタの電荷を急速に充放電し回路遅延
を改善することができる。フローティングトランジスタ
のベース電位を固定にすることで誤動作を防止すること
ができる。
X)とを切り換えスイッチ(S11,S12,S21,S22)
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小/最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタQ22のベースを低電圧に、最大値回路選択時は最小
値回路のフローティングバイポーラトランジスタQ11の
ベースを電源電圧に接続するチャージダウン回路(1
1)およびチャージアップ回路(12)を設けた高速被
制御最小/最大回路。 【効果】 フローティングトランジスタをスイッチによ
りGNDまたは電源電圧VCCに短絡させることでフロー
ティングトランジスタの電荷を急速に充放電し回路遅延
を改善することができる。フローティングトランジスタ
のベース電位を固定にすることで誤動作を防止すること
ができる。
Description
【0001】
【産業上の利用分野】本発明は、入力信号の最小値、最
大値などのファジィ演算を行う高速被制御最小/最大回
路に関する。
大値などのファジィ演算を行う高速被制御最小/最大回
路に関する。
【0002】
【従来の技術】ファジィ推論を行う場合に、メンバーシ
ップ関数およびファジィルールに基づいて最小値演算お
よび最大値演算が行われる。この演算をアナログ的に行
うものとして、被制御最小/最大回路(controlled Mini
mum/Maximum circuit)がある。図5に示す回路がその例
であり、スイッチS11およびS12を挿入し、切り換える
ことで最小値(MIN)演算、最大値(MAX)演算の
選択ができるようにしている。図中I1 ,I2 は定電流
源を示す。同図において、スイッチS11,S12,S21,
S22を全て“1”側にすると最小値演算部MINは
V1 ,V2 を入力とする最小値回路として働き、最大値
演算部MAXのトランジスタQ21はコンペンセータ(V
BE電圧降下の補償器)としての役割を果たす。このとき
トランジスタQ22はフローティングの状態になってい
る。またスイッチS11,S12,S21,S22を全て“2”
側にすると最大値演算部MAXはV1 ,V2 を入力とす
る最大値回路として働き、最小値演算部MINのトラン
ジスタQ12はコンペンセータとしての役割を果たす。こ
のときトランジスタQ11はフローティングの状態になっ
ている。
ップ関数およびファジィルールに基づいて最小値演算お
よび最大値演算が行われる。この演算をアナログ的に行
うものとして、被制御最小/最大回路(controlled Mini
mum/Maximum circuit)がある。図5に示す回路がその例
であり、スイッチS11およびS12を挿入し、切り換える
ことで最小値(MIN)演算、最大値(MAX)演算の
選択ができるようにしている。図中I1 ,I2 は定電流
源を示す。同図において、スイッチS11,S12,S21,
S22を全て“1”側にすると最小値演算部MINは
V1 ,V2 を入力とする最小値回路として働き、最大値
演算部MAXのトランジスタQ21はコンペンセータ(V
BE電圧降下の補償器)としての役割を果たす。このとき
トランジスタQ22はフローティングの状態になってい
る。またスイッチS11,S12,S21,S22を全て“2”
側にすると最大値演算部MAXはV1 ,V2 を入力とす
る最大値回路として働き、最小値演算部MINのトラン
ジスタQ12はコンペンセータとしての役割を果たす。こ
のときトランジスタQ11はフローティングの状態になっ
ている。
【0003】このように、スイッチS11,S12,S21,
S22を“1”側にすると出力Vout =V1 ∧V2 (Mi
n演算値)が、“2”側にすると出力Vout =V1 ∨V
2 (Max演算値)が出力される。
S22を“1”側にすると出力Vout =V1 ∧V2 (Mi
n演算値)が、“2”側にすると出力Vout =V1 ∨V
2 (Max演算値)が出力される。
【0004】
【発明が解決しようとする課題】最小値演算を行う場合
はトランジスタQ22が、最大値演算を行う場合にはトラ
ンジスタQ11がフローティング状態であるが、このフロ
ーティング状態のバイポーラトランジスタに接合容量が
存在し、充放電に時間が掛かっているので回路遅延を生
じていた。また、フローティングバイポーラトランジス
タのベース電位が固定されないため、誤動作を起こす可
能性もある。
はトランジスタQ22が、最大値演算を行う場合にはトラ
ンジスタQ11がフローティング状態であるが、このフロ
ーティング状態のバイポーラトランジスタに接合容量が
存在し、充放電に時間が掛かっているので回路遅延を生
じていた。また、フローティングバイポーラトランジス
タのベース電位が固定されないため、誤動作を起こす可
能性もある。
【0005】そこで本発明が解決すべき課題は、フロー
ティング状態のトランジスタの電荷に起因する回路遅延
を改善することである。
ティング状態のトランジスタの電荷に起因する回路遅延
を改善することである。
【0006】
【課題を解決するための手段】この課題を解決するた
め、本発明の高速被制御最小/最大回路は、複数のPN
Pバイポーラトランジスタのエミッタおよびコレクタど
うしを互いに接続して各ベースに印加された入力信号の
最小値を共通エミッタ端子から取り出す最小値回路と、
複数のNPNバイポーラトランジスタのエミッタおよび
コレクタどうしを互いに接続して各ベースに印加された
入力信号の最大値を共通エミッタ端子から取り出す最大
値回路とを切り換えスイッチによって切り換えて最小値
回路または最大値回路を選択する高速被制御最小/最大
回路において、最小値回路選択時は最大値回路のフロー
ティングバイポーラトランジスタのベースを低電圧(G
ND)に、最大値回路選択時は最小値回路のフローティ
ングバイポーラトランジスタのベースを電源電圧
(VCC)に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする。
め、本発明の高速被制御最小/最大回路は、複数のPN
Pバイポーラトランジスタのエミッタおよびコレクタど
うしを互いに接続して各ベースに印加された入力信号の
最小値を共通エミッタ端子から取り出す最小値回路と、
複数のNPNバイポーラトランジスタのエミッタおよび
コレクタどうしを互いに接続して各ベースに印加された
入力信号の最大値を共通エミッタ端子から取り出す最大
値回路とを切り換えスイッチによって切り換えて最小値
回路または最大値回路を選択する高速被制御最小/最大
回路において、最小値回路選択時は最大値回路のフロー
ティングバイポーラトランジスタのベースを低電圧(G
ND)に、最大値回路選択時は最小値回路のフローティ
ングバイポーラトランジスタのベースを電源電圧
(VCC)に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする。
【0007】
【作用】最小値回路を選択したときに最大値回路のフロ
ーティングバイポーラトランジスタのベースを低電圧
(GND)に強制的に接続することによりベースがチャ
ージダウンされ電荷が急速に放電される。また最大値回
路を選択したときに最小値回路のフローティングバイポ
ーラトランジスタのベースを電源電圧(VCC)に強制的
に接続することで電荷が急速に放電される。このように
して、回路の高速化と誤動作の低減が図られる。
ーティングバイポーラトランジスタのベースを低電圧
(GND)に強制的に接続することによりベースがチャ
ージダウンされ電荷が急速に放電される。また最大値回
路を選択したときに最小値回路のフローティングバイポ
ーラトランジスタのベースを電源電圧(VCC)に強制的
に接続することで電荷が急速に放電される。このように
して、回路の高速化と誤動作の低減が図られる。
【0008】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。図1は本発明の第1実施例を示すものであり、
図5に示した従来の回路との相違点は、チャージダウン
回路11およびチャージアップ回路12からなるチャー
ジ回路10をフローティングバイポーラトランジスタの
ベースに設けたことである。
明する。図1は本発明の第1実施例を示すものであり、
図5に示した従来の回路との相違点は、チャージダウン
回路11およびチャージアップ回路12からなるチャー
ジ回路10をフローティングバイポーラトランジスタの
ベースに設けたことである。
【0009】図1において、スイッチS11,S12,
S21,S22を全て“1”側にし、最小値演算MINを選
択した場合、トランジスタQ11,Q12は入力V1 ,V2
を比較演算し、その結果、最小値が選ばれ、スイッチS
21の“1”の経路を通り、コンペンセータとして動作す
るトランジスタQ21に入る。このとき、トランジスタQ
22がフローティング状態になっているので、このトラン
ジスタQ22にたまった電荷を早く引き抜くためのバイパ
スを作る。これがチャージ回路10である。トランジス
タQ22のベースにスイッチSW32を付加し、短絡(GN
Dに接続)することで入力が固定され、溜まった電荷が
急速に放電される。このときトランジスタQ11のベース
にもスイッチSW31が付加されているが、トランジスタ
Q11が最小値演算回路として動作しているのでスイッチ
を開放にしておく。その結果、コンペンセータとして動
作するトランジスタQ21の出力は、スイッチSW22の
“1”の経路を通り、外部に最小値演算値Vout =V1
∧V2 を出力する。よって回路遅延を改善することがで
きる。
S21,S22を全て“1”側にし、最小値演算MINを選
択した場合、トランジスタQ11,Q12は入力V1 ,V2
を比較演算し、その結果、最小値が選ばれ、スイッチS
21の“1”の経路を通り、コンペンセータとして動作す
るトランジスタQ21に入る。このとき、トランジスタQ
22がフローティング状態になっているので、このトラン
ジスタQ22にたまった電荷を早く引き抜くためのバイパ
スを作る。これがチャージ回路10である。トランジス
タQ22のベースにスイッチSW32を付加し、短絡(GN
Dに接続)することで入力が固定され、溜まった電荷が
急速に放電される。このときトランジスタQ11のベース
にもスイッチSW31が付加されているが、トランジスタ
Q11が最小値演算回路として動作しているのでスイッチ
を開放にしておく。その結果、コンペンセータとして動
作するトランジスタQ21の出力は、スイッチSW22の
“1”の経路を通り、外部に最小値演算値Vout =V1
∧V2 を出力する。よって回路遅延を改善することがで
きる。
【0010】スイッチS11,S12,S21,S22を全て
“2”側にすると最大値演算MAXが選択される。トラ
ンジスタQ21,Q22は入力V1 ,V2 を比較演算し、そ
の結果最大値が選ばれ、スイッチS22の“2”の経路を
通りコンペンセータとして働くトランジスタQ12に入
る。このとき、トランジスタQ11がフローティング状態
となっているので、このトランジスタQ11のベースに付
加されているスイッチSW31を短絡(Vccに接続)する
ことで、入力が固定され電荷が急速に放電される。この
ときトランジスタQ22のベースにもスイッチSW32が付
加されているが、トランジスタQ22が最大値演算回路と
して動作しているのでスイッチを開放にしておく。その
結果、コンペンセータとして動作するトランジスタQ11
の出力は、スイッチSW21の“2”の経路を通り、外部
に最大値演算値Vout =V1 ∨V2 を出力する。よって
回路遅延を改善することができる。
“2”側にすると最大値演算MAXが選択される。トラ
ンジスタQ21,Q22は入力V1 ,V2 を比較演算し、そ
の結果最大値が選ばれ、スイッチS22の“2”の経路を
通りコンペンセータとして働くトランジスタQ12に入
る。このとき、トランジスタQ11がフローティング状態
となっているので、このトランジスタQ11のベースに付
加されているスイッチSW31を短絡(Vccに接続)する
ことで、入力が固定され電荷が急速に放電される。この
ときトランジスタQ22のベースにもスイッチSW32が付
加されているが、トランジスタQ22が最大値演算回路と
して動作しているのでスイッチを開放にしておく。その
結果、コンペンセータとして動作するトランジスタQ11
の出力は、スイッチSW21の“2”の経路を通り、外部
に最大値演算値Vout =V1 ∨V2 を出力する。よって
回路遅延を改善することができる。
【0011】図2は多数の入力のためのアンサンブル最
小値/最大値回路である。この回路は次の回路より構成
される。 入力V1 ・・・VN をもち、スイッチS11・・・S
1Nを“1”側に切り換えることで最小値演算MINを行
う回路。 入力V1 ・・・VN をもち、スイッチS11・・・S
1Nを“2”側に切り換えることで最大値演算MAXを行
う回路。 スイッチを切り換えることで演算結果を出力するス
イッチS21,S22。 スイッチSn1・・・Snnを切り換えることでトラン
ジスタQ22,Q23・・・Q2NのベースをGNDに短絡す
るディスチャージダウン回路21。 スイッチSp1・・・Spnを切り換えることでトラン
ジスタQ12,Q13・・・Q1NのベースをVCCに充電する
チャージアップ回路22。
小値/最大値回路である。この回路は次の回路より構成
される。 入力V1 ・・・VN をもち、スイッチS11・・・S
1Nを“1”側に切り換えることで最小値演算MINを行
う回路。 入力V1 ・・・VN をもち、スイッチS11・・・S
1Nを“2”側に切り換えることで最大値演算MAXを行
う回路。 スイッチを切り換えることで演算結果を出力するス
イッチS21,S22。 スイッチSn1・・・Snnを切り換えることでトラン
ジスタQ22,Q23・・・Q2NのベースをGNDに短絡す
るディスチャージダウン回路21。 スイッチSp1・・・Spnを切り換えることでトラン
ジスタQ12,Q13・・・Q1NのベースをVCCに充電する
チャージアップ回路22。
【0012】この回路の動作について説明する。いま、
チャージアップ回路22のスイッチSp1・・・Spnおよ
びチャージダウン回路21のスイッチSn1・・・Snn以
外のスイッチS11,S12・・・S1n,S21,S22・・・
S2nを全て“1”側にすれば、この回路は最小値演算回
路MINとして選択される。この場合、トランジスタQ
11,Q12・・・Q1Nは入力V1 ,V2 ・・・VN を比較
演算し、その結果最小値が選択され、スイッチS21の
“1”の経路を通り、コンペンセータとして動作するト
ランジスタQ21に入る。フローティング状態になってい
るトランジスタQ22,Q23・・・Q2Nに溜まった電荷を
早く引き抜くバイパスを作る。これがスイッチSn1・・
・Snnからなるチャージダウン回路21である。スイッ
チSn1・・・Snnを短絡(GND)することでトランジ
スタQ22・・・Q2Nのベースが固定され溜まった電荷が
急激に放電される。このとき、トランジスタQ12・・・
Q1Nのベースに付加されているスイッチSp1・・・Spn
は最小値演算には必要ないので開放にしておく。その結
果、コンペンセータとして動作するトランジスタQ21の
出力はスイッチS22の“1”の経路を通り外部に最小値
演算値Vout =V1 ∧V2 ・・・∧VN を出力する。ま
た回路遅延も改善される。
チャージアップ回路22のスイッチSp1・・・Spnおよ
びチャージダウン回路21のスイッチSn1・・・Snn以
外のスイッチS11,S12・・・S1n,S21,S22・・・
S2nを全て“1”側にすれば、この回路は最小値演算回
路MINとして選択される。この場合、トランジスタQ
11,Q12・・・Q1Nは入力V1 ,V2 ・・・VN を比較
演算し、その結果最小値が選択され、スイッチS21の
“1”の経路を通り、コンペンセータとして動作するト
ランジスタQ21に入る。フローティング状態になってい
るトランジスタQ22,Q23・・・Q2Nに溜まった電荷を
早く引き抜くバイパスを作る。これがスイッチSn1・・
・Snnからなるチャージダウン回路21である。スイッ
チSn1・・・Snnを短絡(GND)することでトランジ
スタQ22・・・Q2Nのベースが固定され溜まった電荷が
急激に放電される。このとき、トランジスタQ12・・・
Q1Nのベースに付加されているスイッチSp1・・・Spn
は最小値演算には必要ないので開放にしておく。その結
果、コンペンセータとして動作するトランジスタQ21の
出力はスイッチS22の“1”の経路を通り外部に最小値
演算値Vout =V1 ∧V2 ・・・∧VN を出力する。ま
た回路遅延も改善される。
【0013】また、チャージアップ回路22のスイッチ
Sp1・・・Spn,チャージダウン21回路のスイッチS
n1・・・Snn以外のスイッチS11,S12・・・S1N,S
21,S22・・・S2Nを全て“2”側にすれば、この回路
は最大値演算回路MAXとして選択される。この場合、
トランジスタQ21,Q22・・・Q2Nは入力V1 ,V2 ・
・・VN を比較演算し、その結果最大値が選択され、ス
イッチS22の“2”の経路を通り、コンペンセータとし
て動作するトランジスタQ11に入る。このとき、フロー
ティング状態であるトランジスタQ12・・・Q1Nはチャ
ージアップ回路22のスイッチSp1・・・Spnを短絡
(VCC)させることで電荷が急速に充電される。トラン
ジスタQ22・・・Q2Nに付加されているスイッチSn1・
・・Snnは最大値演算には必要ないので開放にしてお
く。その結果、コンペンセータとして動作するトランジ
スタQ11の出力はスイッチS21の“2”の経路を通り外
部に最大値演算値Vout =V1 ∨V2 ・・・∨VN を出
力する。また回路遅延も改善される。
Sp1・・・Spn,チャージダウン21回路のスイッチS
n1・・・Snn以外のスイッチS11,S12・・・S1N,S
21,S22・・・S2Nを全て“2”側にすれば、この回路
は最大値演算回路MAXとして選択される。この場合、
トランジスタQ21,Q22・・・Q2Nは入力V1 ,V2 ・
・・VN を比較演算し、その結果最大値が選択され、ス
イッチS22の“2”の経路を通り、コンペンセータとし
て動作するトランジスタQ11に入る。このとき、フロー
ティング状態であるトランジスタQ12・・・Q1Nはチャ
ージアップ回路22のスイッチSp1・・・Spnを短絡
(VCC)させることで電荷が急速に充電される。トラン
ジスタQ22・・・Q2Nに付加されているスイッチSn1・
・・Snnは最大値演算には必要ないので開放にしてお
く。その結果、コンペンセータとして動作するトランジ
スタQ11の出力はスイッチS21の“2”の経路を通り外
部に最大値演算値Vout =V1 ∨V2 ・・・∨VN を出
力する。また回路遅延も改善される。
【0014】図3は図1の実施例の各スイッチをパスト
ランジスタで構成した例を示している。図のようにスイ
ッチS11,S12,S21,S22をそれぞれ“2”側がオン
にすると最大値回路が形成され、図の太線の経路で電圧
が印加されてVout 端子にはトランジスタQ21のベース
とトランジスタQ22のベースに掛かった電圧のうち高い
方が出力される。このとき、最小値回路の方のトランジ
スタQ12はコンペンセータとして働くが他方のトランジ
スタQ11はフローティング状態となるため、チャージ回
路のチャージアップ回路12のパストランジスタをオン
にしてトランジスタQ11のベースを強制的に電源電圧
(VCC)まで引上げ、電荷を急速に充電してやる。スイ
ッチS11,S12,S21,S22を“1”側がオンになるよ
うにして最小値回路を形成した場合は、チャージ回路1
0のチャージダウン回路11のパストランジスタをオン
にすることによりトランジスタQ22のベースを強制的に
GNDに落とし、電荷を急速に放電する。
ランジスタで構成した例を示している。図のようにスイ
ッチS11,S12,S21,S22をそれぞれ“2”側がオン
にすると最大値回路が形成され、図の太線の経路で電圧
が印加されてVout 端子にはトランジスタQ21のベース
とトランジスタQ22のベースに掛かった電圧のうち高い
方が出力される。このとき、最小値回路の方のトランジ
スタQ12はコンペンセータとして働くが他方のトランジ
スタQ11はフローティング状態となるため、チャージ回
路のチャージアップ回路12のパストランジスタをオン
にしてトランジスタQ11のベースを強制的に電源電圧
(VCC)まで引上げ、電荷を急速に充電してやる。スイ
ッチS11,S12,S21,S22を“1”側がオンになるよ
うにして最小値回路を形成した場合は、チャージ回路1
0のチャージダウン回路11のパストランジスタをオン
にすることによりトランジスタQ22のベースを強制的に
GNDに落とし、電荷を急速に放電する。
【0015】図4は図3の実施例において、チャージ回
路10を設けた場合と設けない場合の応答時間を比較し
て示すものであり、(a)の本発明実施例では5Vのス
テップ入力に対して24nsの時間遅れで出力が得られ
るのに対し、(b)の従来回路では152nsと、フロ
ーティングトランジスタの電荷による応答遅れが大きい
ことが分かる。
路10を設けた場合と設けない場合の応答時間を比較し
て示すものであり、(a)の本発明実施例では5Vのス
テップ入力に対して24nsの時間遅れで出力が得られ
るのに対し、(b)の従来回路では152nsと、フロ
ーティングトランジスタの電荷による応答遅れが大きい
ことが分かる。
【0016】
【発明の効果】以上に述べたように、本発明によれば、
次の効果を奏する。
次の効果を奏する。
【0017】 フローティングトランジスタをスイッ
チによりGNDまたは電源電圧VCCに短絡させることで
フローティングトランジスタの電荷を急速に充放電し回
路遅延を改善することができる。
チによりGNDまたは電源電圧VCCに短絡させることで
フローティングトランジスタの電荷を急速に充放電し回
路遅延を改善することができる。
【0018】 フローティングトランジスタのベース
電位を固定にすることで誤動作を防止することができ
る。
電位を固定にすることで誤動作を防止することができ
る。
【図1】 本発明の実施例を示す回路図である。
【図2】 本発明の他の実施例を示す回路図である。
【図3】 本発明の具体的実施例を示す回路図である。
【図4】 本発明実施例と従来例とのステップ応答の例
を示すグラフである。
を示すグラフである。
【図5】 従来例を示す回路図である。
10 チャージ回路、11 チャージダウン回路、12
チャージアップ回路
チャージアップ回路
Claims (1)
- 【請求項1】 複数のPNPバイポーラトランジスタの
エミッタおよびコレクタどうしを互いに接続して各ベー
スに印加された入力信号の最小値を共通エミッタ端子か
ら取り出す最小値回路と、複数のNPNバイポーラトラ
ンジスタのエミッタおよびコレクタどうしを互いに接続
して各ベースに印加された入力信号の最大値を共通エミ
ッタ端子から取り出す最大値回路とを切り換えスイッチ
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小/最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタのベースを低電圧に、最大値回路選択時は最小値回
路のフローティングバイポーラトランジスタのベースを
電源電圧に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする高速被制御最小/
最大回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3333613A JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小/最大回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3333613A JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小/最大回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05165985A true JPH05165985A (ja) | 1993-07-02 |
Family
ID=18268011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3333613A Pending JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小/最大回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05165985A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10485706B2 (en) | 2016-08-29 | 2019-11-26 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
-
1991
- 1991-12-17 JP JP3333613A patent/JPH05165985A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10485706B2 (en) | 2016-08-29 | 2019-11-26 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
US10987251B2 (en) | 2016-08-29 | 2021-04-27 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
US11337861B2 (en) | 2016-08-29 | 2022-05-24 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
US4779014A (en) | BiCMOS logic circuit with additional drive to the pull-down bipolar output transistor | |
US4839537A (en) | BicMO logic circuit | |
JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
EP0361841B1 (en) | Bicmos logic circuit | |
JPH05165985A (ja) | 高速被制御最小/最大回路 | |
US4467223A (en) | Enable gate for 3 state circuits | |
US5034631A (en) | TTL compatible output circuit with a high switching speed | |
US5896058A (en) | High speed totem pole FET driver circuit with differential cross conduction prevention | |
US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
JP2575117B2 (ja) | パワートランジスタのスイツチング制御回路 | |
JP2861300B2 (ja) | Mntl型半導体集積回路装置 | |
JP2737729B2 (ja) | Ecl回路 | |
JPH07303037A (ja) | エミッタ結合型論理回路 | |
JP2617430B2 (ja) | BiCMOS出力段 | |
US5045724A (en) | Circuit for limiting the short circuit output current | |
EP0614280B1 (en) | Semiconductor integrated circuit | |
KR100247313B1 (ko) | 논리 회로 | |
JPH0622326B2 (ja) | 論理ゲート回路 | |
KR100195395B1 (ko) | 히스테리시스가 있는 전자비교기 | |
JP3233473B2 (ja) | 電圧レベル変換回路 | |
JP2511044B2 (ja) | 論理回路 | |
JP3388468B2 (ja) | バイポーラ論理回路 | |
JPS6264121A (ja) | 電界効果トランジスタ回路 |