JPH05136128A - Icチツプ - Google Patents
IcチツプInfo
- Publication number
- JPH05136128A JPH05136128A JP32527091A JP32527091A JPH05136128A JP H05136128 A JPH05136128 A JP H05136128A JP 32527091 A JP32527091 A JP 32527091A JP 32527091 A JP32527091 A JP 32527091A JP H05136128 A JPH05136128 A JP H05136128A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ultrafine particle
- circuit wiring
- particle film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 フォトマスクを用いることなく回路配線を形
成する。さらに、配線パターンの変更にもフレキシブル
に対応することができるICチップの回路配線方式を提
供する。 【構成】 回路配線のうち共通部分や汎用部分(15)
のみを有する未完成ないし半完成のICチップ1aに、
ガスデポジション法を用いて超微粒子膜からなる回路配
線の付加部分(17)を描画配線し、特定用途向けのI
Cチップ1bを完成する。
成する。さらに、配線パターンの変更にもフレキシブル
に対応することができるICチップの回路配線方式を提
供する。 【構成】 回路配線のうち共通部分や汎用部分(15)
のみを有する未完成ないし半完成のICチップ1aに、
ガスデポジション法を用いて超微粒子膜からなる回路配
線の付加部分(17)を描画配線し、特定用途向けのI
Cチップ1bを完成する。
Description
【0001】
【産業上の利用分野】本発明はICチップに関する。具
体的にいうと、超微粒子膜による回路配線を備えたIC
チップに関する。
体的にいうと、超微粒子膜による回路配線を備えたIC
チップに関する。
【0002】
【従来の技術】従来にあっては、ICチップに回路配線
を形成する場合には、ウエハの表面にAl等の電極材料
を蒸着させた後、Al蒸着膜の全面にレジストインキを
印刷し、レジストインキの上にフォトマスクを重ねて露
光し、現像することによって所定パターンのレジスト膜
を形成し、このレジスト膜を通してAl蒸着膜をエッチ
ングすることにより所定パターンの回路配線を形成して
いた。
を形成する場合には、ウエハの表面にAl等の電極材料
を蒸着させた後、Al蒸着膜の全面にレジストインキを
印刷し、レジストインキの上にフォトマスクを重ねて露
光し、現像することによって所定パターンのレジスト膜
を形成し、このレジスト膜を通してAl蒸着膜をエッチ
ングすることにより所定パターンの回路配線を形成して
いた。
【0003】
【発明が解決しようとする課題】したがって、従来の方
法でICチップに回路配線を形成するためには、フォト
マスクが必要であり、ICチップを受注しても、まずフ
ォトマスクを製作しなければならず、受注から納期まで
の期間が長くならざるを得なかった。
法でICチップに回路配線を形成するためには、フォト
マスクが必要であり、ICチップを受注しても、まずフ
ォトマスクを製作しなければならず、受注から納期まで
の期間が長くならざるを得なかった。
【0004】また、1つのフォトマスクからは1種類の
ICチップしか製造することができず、回路配線のパタ
ーンが1箇所でも変更になると、フォトマスクを作り直
す必要があり、フレキシブルに回路配線のパターン変更
に対応することができなかった。
ICチップしか製造することができず、回路配線のパタ
ーンが1箇所でも変更になると、フォトマスクを作り直
す必要があり、フレキシブルに回路配線のパターン変更
に対応することができなかった。
【0005】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、フォトマス
クを用いることなく回路配線を形成することができ、さ
らに、配線パターンの変更にもフレキシブルに対応する
ことができるICチップを提供することにある。
れたものであり、その目的とするところは、フォトマス
クを用いることなく回路配線を形成することができ、さ
らに、配線パターンの変更にもフレキシブルに対応する
ことができるICチップを提供することにある。
【0006】
【課題を解決するための手段】本発明による第1のIC
チップは、ガスデポジション法により成膜された導電体
超微粒子膜によって表面に回路配線を形成したことを特
徴としている。
チップは、ガスデポジション法により成膜された導電体
超微粒子膜によって表面に回路配線を形成したことを特
徴としている。
【0007】また、本発明による第2のICチップは、
未完成ないし半完成の回路配線と、ガスデポジション法
により成膜された導電体超微粒子膜からなる付加回路配
線とによって回路配線を完成させたことを特徴としてい
る。
未完成ないし半完成の回路配線と、ガスデポジション法
により成膜された導電体超微粒子膜からなる付加回路配
線とによって回路配線を完成させたことを特徴としてい
る。
【0008】
【作用】本発明にあっては、ウエハに超微粒子を吹き付
けるためのノズル等をウエハに対して相対的に移動させ
ることにより所望のパターンの回路配線を形成すること
ができる。したがって、フォトマスクが不要で、エッチ
ングを行なう必要もなく、描画法によってドライ雰囲気
中で所望パターンの回路配線を形成することができる。
けるためのノズル等をウエハに対して相対的に移動させ
ることにより所望のパターンの回路配線を形成すること
ができる。したがって、フォトマスクが不要で、エッチ
ングを行なう必要もなく、描画法によってドライ雰囲気
中で所望パターンの回路配線を形成することができる。
【0009】また、フォトマスクを作製する必要がな
く、エッチングやエッチング後の洗浄等を行なう必要も
ないので、ICチップの製造期間や納期を短縮すること
ができる。
く、エッチングやエッチング後の洗浄等を行なう必要も
ないので、ICチップの製造期間や納期を短縮すること
ができる。
【0010】また、汎用性の高い共通部分のみを未完成
ないし半完成の回路配線として形成しておき、用途に応
じて超微粒子膜の回路配線を付加するようにすれば、1
種の未完成ないし半完成回路配線から複数種類の回路配
線を得ることができ、ICチップのカスタム化にも対応
できる。
ないし半完成の回路配線として形成しておき、用途に応
じて超微粒子膜の回路配線を付加するようにすれば、1
種の未完成ないし半完成回路配線から複数種類の回路配
線を得ることができ、ICチップのカスタム化にも対応
できる。
【0011】さらに、レーザ光を用いた回路配線の溶断
法と組合せれば、容易に回路配線を修正することもでき
る。
法と組合せれば、容易に回路配線を修正することもでき
る。
【0012】さらに、ウエハの状態に限らず、チップの
状態や基板等に実装された後でも回路配線を形成した
り、修正したり、付加したりできる。
状態や基板等に実装された後でも回路配線を形成した
り、修正したり、付加したりできる。
【0013】
【実施例】図1は導電体超微粒子膜2を形成するための
超微粒子膜形成装置3を示す概略構成図である。これ
は、ガスデポジション法(第90回ニューセラミクス懇
話会研究会資料に掲載されている。)を利用して超微粒
子膜2を直接に描画する装置であって、超微粒子生成室
4と膜形成室5を有し、両室4,5は搬送管6によって
結ばれている。また、超微粒子生成室4内と膜形成室5
内は真空ポンプ7によって減圧できるようになってい
る。超微粒子生成室4には流量調整弁8を介してHeガ
ス等のガス9が供給されている。この超微粒子生成室4
には、抵抗加熱法を熱源とする蒸発槽10が設けられて
おり、蒸発槽10内には超微粒子膜2を形成するための
導電体原料11が入れられている。一方、膜形成室5内
には、ICチップ1を保持して移動させるためのマニピ
ュレータ12が設けられており、搬送管6からマニピュ
レータ12側へ向けてノズル13が突出している。
超微粒子膜形成装置3を示す概略構成図である。これ
は、ガスデポジション法(第90回ニューセラミクス懇
話会研究会資料に掲載されている。)を利用して超微粒
子膜2を直接に描画する装置であって、超微粒子生成室
4と膜形成室5を有し、両室4,5は搬送管6によって
結ばれている。また、超微粒子生成室4内と膜形成室5
内は真空ポンプ7によって減圧できるようになってい
る。超微粒子生成室4には流量調整弁8を介してHeガ
ス等のガス9が供給されている。この超微粒子生成室4
には、抵抗加熱法を熱源とする蒸発槽10が設けられて
おり、蒸発槽10内には超微粒子膜2を形成するための
導電体原料11が入れられている。一方、膜形成室5内
には、ICチップ1を保持して移動させるためのマニピ
ュレータ12が設けられており、搬送管6からマニピュ
レータ12側へ向けてノズル13が突出している。
【0014】しかして、ICチップ1をマニピュレータ
12に保持させ、真空ポンプ7により膜形成室5を減圧
すると共に超微粒子生成室4にガス9を送り込んで加圧
しながら、蒸発槽10で導電体原料11を加熱して蒸発
させると、蒸発原子は空中で凝集して超微粒子となり、
超微粒子生成室4と膜形成室5との差圧によりHeガス
等のガス9と共に搬送管6を通って膜形成室5へ送ら
れ、ノズル13から高速でICチップ1の表面へ噴射さ
れ、図2に示すように超微粒子膜2を形成される。この
ときICチップ1を移動させて走査することにより、マ
スクを用いることなく所望パターンの超微粒子膜2を形
成することができる。
12に保持させ、真空ポンプ7により膜形成室5を減圧
すると共に超微粒子生成室4にガス9を送り込んで加圧
しながら、蒸発槽10で導電体原料11を加熱して蒸発
させると、蒸発原子は空中で凝集して超微粒子となり、
超微粒子生成室4と膜形成室5との差圧によりHeガス
等のガス9と共に搬送管6を通って膜形成室5へ送ら
れ、ノズル13から高速でICチップ1の表面へ噴射さ
れ、図2に示すように超微粒子膜2を形成される。この
ときICチップ1を移動させて走査することにより、マ
スクを用いることなく所望パターンの超微粒子膜2を形
成することができる。
【0015】例えば、マニピュレータ12によってIC
チップ1を直線的に移動させながら超微粒子膜2を形成
すれば、図3(a)に示すように直線状パターンの超微
粒子膜2を形成することができる。この直線状の超微粒
子膜2の幅はノズル13の先端径によって決まる。ま
た、そのときシャッターによりノズル13を開閉すれ
ば、図3(b)に示すように断続的な(あるいは、点状
の)パターンの超微粒子膜2を得ることができる。さら
に、マニピュレータ12によってICチップ1を回転さ
せれば、図3(c)に示すように、環状パターンの超微
粒子膜2を形成することができる。また、ICチップ1
を2次元的に走査させれば、面状の超微粒子膜2を形成
することもできる。
チップ1を直線的に移動させながら超微粒子膜2を形成
すれば、図3(a)に示すように直線状パターンの超微
粒子膜2を形成することができる。この直線状の超微粒
子膜2の幅はノズル13の先端径によって決まる。ま
た、そのときシャッターによりノズル13を開閉すれ
ば、図3(b)に示すように断続的な(あるいは、点状
の)パターンの超微粒子膜2を得ることができる。さら
に、マニピュレータ12によってICチップ1を回転さ
せれば、図3(c)に示すように、環状パターンの超微
粒子膜2を形成することができる。また、ICチップ1
を2次元的に走査させれば、面状の超微粒子膜2を形成
することもできる。
【0016】こうして、ICチップ1の上にガスデポジ
ション法によって超微粒子膜2を形成すれば、マスク等
を用いることなくインラインで超微粒子膜2からなる回
路配線を形成することができ、量産化にも適する。しか
も、回路配線として用いることができる導電体原料11
の材質の選択範囲も広くなる。また、ICチップ1は加
熱されないので、耐熱性のないICチップや耐熱性の低
いICチップも用いることが可能になる。さらに、超微
粒子生成室4と膜形成室5との差圧、ICチップ1の温
度、超微粒子の温度、噴射速度及び流量等によって超微
粒子膜2の密度や粒径、結晶粒界等を変化させることが
でき、またICチップ1の移動速度や超微粒子の噴射量
や超微粒子膜の重ね塗り等によって超微粒子膜2の膜厚
を変えることができるので、これらをコントロールする
ことにより超微粒子膜2の抵抗値等を調整できる。
ション法によって超微粒子膜2を形成すれば、マスク等
を用いることなくインラインで超微粒子膜2からなる回
路配線を形成することができ、量産化にも適する。しか
も、回路配線として用いることができる導電体原料11
の材質の選択範囲も広くなる。また、ICチップ1は加
熱されないので、耐熱性のないICチップや耐熱性の低
いICチップも用いることが可能になる。さらに、超微
粒子生成室4と膜形成室5との差圧、ICチップ1の温
度、超微粒子の温度、噴射速度及び流量等によって超微
粒子膜2の密度や粒径、結晶粒界等を変化させることが
でき、またICチップ1の移動速度や超微粒子の噴射量
や超微粒子膜の重ね塗り等によって超微粒子膜2の膜厚
を変えることができるので、これらをコントロールする
ことにより超微粒子膜2の抵抗値等を調整できる。
【0017】超微粒子膜2を形成するための材質として
は、種々のものを用いることができ、例えば、Fe,N
i,Co,Fe−Ni,Fe−Co,Ni−Cu,C
u,Ag,Au,Sn,Ag−Cu,Ti,Mn,T
a,Mo,Al,Pb,In,Cr,Pt,Sr,P
d,Y,Nb,Li,Ba,C,Bi,Ca,その他の
金属及び合金系などを用いることができる。
は、種々のものを用いることができ、例えば、Fe,N
i,Co,Fe−Ni,Fe−Co,Ni−Cu,C
u,Ag,Au,Sn,Ag−Cu,Ti,Mn,T
a,Mo,Al,Pb,In,Cr,Pt,Sr,P
d,Y,Nb,Li,Ba,C,Bi,Ca,その他の
金属及び合金系などを用いることができる。
【0018】また、蒸発槽10内に沸点温度の等しい金
属の合金を入れておけば、合金の超微粒子膜2を形成す
ることもできる。さらに、超微粒子生成室5内に2つ以
上の蒸発槽10を設けて異なる金属材料を入れておけ
ば、両金属材料の沸点温度が異なる場合でも、2元系合
金(共晶合金)等の超微粒子膜2を形成できる。例え
ば、このような合金作製法によれば、超微粒子膜2のオ
ーミック接触性を良好にしたり、適当なドーパントを母
材金属に入れたりすることができる。
属の合金を入れておけば、合金の超微粒子膜2を形成す
ることもできる。さらに、超微粒子生成室5内に2つ以
上の蒸発槽10を設けて異なる金属材料を入れておけ
ば、両金属材料の沸点温度が異なる場合でも、2元系合
金(共晶合金)等の超微粒子膜2を形成できる。例え
ば、このような合金作製法によれば、超微粒子膜2のオ
ーミック接触性を良好にしたり、適当なドーパントを母
材金属に入れたりすることができる。
【0019】図4は別な超微粒子膜形成装置14を示す
概略構成図である。これは、2つの超微粒子生成室4
a,4bと膜形成室5を有し、両超微粒子生成室4a,
4bと膜形成室5とはそれぞれ搬送管6a,6bによっ
て結ばれている。各超微粒子生成室4a,4bには、抵
抗加熱法を熱源とする蒸発槽10a,10bが設けられ
ており、各蒸発槽10a,10b内には超微粒子膜2を
形成するための異なる原料11a,11b(少なくとも
一方は導電体原料である。)が入れられている。一方、
膜形成室5内には、ICチップ1を保持し移動させるた
めのマニピュレータ12が設けられており、隣接して配
置された各搬送管6a,6bからマニピュレータ12側
へ向けてそれぞれノズル13a,13bが突出してい
る。
概略構成図である。これは、2つの超微粒子生成室4
a,4bと膜形成室5を有し、両超微粒子生成室4a,
4bと膜形成室5とはそれぞれ搬送管6a,6bによっ
て結ばれている。各超微粒子生成室4a,4bには、抵
抗加熱法を熱源とする蒸発槽10a,10bが設けられ
ており、各蒸発槽10a,10b内には超微粒子膜2を
形成するための異なる原料11a,11b(少なくとも
一方は導電体原料である。)が入れられている。一方、
膜形成室5内には、ICチップ1を保持し移動させるた
めのマニピュレータ12が設けられており、隣接して配
置された各搬送管6a,6bからマニピュレータ12側
へ向けてそれぞれノズル13a,13bが突出してい
る。
【0020】しかして、マニピュレータ12によってI
Cチップ1を移動させながら、第1の原料11aからな
る超微粒子をノズル13aから高速でICチップ1へ噴
射し、下側超微粒子膜2aを形成し、第二の原料11b
からなる超微粒子をノズル13bから噴射して下側超微
粒子膜2aの上に上側超微粒子膜2bを形成する。この
結果、下側超微粒子膜2aと上側超微粒子膜2bとから
なる図5のような傾斜複合組成の超微粒子膜2が得られ
る。
Cチップ1を移動させながら、第1の原料11aからな
る超微粒子をノズル13aから高速でICチップ1へ噴
射し、下側超微粒子膜2aを形成し、第二の原料11b
からなる超微粒子をノズル13bから噴射して下側超微
粒子膜2aの上に上側超微粒子膜2bを形成する。この
結果、下側超微粒子膜2aと上側超微粒子膜2bとから
なる図5のような傾斜複合組成の超微粒子膜2が得られ
る。
【0021】したがって、上記のような装置を用いてガ
スデポジション法により超微粒子膜からなる回路配線を
形成すれば、マスクを用いることなく描画法によりドラ
イ雰囲気中でICチップ1に回路配線を形成することが
できる。また、ICチップ1の回路配線は、ガスデポジ
ション法による超微粒子膜で全体を形成してもよく、一
部をガスデポジション法による超微粒子膜としてもよ
く、カスタムIC等に適している。そこで、以下に具体
的な回路配線の構成について説明する。
スデポジション法により超微粒子膜からなる回路配線を
形成すれば、マスクを用いることなく描画法によりドラ
イ雰囲気中でICチップ1に回路配線を形成することが
できる。また、ICチップ1の回路配線は、ガスデポジ
ション法による超微粒子膜で全体を形成してもよく、一
部をガスデポジション法による超微粒子膜としてもよ
く、カスタムIC等に適している。そこで、以下に具体
的な回路配線の構成について説明する。
【0022】図6(a)(b)は本発明の一実施例によ
る半完成品のICチップ(カスタムICチップ)1a及
び完成品のICチップ1bを示す平面図である。半完成
品のICチップ1aは、所定の半導体構造を完成された
ウエハの表面に回路配線のうち共通部分の回路配線15
のみを設け、その上にパッシベーション膜16を形成し
たものである。この共通部分の(半完成)回路配線15
は、ウエハの表面にAl等の電極用金属材料を蒸着さ
せ、これをエッチングすることによって形成されたもの
であって、後から用途に応じて必要な配線を施すことが
できるよう配線パッド15aをパッシベーション膜16
から露出させられている。
る半完成品のICチップ(カスタムICチップ)1a及
び完成品のICチップ1bを示す平面図である。半完成
品のICチップ1aは、所定の半導体構造を完成された
ウエハの表面に回路配線のうち共通部分の回路配線15
のみを設け、その上にパッシベーション膜16を形成し
たものである。この共通部分の(半完成)回路配線15
は、ウエハの表面にAl等の電極用金属材料を蒸着さ
せ、これをエッチングすることによって形成されたもの
であって、後から用途に応じて必要な配線を施すことが
できるよう配線パッド15aをパッシベーション膜16
から露出させられている。
【0023】しかして、半完成品(汎用品)のICチッ
プ1aを特定用途向けの完成品とするには、出荷時や組
み立て時等に、上記超微粒子膜形成装置を用いてガスデ
ポジション法により接続の必要のある配線パッド15a
間に超微粒子膜からなる回路配線17を図6(b)のよ
うに対角状に描画配線し、ICチップ1b及びその回路
配線を完成する。
プ1aを特定用途向けの完成品とするには、出荷時や組
み立て時等に、上記超微粒子膜形成装置を用いてガスデ
ポジション法により接続の必要のある配線パッド15a
間に超微粒子膜からなる回路配線17を図6(b)のよ
うに対角状に描画配線し、ICチップ1b及びその回路
配線を完成する。
【0024】また、用途が異なる場合には、その用途に
応じて、例えば図7(a)に示すように対向している各
配線パッド15a同志を超微粒子膜の回路配線17で接
続したり、図7(b)に示すように配線パッド15aに
直列に回路配線17を配線したり、図7(c)に示すよ
うに配線したりして、異なる用途向けのICチップ1b
を製作することができる。なお、ガスデポジション法に
よって超微粒子膜からなる回路配線17を付加すること
に加え、レーザ光によって半完成品のICチップ1aの
回路配線を断線させれば、より多種のICチップを製作
することができる。
応じて、例えば図7(a)に示すように対向している各
配線パッド15a同志を超微粒子膜の回路配線17で接
続したり、図7(b)に示すように配線パッド15aに
直列に回路配線17を配線したり、図7(c)に示すよ
うに配線したりして、異なる用途向けのICチップ1b
を製作することができる。なお、ガスデポジション法に
よって超微粒子膜からなる回路配線17を付加すること
に加え、レーザ光によって半完成品のICチップ1aの
回路配線を断線させれば、より多種のICチップを製作
することができる。
【0025】図8(a)は本発明の別な実施例による半
完成品のICチップ1aの回路配線15の別なパターン
であって、必要に応じて接続される回路配線15の端部
同志を接近させて対向させてある。したがって、この回
路配線15同志を接続する必要がある場合には、図8
(b)に示すように、ガスデポジション法により超微粒
子膜による回路配線17を点状に形成して配線パッド1
5a同志を電気的に接続するだけでよく、回路配線17
の描画効率が向上する。また、回路配線17の露出長な
いし露出面積が小さくなるので、ICチップ1bの信頼
性が損われにくい。
完成品のICチップ1aの回路配線15の別なパターン
であって、必要に応じて接続される回路配線15の端部
同志を接近させて対向させてある。したがって、この回
路配線15同志を接続する必要がある場合には、図8
(b)に示すように、ガスデポジション法により超微粒
子膜による回路配線17を点状に形成して配線パッド1
5a同志を電気的に接続するだけでよく、回路配線17
の描画効率が向上する。また、回路配線17の露出長な
いし露出面積が小さくなるので、ICチップ1bの信頼
性が損われにくい。
【0026】図9(a)(b)は本発明のさらに別な実
施例によるICチップの回路配線方法を示している。図
9(a)に示すものは、CPU(マイクロプロセッサ)
18やメモリ19等のスタンダードセルを未配線で設け
られた未完成品のICチップ1aであって、このICチ
ップ1aは、図9(b)に示すように、用途に応じてC
PU18の電極とメモリ19の電極間をガスデポジショ
ン法によって超微粒子膜からなる回路配線17で結び、
ユーザの要求する仕様に合わせた特定用途向けのICチ
ップ1bを製作される。
施例によるICチップの回路配線方法を示している。図
9(a)に示すものは、CPU(マイクロプロセッサ)
18やメモリ19等のスタンダードセルを未配線で設け
られた未完成品のICチップ1aであって、このICチ
ップ1aは、図9(b)に示すように、用途に応じてC
PU18の電極とメモリ19の電極間をガスデポジショ
ン法によって超微粒子膜からなる回路配線17で結び、
ユーザの要求する仕様に合わせた特定用途向けのICチ
ップ1bを製作される。
【0027】図10(a)(b)は本発明のさらに別な
実施例によるICチップのさらに別な回路配線方法を示
す。図10(a)は図9(a)のICチップ1aを基板
20の上に実装し、ICチップ1aと基板20の間をワ
イヤー21でボンディングした状態を示している。この
ICチップ1aの回路配線は、基板20への実装後にも
可能であり、図10(b)は、図10(a)のようにI
Cチップ1aを基板20に実装した状態でガスデポジシ
ョン法によりCPU18とメモリ19との間に超微粒子
膜からなる回路配線17を施した状態を示している。
実施例によるICチップのさらに別な回路配線方法を示
す。図10(a)は図9(a)のICチップ1aを基板
20の上に実装し、ICチップ1aと基板20の間をワ
イヤー21でボンディングした状態を示している。この
ICチップ1aの回路配線は、基板20への実装後にも
可能であり、図10(b)は、図10(a)のようにI
Cチップ1aを基板20に実装した状態でガスデポジシ
ョン法によりCPU18とメモリ19との間に超微粒子
膜からなる回路配線17を施した状態を示している。
【0028】図11は本発明のさらに別な実施例による
ICチップ1bを示す断面図である。この実施例にあっ
ては、ウエハ22の上にガスデポジション法により超微
粒子膜からなる回路配線17a,17bを形成した後、
この回路配線の上にガスデポジション法によってパッシ
ベーション膜23を形成し、ICチップ1bの耐湿性及
び耐マイグレーション特性を向上させてもいる。また、
回路配線17a,17bをパッシベーション膜23によ
って覆うことにより、回路配線17a,17bを交差さ
せてクロスオーバ配線している。
ICチップ1bを示す断面図である。この実施例にあっ
ては、ウエハ22の上にガスデポジション法により超微
粒子膜からなる回路配線17a,17bを形成した後、
この回路配線の上にガスデポジション法によってパッシ
ベーション膜23を形成し、ICチップ1bの耐湿性及
び耐マイグレーション特性を向上させてもいる。また、
回路配線17a,17bをパッシベーション膜23によ
って覆うことにより、回路配線17a,17bを交差さ
せてクロスオーバ配線している。
【0029】
【発明の効果】本発明によれば、超微粒子流またはIC
チップを走査させることにより所望のパターンの超微粒
子膜を得ることができ、フォトマスク等を用いることな
くドライ法によって簡単な工程で回路配線を形成するこ
とができる。したがって、ICチップの製造期間や納期
を短縮することができる。
チップを走査させることにより所望のパターンの超微粒
子膜を得ることができ、フォトマスク等を用いることな
くドライ法によって簡単な工程で回路配線を形成するこ
とができる。したがって、ICチップの製造期間や納期
を短縮することができる。
【0030】しかも、ガスデポジション法によれば超微
粒子膜の材質も限定されず、配線用材料の選択の幅も広
くなる。また、ICチップに熱ストレスを与える恐れも
少なくなる。
粒子膜の材質も限定されず、配線用材料の選択の幅も広
くなる。また、ICチップに熱ストレスを与える恐れも
少なくなる。
【0031】また、汎用性の高い共通部分のみを未完成
の回路配線として形成しておき、用途に応じて超微粒子
膜の回路配線を付加するようにすれば、1種の未完成回
路配線から複数種類の回路配線を得ることができ、IC
チップのカスタム化にも対応できる。
の回路配線として形成しておき、用途に応じて超微粒子
膜の回路配線を付加するようにすれば、1種の未完成回
路配線から複数種類の回路配線を得ることができ、IC
チップのカスタム化にも対応できる。
【0032】さらに、ウエハの状態に限らず、チップの
状態や基板等に実装された後でも回路配線を形成した
り、修正したり、付加したりできる。
状態や基板等に実装された後でも回路配線を形成した
り、修正したり、付加したりできる。
【図1】本発明の一実施例にかかる超微粒子膜形成装置
を示す概略構成図である。
を示す概略構成図である。
【図2】同上の装置によってICチップの上に形成され
た超微粒子膜を示す一部破断した正面図である。
た超微粒子膜を示す一部破断した正面図である。
【図3】(a)(b)(c)は上記超微粒子膜形成装置
によって形成される超微粒子膜のパターンの数例を示す
図である。
によって形成される超微粒子膜のパターンの数例を示す
図である。
【図4】本発明の別な実施例にかかる超微粒子膜形成装
置を示す概略構成図である。
置を示す概略構成図である。
【図5】同上の装置によってICチップの上に形成され
た超微粒子膜を示す一部破断した正面図である。
た超微粒子膜を示す一部破断した正面図である。
【図6】本発明の一実施例であって、(a)は半完成品
のICチップを示す平面図、(b)は完成品のICチッ
プを示す平面図である。
のICチップを示す平面図、(b)は完成品のICチッ
プを示す平面図である。
【図7】(a)(b)(c)は同上の別な配線例を示す
平面図である。
平面図である。
【図8】本発明の別な実施例であって、(a)は半完成
品のICチップの回路配線を示す平面図、(b)は完成
品のICチップの回路配線を示す平面図である。
品のICチップの回路配線を示す平面図、(b)は完成
品のICチップの回路配線を示す平面図である。
【図9】本発明のさらに別な実施例であって、(a)は
未完成品のICチップを示す平面図、(b)は完成品の
ICチップの回路配線を示す平面図である。
未完成品のICチップを示す平面図、(b)は完成品の
ICチップの回路配線を示す平面図である。
【図10】本発明のさらに別な実施例であって、(a)
は基板に実装された未完成品のICチップを示す斜視
図、(b)は基板に実装された完成品のICチップを示
す斜視図である。
は基板に実装された未完成品のICチップを示す斜視
図、(b)は基板に実装された完成品のICチップを示
す斜視図である。
【図11】本発明のさらに別な実施例を示す断面図であ
る。
る。
1a,1b ICチップ 15 回路配線 17,17a,17b 超微粒子膜からなる回路配線
Claims (2)
- 【請求項1】 ガスデポジション法により成膜された導
電体超微粒子膜によって表面に回路配線を形成したIC
チップ。 - 【請求項2】 未完成ないし半完成の回路配線と、ガス
デポジション法により成膜された導電体超微粒子膜から
なる付加回路配線とによって回路配線を完成させたIC
チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32527091A JPH05136128A (ja) | 1991-11-12 | 1991-11-12 | Icチツプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32527091A JPH05136128A (ja) | 1991-11-12 | 1991-11-12 | Icチツプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05136128A true JPH05136128A (ja) | 1993-06-01 |
Family
ID=18174939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32527091A Pending JPH05136128A (ja) | 1991-11-12 | 1991-11-12 | Icチツプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05136128A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
US6803075B2 (en) | 2002-04-23 | 2004-10-12 | Canon Kabushiki Kaisha | Method employing plurality of particles and pressure differentials to deposit film |
JP2014039056A (ja) * | 2013-10-09 | 2014-02-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-11-12 JP JP32527091A patent/JPH05136128A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
US5976393A (en) * | 1994-07-21 | 1999-11-02 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
US6803075B2 (en) | 2002-04-23 | 2004-10-12 | Canon Kabushiki Kaisha | Method employing plurality of particles and pressure differentials to deposit film |
JP2014039056A (ja) * | 2013-10-09 | 2014-02-27 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5892287A (en) | Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip | |
CN109385618A (zh) | 用于在反应室内分配气体的淋喷头组件和用于控制所利用的淋喷头组件的温度均匀度的方法 | |
US7721423B2 (en) | Method of manufacturing alloy circuit board | |
EP0147576B1 (en) | Process for forming elongated solder connections between a semiconductor device and a supporting substrate | |
US6076723A (en) | Metal jet deposition system | |
US20040232109A1 (en) | Mask unit and film deposition apparatus using the same | |
US6331681B1 (en) | Electrical connection device for forming and semiconductor device having metal bump electrical connection | |
JP2024012570A (ja) | センサ素子及びセンサ素子を製造する方法 | |
US6069026A (en) | Semiconductor device and method of fabrication | |
JPH05136128A (ja) | Icチツプ | |
US4685030A (en) | Surface mounted circuits including hybrid circuits, having CVD interconnects, and method of preparing the circuits | |
JPH1131577A (ja) | 薄膜型発熱ヒーター及びその製造方法 | |
US3768986A (en) | Laminated lead frame and method of producing same | |
JPH0548235A (ja) | 回路基板 | |
US6338973B1 (en) | Semiconductor device and method of fabrication | |
US6372623B1 (en) | Semiconductor device and method of fabrication | |
CN1983495B (zh) | 制备薄膜的方法和制造电子发射器件的方法 | |
JPH05132756A (ja) | メツキ被膜形成方法 | |
US6432207B1 (en) | Method and structure for baking a wafer | |
JP2023519499A (ja) | 温度センサアセンブリ及び温度センサアセンブリを製造する方法 | |
US3066053A (en) | Method for producing semiconductor devices | |
JP2001297977A (ja) | 急速加熱・冷却板 | |
KR101993425B1 (ko) | 반도체 제조에 사용되는 면상 발열체 및 이의 제조방법 | |
JP3463790B2 (ja) | 配線基板 | |
JPH0637209A (ja) | 半導体装置 |