JPH0510430Y2 - - Google Patents
Info
- Publication number
- JPH0510430Y2 JPH0510430Y2 JP1986129010U JP12901086U JPH0510430Y2 JP H0510430 Y2 JPH0510430 Y2 JP H0510430Y2 JP 1986129010 U JP1986129010 U JP 1986129010U JP 12901086 U JP12901086 U JP 12901086U JP H0510430 Y2 JPH0510430 Y2 JP H0510430Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pin diode
- attenuation
- amagc
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Attenuators (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、AM部とFM部が1つのチユーナと
して組み込まれたAM/FMチユーナにおける
AGC回路に関するものである。[Detailed explanation of the invention] (Field of industrial application) This invention is applicable to an AM/FM tuner in which an AM section and an FM section are incorporated as one tuner.
It concerns the AGC circuit.
(従来の技術)
第5図に、従来のチユーナの要部ブロツク図を
示す。第5図に示すごとく、従来はAMチユーナ
1とFMチユーナ2とがそれぞれに独立して形成
されている。そして、アンテナ3からのアンテナ
入力はコイル4とコンデンサ5によつて、周波数
の相違するAM帯域信号とFM帯域信号とに分離
され、コイル4を介してAM帯域信号がAMチユ
ーナ1に与えられ、コンデンサ5を介してFM帯
域信号がFMチユーナ2に与えられる。ここで、
AMチユーナ1およびFMチユーナ2には、それ
ぞれピンダイオード減衰回路6,7が設けられて
いて、AMチユーナ1のピンダイオード減衰回路
6はAMAGC信号によつて駆動制御され、FMチ
ユーナ2のピンダイオード減衰回路7はFMAGC
信号によつて駆動制御される。なお、ピンダイオ
ード減衰回路6,7は強いアンテナ入力の入来に
よつてAMおよびFMチユーナ1,2の特性が歪
まないようにするために設けられている。(Prior Art) Figure 5 shows a block diagram of the main parts of a conventional tuner. As shown in Figure 5, conventionally, an AM tuner 1 and an FM tuner 2 are formed independently. An antenna input from an antenna 3 is separated by a coil 4 and a capacitor 5 into an AM band signal and an FM band signal, which have different frequencies, and the AM band signal is given to the AM tuner 1 via the coil 4, and the FM band signal is given to the FM tuner 2 via the capacitor 5. Here,
The AM tuner 1 and the FM tuner 2 are provided with pin diode attenuation circuits 6 and 7, respectively. The pin diode attenuation circuit 6 of the AM tuner 1 is driven and controlled by an AMAGC signal, and the pin diode attenuation circuit 7 of the FM tuner 2 is driven and controlled by an FMAGC signal.
The pin diode attenuation circuits 6 and 7 are provided to prevent the characteristics of the AM and FM tuners 1 and 2 from being distorted by a strong antenna input.
(考案が解決しようとする問題点)
上記のチユーナにあつては、AMチユーナ1お
よびFMチユーナ2にそれぞれ独立したピンダイ
オード減衰回路6,7が設けられている。そし
て、これらのピンダイオード減衰回路6,7に含
まれるピンダイオードは高価なものである。した
がつて、従来のものはチユーナ全体として高価な
ものになるという問題点があつた。(Problems to be Solved by the Invention) In the tuner described above, the AM tuner 1 and the FM tuner 2 are provided with independent pin diode attenuation circuits 6 and 7, respectively. The pin diodes included in these pin diode attenuation circuits 6 and 7 are expensive. Therefore, the problem with the conventional one was that the tuner as a whole was expensive.
本考案の目的は、上記した従来のチユーナの問
題点を解決するためになされたもので、1個のピ
ンダイオード減衰回路をAM部とFM部で共用す
ることで、チユーナ全体を安価に構成できるよう
にしたAM/FMチユーナのAGC回路を提供する
ことにある。 The purpose of this invention was to solve the problems of the conventional tuner mentioned above. By sharing one pin diode attenuation circuit between the AM section and the FM section, the entire tuner can be constructed at low cost. The purpose of the present invention is to provide an AGC circuit for an AM/FM tuner.
(問題点を解決するための手段)
かかる目的を達成するために、本考案のAM/
FMチユーナのAGC回路は、AM部とFM部に分
岐される前のアンテナ入力の信号線路と接地間
に、ピンダイオード減衰回路を介装し、このピン
ダイオード減衰回路は減衰量の制御を並列的に行
なう2つの制御手段を含み、前記AM部から出力
されるAMAGC信号を一方の前記制御手段に与
え、前記FM部から出力されるFMAGC信号を他
方の前記制御手段に与え、AM受信時に前記
AMAGC信号に応じて一方の前記制御手段で減
衰量を制御するとともに前記FMAGC信号により
他方の前記制御手段が減衰量を零とするよう動作
し、FM受信時に前記FMAGC信号に応じて他方
の前記制御手段で減衰量を制御するとともに前記
AMAGC信号により一方の前記制御手段が減衰
量を零とするよう動作する構成とされている。(Means for solving the problem) In order to achieve this purpose, the AM/
The AGC circuit of the FM tuner has a pin diode attenuation circuit interposed between the antenna input signal line and ground before being branched into the AM section and the FM section, and this pin diode attenuation circuit controls the amount of attenuation in parallel. The AMAGC signal output from the AM section is given to one of the control means, the FMAGC signal output from the FM section is given to the other control means, and the AMAGC signal output from the AM section is given to the other control means.
In response to the AMAGC signal, one of the control means controls the attenuation amount, and in response to the FMAGC signal, the other control means operates to make the attenuation amount zero, and when receiving FM, the other control means operates in response to the FMAGC signal. The attenuation amount is controlled by means and the above-mentioned
The AMAGC signal causes one of the control means to operate so as to reduce the amount of attenuation to zero.
(作用)
アンテナ入力の信号線路と接地間にピンダイオ
ード減衰回路が介装されているので、強入力時の
アンテナ入力信号がRF増幅回路の前段で減衰さ
れ、RF増幅回路で歪を生ずるのだ防止し得る。
そして、AM受信時は、FM信号が受信されずに
FMAGC信号はFM入力信号のない状態であり、
FMAGC信号が与えられる制御手段は減衰量を零
とするよう動作する。そこで、並列的に設けられ
たAMAGC信号が与えられる制御手段により
AMAGC信号に応じて減衰量が制御される。ま
た、FM受信時は、AM信号が受信されずに
AMAGC信号はAM入力信号のない状態であり、
AMAGC信号が与えられる制御手段は減衰量を
零とするよう動作する。そこで、並列的に設けら
れたFMAGC信号が与えられる制御手段により
FMAGC信号に応じて減衰量が制御される。(Function) Since a pin diode attenuation circuit is interposed between the antenna input signal line and the ground, the antenna input signal during strong input is attenuated before the RF amplifier circuit, causing distortion in the RF amplifier circuit. Can be prevented.
And when receiving AM, the FM signal is not received.
FMAGC signal is without FM input signal,
The control means to which the FMAGC signal is applied operates to make the attenuation amount zero. Therefore, by using a control means provided in parallel and receiving the AMAGC signal,
The amount of attenuation is controlled according to the AMAGC signal. Also, when receiving FM, the AM signal may not be received.
AMAGC signal is the state without AM input signal,
The control means to which the AMAGC signal is applied operates to make the attenuation amount zero. Therefore, by using control means provided in parallel and receiving FMAGC signals,
The amount of attenuation is controlled according to the FMAGC signal.
(実施例の説明)
以下、本考案の実施例を第1図および第2図を
参照して説明する。第1図は、本考案のAM/
FMチユーナのAGC回路が設けられたチユーナの
要部ブロツク図であり、第2図は、第1図の具体
的一実施例の回路図である。(Description of Embodiments) Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2. Figure 1 shows the AM/
2 is a block diagram of a main part of an FM tuner provided with an AGC circuit, and FIG. 2 is a circuit diagram of a specific embodiment of FIG. 1.
第1図において、AM部10とFM部11とを
有するAM/FMチユーナ12に、アンテナ13
からアンテナ入力が与えられる。このアンテナ入
力がAM部10とFM部11に分岐される前の信
号線路14と接地間に、1個のピンダイオード減
衰回路15が介装されている。そして、このピン
ダイオード減衰回路15に減衰量の制御を並列的
に行なう2つの制御手段が含まれており、AM部
10から出力されるAMAGC信号とFM部11か
ら出力されるFMAGC信号とがそれぞれに与えら
れ、それぞれの信号で2つの制御手段をそれぞれ
に介してピンダイオード減衰回路15は駆動制御
される。 In FIG. 1, an antenna 13 is attached to an AM/FM tuner 12 having an AM section 10 and an FM section 11.
The antenna input is given from One pin diode attenuation circuit 15 is interposed between the signal line 14 and the ground before this antenna input is branched into the AM section 10 and the FM section 11. The pin diode attenuation circuit 15 includes two control means for controlling the amount of attenuation in parallel, and the AMAGC signal output from the AM section 10 and the FMAGC signal output from the FM section 11 are respectively The pin diode attenuation circuit 15 is driven and controlled by the respective signals through two control means.
このピンダイオード減衰回路15の具体的一実
施例を第2図により説明する。第2図において、
信号線路14は、直流阻止用コンデンサ16を介
して第1のピンダイオード17のアノードに接続
されている。また、この第1のピンダイオード1
7のアノードには、第2のピンダイオード18の
カソードが接続され、この第2のピンダイオード
18のアノードはコンデンサ19と抵抗20を並
列に介して接地されるとともに、抵抗21を介し
て正のバイアス電圧が与えられている。第1のピ
ンダイオード17のカソードは、抵抗22と一方
の制御手段としてのNPNトランジスタ23を直
列に介して接地され、また抵抗24と他方の制御
手段としてのPNPトランジスタ25を直列に介
して接地され、さらに抵抗26を介してバイアス
電圧が与えられている。そして、NPNトランジ
スタ23のベースには、AM部10から出力され
るAMAGC信号が与えられ、PNPトランジスタ
25のベースには、FM部11から出力される
FMAGC信号が与えられている。なお、強いアン
テナ入力が入来するとAMAGC信号はレベルが
高い方に変化し、FMAGC信号はレベルが低い方
に変化する。 A specific embodiment of this pin diode attenuation circuit 15 will be described with reference to FIG. In Figure 2,
The signal line 14 is connected to the anode of a first pin diode 17 via a DC blocking capacitor 16. Also, this first pin diode 1
The cathode of a second pin diode 18 is connected to the anode of 7, and the anode of the second pin diode 18 is grounded through a capacitor 19 and a resistor 20 in parallel, and is connected to a positive voltage through a resistor 21. A bias voltage is applied. The cathode of the first pin diode 17 is grounded through a resistor 22 and an NPN transistor 23 as one control means in series, and a resistor 24 and a PNP transistor 25 as the other control means in series. , and a bias voltage is applied via a resistor 26. The base of the NPN transistor 23 is given the AMAGC signal output from the AM section 10, and the base of the PNP transistor 25 is given the AMAGC signal output from the FM section 11.
FMAGC signal is given. Note that when a strong antenna input comes in, the AMAGC signal changes to a higher level, and the FMAGC signal changes to a lower level.
かかる構成において、NPNトランジスタ23
とPNPトランジスタ25は並列接続されている
ので、第1のピンダイオード17に流れる電流の
制御が並列的になされる。そこでまずAM受信時
には、FMAGC信号は高いレベルとなつてトラン
ジスタ25を非導通とし、アンテナ入力の強弱に
応じてAMAGC信号が変化する。そして、アン
テナ入力が弱いと、AMAGC信号は低く、トラ
ンジスタ23を導通させることなく、第1と第2
のピンダイオード17,18はともに非導通でア
ンテナ入力は何んら減衰されない。また、強いア
ンテナ入力が入来すると、AMAGC信号は高い
レベルに変化してトランジスタ23を導通させ
る。すると、バイアス電圧により第1と第2のピ
ンダイオード17,18に順方向電流が流れてイ
ンピーダンスが低下する。このため、アンテナ入
力は、直流阻止用コンデンサ16と第1のピンダ
イオード17を介する経路と、直流阻止用コンデ
ンサ16と第2のピンダイオード18とコンデン
サ19を介する経路とによつて減衰される。 In such a configuration, the NPN transistor 23
Since the PNP transistor 25 and the PNP transistor 25 are connected in parallel, the current flowing through the first pin diode 17 is controlled in parallel. Therefore, first, during AM reception, the FMAGC signal is at a high level, making the transistor 25 non-conductive, and the AMAGC signal changes depending on the strength of the antenna input. And when the antenna input is weak, the AMAGC signal is low and the first and second
The pin diodes 17 and 18 are both non-conducting and the antenna input is not attenuated in any way. Also, when a strong antenna input comes in, the AMAGC signal changes to a high level, causing transistor 23 to conduct. Then, a forward current flows through the first and second pin diodes 17 and 18 due to the bias voltage, and the impedance decreases. Therefore, the antenna input is attenuated by a path via the DC blocking capacitor 16 and the first pin diode 17, and a path via the DC blocking capacitor 16, the second pin diode 18, and the capacitor 19.
次に、FM受信時は、AMAGC信号は低いレベ
ルとなつてトランジスタ23を非導通とし、アン
テナ入力の強弱に応じてFMAGC信号が変化す
る。そして、アンテナ入力が弱いと、FMAGC信
号は高くトランジスタ25は非導通であり、第1
と第2のピンダイオード17,18はともに非導
通でアンテナ入力は何んら減衰されない。また、
強いアンテナ入力が入来すると、FMAGC信号は
低いレベルに変化してトランジスタ25を導通さ
せ、第1と第2のピンダイオード17,18を介
してアンテナ入力を減衰させる。 Next, when receiving FM, the AMAGC signal is at a low level, making the transistor 23 non-conductive, and the FMAGC signal changes depending on the strength of the antenna input. Then, when the antenna input is weak, the FMAGC signal is high and the transistor 25 is non-conducting, and the first
and the second pin diodes 17 and 18 are both non-conducting and the antenna input is not attenuated in any way. Also,
When a strong antenna input occurs, the FMAGC signal changes to a low level, causing transistor 25 to conduct and attenuate the antenna input via the first and second pin diodes 17,18.
したがつて、1個のピンダイオード減衰回路1
5がAM部10とFM部11の減衰回路に共用さ
れて、AMAGC信号とFMAGC信号によつてと
もに駆動制御される。 Therefore, one pin diode attenuation circuit 1
5 is shared by the attenuation circuit of the AM section 10 and the FM section 11, and both are driven and controlled by the AMAGC signal and the FMAGC signal.
なお、第2図に示す実施例では、アンテナ入力
が弱いとAMAGC信号はレベルが低く、
FMAGC信号はレベルが高くなるよう設定された
ものにつき説明したが、アンテナ入力が弱いと
AMAGC信号およびFMAGC信号のレベルがと
もに低く、アンテナ入力が強いと、ともにレベル
が高くなるものであれば、第2図におけるPNP
トランジスタ25をNPNトランジスタに代えれ
ば良い。また、逆に、アンテナ入力が弱いと
AMAGC信号およびFMAGC信号のレベルがと
もに高く、アンテナ入力が強いとともにレベルが
低くなるものであれば、第2図のにおけるNPN
トランジスタ23をPNPトランジスタに代えれ
ば良い。 Note that in the embodiment shown in Figure 2, when the antenna input is weak, the AMAGC signal has a low level;
I explained that the FMAGC signal is set to have a high level, but if the antenna input is weak,
If the levels of the AMAGC signal and FMAGC signal are both low, and if the antenna input is strong, the levels of both become high, then the PNP in Figure 2
Transistor 25 may be replaced with an NPN transistor. Conversely, if the antenna input is weak,
If the levels of the AMAGC signal and FMAGC signal are both high, and the antenna input is strong and the level is low, then the NPN in Figure 2
It is sufficient to replace the transistor 23 with a PNP transistor.
第3図は、本考案のAM/FMチユーナのAGC
回路の他の実施例の具体的回路図である。 Figure 3 shows the AGC of the AM/FM tuner of this invention.
FIG. 7 is a specific circuit diagram of another embodiment of the circuit.
第3図において、信号線路14は直流阻止用コ
ンデンサ16を介して第1のピンダイオード17
のアノードに接続され、カソードは接地されてい
る。また、第1のピンダイオード17のアノード
は、並列的に設けられる2つの制御手段としての
第3と第4のピンダイオード30,31のカソー
ドに接続されている。そして、第3のピンダイオ
ード30のアノードは、コンデンサ32を介して
接地されるとともに、抵抗33を介してAM部1
0から出力されるAMAGC信号が与えられてい
る。そしてまた、第4のピンダイオード31のア
ノードは、コンデンサ34を介して接地されると
ともに、抵抗35を介してFM部11から出力さ
れるFMAGC信号が与えられている。なお、第3
図におけるAMAGC信号およびFMAGC信号は、
アンテナ入力が弱いとレベルが零と低く、アンテ
ナ入力が強いと高いレベルとなるように設定され
ている。 In FIG. 3, the signal line 14 is connected to a first pin diode 17 via a DC blocking capacitor 16.
is connected to the anode, and the cathode is grounded. Further, the anode of the first pin diode 17 is connected to the cathodes of third and fourth pin diodes 30 and 31, which serve as two control means provided in parallel. The anode of the third pin diode 30 is grounded via a capacitor 32 and connected to the AM section 1 via a resistor 33.
The AMAGC signal output from 0 is given. Further, the anode of the fourth pin diode 31 is grounded via a capacitor 34, and is supplied with the FMAGC signal output from the FM section 11 via a resistor 35. In addition, the third
The AMAGC signal and FMAGC signal in the figure are
The level is set so that when the antenna input is weak, the level is as low as zero, and when the antenna input is strong, the level is high.
かかる構成において、まずAM受信時には、
FMAGC信号が零レベルで第4のピンダイオード
31は非導通である。そして、アンテナ入力に応
じてAMAGC信号が変動し、このAMAGC信号
のレベルに応じて第3のピンダイオード30と第
1のピンダイオード17に順方向電流が流れてイ
ンピーダンスを低下させ、アンテナ入力の減衰が
なされる。 In such a configuration, first, when receiving AM,
When the FMAGC signal is at zero level, the fourth pin diode 31 is non-conductive. Then, the AMAGC signal changes according to the antenna input, and a forward current flows through the third pin diode 30 and the first pin diode 17 according to the level of this AMAGC signal, lowering the impedance and attenuating the antenna input. will be done.
次に、FM受信時には、AMAGC信号が零レベ
ルで第3のピンダイオード30は非導通である。
そして、アンテナ入力に応じてFMAGC信号が変
動し、このFMAGC信号のレベルに応じて第4の
ピンダイオード31と第1のピンダイオード17
のインピーダンスが低下してアンテナ入力の減衰
がなされる。 Next, when receiving FM, the AMAGC signal is at zero level and the third pin diode 30 is non-conductive.
The FMAGC signal changes depending on the antenna input, and the fourth pin diode 31 and the first pin diode 17 change depending on the level of this FMAGC signal.
The impedance of the antenna is reduced and the antenna input is attenuated.
第4図は、本考案のAM/FMチユーナのAGC
回路のさらに他の実施例の具体的回路図である。
第4図において、第3図と同一回路には同一符号
を付して重複する説明を省略する。 Figure 4 shows the AGC of the AM/FM tuner of this invention.
FIG. 7 is a specific circuit diagram of still another embodiment of the circuit.
In FIG. 4, the same circuits as those in FIG. 3 are given the same reference numerals and redundant explanations will be omitted.
第4図において、第1図のピンダイオード17
のアノードは、第3図の第4のピンダイオード3
1に代えて、チヨークコイル40と抵抗41を直
列に介してPNPトランジスタ42のエミツタに
接続されている。このPNPトランジスタ42の
ベースには抵抗43を介してFM部11から出力
されるFMAGC信号が与えられ、コレクタには抵
抗44を介してバイアス電圧が与えられている。
なお、第4図におけるAMAGC信号は、アンテ
ナ入力が弱いとレベルが零と低く、アンテナ入力
が強いと高いレベルとなるよう設定され、
FMAGC信号は、アンテナ入力が弱いとレベルが
高く、アンテナ入力が強いと低いレベルとなるよ
うに設定されている。 In FIG. 4, the pin diode 17 in FIG.
The anode of is the fourth pin diode 3 in FIG.
1, it is connected to the emitter of a PNP transistor 42 via a chiyoke coil 40 and a resistor 41 in series. The base of this PNP transistor 42 is supplied with the FMAGC signal outputted from the FM section 11 via a resistor 43, and the collector is supplied with a bias voltage via a resistor 44.
The AMAGC signal in Figure 4 is set so that the level is low to zero when the antenna input is weak, and high when the antenna input is strong.
The FMAGC signal is set so that the level is high when the antenna input is weak, and the level is low when the antenna input is strong.
かかる構成において、AM受信時には、
FMAGC信号は高いレベルでPNPトランジスタ
42は非導通である。そして、アンテナ入力に応
じたAMAGC信号に応じて第3図の実施例と同
様にアンテナ入力が減衰される。 In such a configuration, when receiving AM,
The FMAGC signal is at a high level and the PNP transistor 42 is non-conductive. Then, the antenna input is attenuated in accordance with the AMAGC signal corresponding to the antenna input, similar to the embodiment shown in FIG.
また、FM受信時には、AMAGC信号は零レベ
ルで第3のピンダイオード30は非導通である。
そして、アンテナ入力に応じたFMAGC信号によ
つてPNPトランジスタ42のインピーダンスが
制御されてバイアス電圧より第1のピンダイオー
ド17に順方向電流が流れる。この第1のピンダ
イオード17のインピーダンスの制御によりアン
テナ入力が減衰される。 Furthermore, during FM reception, the AMAGC signal is at zero level and the third pin diode 30 is non-conductive.
Then, the impedance of the PNP transistor 42 is controlled by the FMAGC signal corresponding to the antenna input, and a forward current flows through the first pin diode 17 from the bias voltage. By controlling the impedance of this first pin diode 17, the antenna input is attenuated.
(考案の効果)
以上説明したように、本考案のAM/FMチユ
ーナのAGC回路によれば、アンテナ入力の信号
線路と接地間にピンダイオード減衰回路が介装さ
れるので、強入力時のアンテナ入力信号がRF増
幅回路の前段で減衰され、RF増幅回路で歪を生
ずるのが防止できる。しかも、1個のピンダイオ
ード減衰回路をAM部とFM部の減衰回路として
共用するので、高価なピンダイオードの必要個数
が少なくなり、しかもAM受信時とFM受信時と
でピンダイオード減衰回路をスイツチ等により切
換接続する必要もなく、それだけ安価に製造でき
るという優れた効果を奏する。(Effects of the invention) As explained above, according to the AGC circuit of the AM/FM tuner of the invention, a pin diode attenuation circuit is interposed between the antenna input signal line and the ground, so the antenna during strong input The input signal is attenuated before the RF amplifier circuit, and distortion in the RF amplifier circuit can be prevented. Moreover, since one pin diode attenuation circuit is shared as an attenuation circuit for the AM section and the FM section, the number of expensive pin diodes required is reduced, and the pin diode attenuation circuit can be switched between AM reception and FM reception. There is no need to switch and connect by etc., and it has an excellent effect that it can be manufactured at a correspondingly low cost.
第1図は、本考案のAM/FMチユーナのAGC
回路が設けられたチユーナの要部ブロツク図であ
り、第2図は、第1図の具体的一実施例の回路図
であり、第3図は、本考案のAM/FMチユーナ
のAGC回路の他の実施例の具体的回路図であり、
第4図は、本考案のさらに他の実施例の具体的回
路図であり、第5図は、従来のチユーナの要部ブ
ロツク図である。
10……AM部、11……FM部、12……
AM/FMチユーナ、13……アンテナ、14…
…信号線路、15……ピンダイオード減衰回路、
17,18,30,31……ピンダイオード、2
3,25,42……トランジスタ。
Figure 1 shows the AGC of the AM/FM tuner of this invention.
FIG. 2 is a circuit diagram of a specific embodiment of the tuner shown in FIG. 1, and FIG. 3 is a block diagram of the AGC circuit of the AM/FM tuner of the present invention. It is a specific circuit diagram of another embodiment,
FIG. 4 is a specific circuit diagram of still another embodiment of the present invention, and FIG. 5 is a block diagram of the main parts of a conventional tuner. 10...AM section, 11...FM section, 12...
AM/FM tuner, 13... antenna, 14...
...Signal line, 15...Pin diode attenuation circuit,
17, 18, 30, 31...Pin diode, 2
3, 25, 42...transistor.
Claims (1)
力の信号線路と接地間に、ピンダイオード減衰
回路を介装し、このピンダイオード減衰回路は
減衰量の制御を並列的に行なう2つの制御手段
を含み、前記AM部から出力されるAMAGC信
号を一方の前記制御手段に与え、前記FM部か
ら出力されるFMAGC信号を他方の前記制御手
段に与え、AM受信時に前記AMAGC信号に応
じて一方の前記制御手段で減衰量を制御すると
ともに前記FMAGC信号により他方の前記制御
手段が減衰量を零とするよう動作し、FM受信
時に前記FMAGC信号に応じて他方の前記制御
手段で減衰量を制御するとともに前記
AMAGC信号により一方の前記制御手段が減
衰量を零とするよう動作することを特徴とした
AM/FMチユーナのAGC回路。 2 前記ピンダイオード減衰回路を、前記信号線
路と接地間に、1個のピンダイオードと2個の
トランジスタの並列接続体とを直列に介装し、
前記2個のトランジスタに前記AMAGC信号
と前記FMAGC信号をそれぞれに与え、さらに
前記ピンダイオードに順方向電流を流すバイア
ス電圧を与えて形成することを特徴とした実用
新案登録請求の範囲第1項記載のAM/FMチ
ユーナのAGC回路。[Claims for Utility Model Registration] 1. A pin diode attenuation circuit is interposed between the antenna input signal line and ground before being branched into the AM section and the FM section, and this pin diode attenuation circuit controls the amount of attenuation. The AMAGC signal output from the AM section is given to one of the control means, and the FMAGC signal output from the FM section is given to the other control means, and when receiving AM, In response to the AMAGC signal, one of the control means controls the attenuation amount, and in response to the FMAGC signal, the other control means operates to make the attenuation amount zero, and when receiving FM, the other control means operates to reduce the attenuation amount to zero in response to the FMAGC signal. The attenuation amount is controlled by the control means and the
One of the control means operates to reduce the amount of attenuation to zero in response to the AMAGC signal.
AM/FM tuner AGC circuit. 2. The pin diode attenuation circuit includes a parallel connection of one pin diode and two transistors interposed in series between the signal line and ground,
Claim 1 of the Utility Model Registration Claim, characterized in that the transistor is formed by applying the AMAGC signal and the FMAGC signal to each of the two transistors, and further applying a bias voltage to cause a forward current to flow through the pin diode. AM/FM tuner AGC circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986129010U JPH0510430Y2 (en) | 1986-08-25 | 1986-08-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986129010U JPH0510430Y2 (en) | 1986-08-25 | 1986-08-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6335338U JPS6335338U (en) | 1988-03-07 |
JPH0510430Y2 true JPH0510430Y2 (en) | 1993-03-15 |
Family
ID=31025200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986129010U Expired - Lifetime JPH0510430Y2 (en) | 1986-08-25 | 1986-08-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0510430Y2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1865609A4 (en) * | 2005-03-31 | 2008-10-15 | Pioneer Corp | Signal attenuating circuit |
JP6319792B2 (en) * | 2014-03-25 | 2018-05-09 | 株式会社日立国際電気 | Variable frequency filter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49120508A (en) * | 1973-03-16 | 1974-11-18 | ||
JPS59176914A (en) * | 1983-03-28 | 1984-10-06 | Hitachi Ltd | Gain varying circuit |
-
1986
- 1986-08-25 JP JP1986129010U patent/JPH0510430Y2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49120508A (en) * | 1973-03-16 | 1974-11-18 | ||
JPS59176914A (en) * | 1983-03-28 | 1984-10-06 | Hitachi Ltd | Gain varying circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6335338U (en) | 1988-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4656364A (en) | Antenna switching circuit for a diversity receiving system and branching circuit with a signal attenuation operation | |
US4369414A (en) | High-frequency input circuit for two inputs | |
JPH0510430Y2 (en) | ||
US5896062A (en) | Amplifier with switched DC bias voltage feedback | |
GB2289810A (en) | An r.f. switch using transistors as switch and gain elements | |
US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
US4342005A (en) | Television intermediate frequency amplifier with feedback stabilization | |
JP3621252B2 (en) | Receiver circuit | |
US5214399A (en) | Circuit configuration for range changing in tuners | |
US6606488B1 (en) | Communications receiver with intermodulation reduction, and method | |
US4203073A (en) | Radio receiver blanker gate | |
US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
JPS6347096Y2 (en) | ||
JPH02181524A (en) | Band switching filter circuit | |
JPH0510419Y2 (en) | ||
JPH02302129A (en) | Video receiver | |
JPS645398Y2 (en) | ||
JP2785199B2 (en) | Isolation circuit | |
JPH0323722Y2 (en) | ||
JPH0730825A (en) | Input circuit for broadcast receiver tuner | |
JP3120909B2 (en) | Automatic gain control circuit | |
JPH06204833A (en) | High frequency switching circuit | |
JPS6121883Y2 (en) | ||
KR790001792B1 (en) | Controllable gain signal amplifier | |
JPH0510843B2 (en) |