JPH048704Y2 - - Google Patents
Info
- Publication number
- JPH048704Y2 JPH048704Y2 JP10916284U JP10916284U JPH048704Y2 JP H048704 Y2 JPH048704 Y2 JP H048704Y2 JP 10916284 U JP10916284 U JP 10916284U JP 10916284 U JP10916284 U JP 10916284U JP H048704 Y2 JPH048704 Y2 JP H048704Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- charging
- switching
- integrating capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000035945 sensitivity Effects 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はテレビジヨン受像機やビデオテープレ
コーダ等に使用される垂直同期分離回路に関す
る。
コーダ等に使用される垂直同期分離回路に関す
る。
(ロ) 従来の技術
周知のように垂直同期分離回路は従来より種々
提案されているが、その一つに本出願人の出願に
係る特開昭57−50176号公報に示されたものがあ
る。即ち、この従来例は複合同期信号の積分を行
なう充放電回路の充電感度を垂直同期パルス期間
に増大させ、それによつて垂直同期信号を確実に
分離できるようにしたものである。
提案されているが、その一つに本出願人の出願に
係る特開昭57−50176号公報に示されたものがあ
る。即ち、この従来例は複合同期信号の積分を行
なう充放電回路の充電感度を垂直同期パルス期間
に増大させ、それによつて垂直同期信号を確実に
分離できるようにしたものである。
上記従来例の回路に依れば、第2図aのような
通常のテレビジヨン放送信号の複合同期信号では
垂直同期パルスVのパルス幅が約0.5H(H:水平
走査期間)に選定されているので、この垂直同期
信号部に対して大きな積分出力電圧が得られる。
しかし、ダビング防止記録されたビデオテープ等
を再生して得る複合同期信号では、垂直同期パル
スVのパルス幅が第2図aの場合の1/3程度(第
2図c)であつたり、最初の垂直同期パルスのみ
0.5H幅(第2図b)になつていたりするので、
これらの垂直同期パルス部に対しては大きな積分
電圧が得られず、従つて、垂直同期信号を確実に
分離できないと言う問題がある。
通常のテレビジヨン放送信号の複合同期信号では
垂直同期パルスVのパルス幅が約0.5H(H:水平
走査期間)に選定されているので、この垂直同期
信号部に対して大きな積分出力電圧が得られる。
しかし、ダビング防止記録されたビデオテープ等
を再生して得る複合同期信号では、垂直同期パル
スVのパルス幅が第2図aの場合の1/3程度(第
2図c)であつたり、最初の垂直同期パルスのみ
0.5H幅(第2図b)になつていたりするので、
これらの垂直同期パルス部に対しては大きな積分
電圧が得られず、従つて、垂直同期信号を確実に
分離できないと言う問題がある。
このような問題を解決するには、積分用の充放
電回路の充電感度を、第2図b,cのような信号
に対しても充分な大きさの積分出力が得られる程
度まで上げることが考えるが、このような方法で
は感度が大きくなり過ぎてノイズに対しても誤動
作してしまうことになる。
電回路の充電感度を、第2図b,cのような信号
に対しても充分な大きさの積分出力が得られる程
度まで上げることが考えるが、このような方法で
は感度が大きくなり過ぎてノイズに対しても誤動
作してしまうことになる。
(ハ) 考案が解決しようとする問題点
本考案は上記の事情を考慮し、通常のテレビジ
ヨン放送信号に対しても、ダビング防止記録した
ビデオテープ等の再生信号に対しても、垂直同期
信号を確実且つ正確に分離でき、しかも、ノイズ
によつて誤動作しないようにしようとするもので
ある。
ヨン放送信号に対しても、ダビング防止記録した
ビデオテープ等の再生信号に対しても、垂直同期
信号を確実且つ正確に分離でき、しかも、ノイズ
によつて誤動作しないようにしようとするもので
ある。
(ニ) 問題点を解決するための手段
本考案では上記課題を解決するために、垂直同
期信号期間の前端よりも少許手前から始まり該垂
直同期信号期間中に終了する切換パルスに応答し
て切換わる分離感度制御回路によつて前記切換パ
ルスの期間に複合同期信号の積分用コンデンサの
充電々流を増大させ且つ放電々流を減少させるよ
うにした構成である。
期信号期間の前端よりも少許手前から始まり該垂
直同期信号期間中に終了する切換パルスに応答し
て切換わる分離感度制御回路によつて前記切換パ
ルスの期間に複合同期信号の積分用コンデンサの
充電々流を増大させ且つ放電々流を減少させるよ
うにした構成である。
(ホ) 作用
上記のように構成することによつて、前記積分
用コンデンサから得る積分出力電圧が垂直同期信
号部の前縁で大きく立上り、その後暫くはゆつく
りと減少して行くので、垂直同期信号部の少なく
とも前縁部では大きな積分出力電圧が得られ、従
つて、この出力電圧を一定の電圧と比較すること
によつて垂直分離出力パルスを得ることができる
のである。
用コンデンサから得る積分出力電圧が垂直同期信
号部の前縁で大きく立上り、その後暫くはゆつく
りと減少して行くので、垂直同期信号部の少なく
とも前縁部では大きな積分出力電圧が得られ、従
つて、この出力電圧を一定の電圧と比較すること
によつて垂直分離出力パルスを得ることができる
のである。
(ヘ) 実施例
第1図は本考案の一実施例を示しており、1は
テレビジヨン映像信号或いはVTR(ビデオテープ
レコーダ)等の再生映像信号の入力端子、2はそ
の各映像信号が入力される同期分離回路であり、
この同期分離回路からは第3図イ(テレビジヨン
映像信号の場合)又は第4図イ(VTRの再生映
像信号の場合)の如き正極性の複合同期信号が出
力され、この各信号が充放電切換用のスイツチン
グトランジスタTr1の(スイツチング手段)の
ベースに印加される。従つて、上記トランジスタ
Tr1は上記各複合同期信号イ中の水平同期パルス
H及び垂直同期パルスVの各パルス期間にオンし
て積分用コンデンサCが充電され、それ以外の期
間にこのコンデンサCが放電される。
テレビジヨン映像信号或いはVTR(ビデオテープ
レコーダ)等の再生映像信号の入力端子、2はそ
の各映像信号が入力される同期分離回路であり、
この同期分離回路からは第3図イ(テレビジヨン
映像信号の場合)又は第4図イ(VTRの再生映
像信号の場合)の如き正極性の複合同期信号が出
力され、この各信号が充放電切換用のスイツチン
グトランジスタTr1の(スイツチング手段)の
ベースに印加される。従つて、上記トランジスタ
Tr1は上記各複合同期信号イ中の水平同期パルス
H及び垂直同期パルスVの各パルス期間にオンし
て積分用コンデンサCが充電され、それ以外の期
間にこのコンデンサCが放電される。
一方、端子3には垂直同期信号期間の前端より
も少許手前から始まる第3図ニ又は第4図ニの如
きタイミングの感度切換パルス(このパルスにつ
いては後に詳述する)が印加されるので、このパ
ルスの期間では感度制御回路を構成する一方の定
電流トランジスタTr4(第2充電回路)がオン
し、他方の定電流トランジスタTr5(第2放電
回路)がオフとなる。
も少許手前から始まる第3図ニ又は第4図ニの如
きタイミングの感度切換パルス(このパルスにつ
いては後に詳述する)が印加されるので、このパ
ルスの期間では感度制御回路を構成する一方の定
電流トランジスタTr4(第2充電回路)がオン
し、他方の定電流トランジスタTr5(第2放電
回路)がオフとなる。
したがつて、前記複合同期信号イ中の最初の1
〜2個の垂直同期パルスに対しては、積分用コン
デンサCへの充電が主充電路をなす定電流トラン
ジスタTr2(第1充電回路)と先の感度制御回
路の定電流トランジスタTr4を介して行なわれる
ので、大きな充電々流が流れることになる。ま
た、上記1〜2個の垂直同期パルス間の期間で
は、前記積分用コンデンサCの放電は主放電路を
なす定電流トランジスタTr3(第1放電回路)
のみを介して行なわれる。このため、第3図イの
複合同期信号の場合は、同図ロのようにこの信号
中の最初の垂直同期パルスの到来後にA点の積分
出力電圧が後述するレベルVsを越える充分大き
な値になる。また、第4図イの複合同期信号の場
合は、同図ロのようにこの信号中の2個目の垂直
同期パルスの到来後に、A点の積分出力電圧が上
記レベルVsを越える。
〜2個の垂直同期パルスに対しては、積分用コン
デンサCへの充電が主充電路をなす定電流トラン
ジスタTr2(第1充電回路)と先の感度制御回
路の定電流トランジスタTr4を介して行なわれる
ので、大きな充電々流が流れることになる。ま
た、上記1〜2個の垂直同期パルス間の期間で
は、前記積分用コンデンサCの放電は主放電路を
なす定電流トランジスタTr3(第1放電回路)
のみを介して行なわれる。このため、第3図イの
複合同期信号の場合は、同図ロのようにこの信号
中の最初の垂直同期パルスの到来後にA点の積分
出力電圧が後述するレベルVsを越える充分大き
な値になる。また、第4図イの複合同期信号の場
合は、同図ロのようにこの信号中の2個目の垂直
同期パルスの到来後に、A点の積分出力電圧が上
記レベルVsを越える。
なお、前記切換パルスニのパルス期間以外では
感度制御回路の定電流トランジスタのTr4がオフ
でTr5がオンになるので、積分用コンデンサCへ
の充電は定電流トランジスタTr2のみを介して行
なわれ、放電は定電流トランジスタTr3,Tr5を
介して行なわれる。従つて、このときのA点の積
分出力電圧は充分小さくなる。
感度制御回路の定電流トランジスタのTr4がオフ
でTr5がオンになるので、積分用コンデンサCへ
の充電は定電流トランジスタTr2のみを介して行
なわれ、放電は定電流トランジスタTr3,Tr5を
介して行なわれる。従つて、このときのA点の積
分出力電圧は充分小さくなる。
そして、前記積分出力電圧ロは差動対トランジ
スタTr6,Tr7で構成される比較器に入力され、
B点に得る一定電圧Vsと比較される。従つて、
この比較器の後段に接続された出力トランジスタ
Tr8のエミツタ即ち出力端子4には第3図、第4
図の各場合にそれぞれ図示のように負極性の垂直
分離出力パルスハが得られることになる。
スタTr6,Tr7で構成される比較器に入力され、
B点に得る一定電圧Vsと比較される。従つて、
この比較器の後段に接続された出力トランジスタ
Tr8のエミツタ即ち出力端子4には第3図、第4
図の各場合にそれぞれ図示のように負極性の垂直
分離出力パルスハが得られることになる。
ここで、前記垂直分離出力パルスハとしては、
複合同期信号中の垂直同期信号期間内に位置しパ
ルス幅が0.6H程度以上もあればよいから、この
ような出力パルスが得られるように前記感度切換
パルスニが前述の如く選定されている。即ち、本
実施例の垂直分離回路の後段に設けられる垂直パ
ルス作成回路が通常のパルス発振回路で構成され
る場合には、前記感度切換パルスニはその発振出
力パルスや垂直出力段から得る垂直ブランキング
パルスを元にして単安定マルチバイブレータ等に
よつて作成でき、この場合に得られる上記切換パ
ルスのパルス幅は一定になる。
複合同期信号中の垂直同期信号期間内に位置しパ
ルス幅が0.6H程度以上もあればよいから、この
ような出力パルスが得られるように前記感度切換
パルスニが前述の如く選定されている。即ち、本
実施例の垂直分離回路の後段に設けられる垂直パ
ルス作成回路が通常のパルス発振回路で構成され
る場合には、前記感度切換パルスニはその発振出
力パルスや垂直出力段から得る垂直ブランキング
パルスを元にして単安定マルチバイブレータ等に
よつて作成でき、この場合に得られる上記切換パ
ルスのパルス幅は一定になる。
また、前記垂直パルス作成回路が水平パルスの
分周によるカウントダウン型式に構成される場合
は、前記感度切換パルスはそのカウントダウン回
路から直接取り出すことができる。即ち、この場
合は例えば262個目の水平パルスをカウントダウ
ン回路がカウントした時点から始まり、そのカウ
ントダウン回路が前述の垂直分離出力パルスハを
得てリセツトされた時点で終了するようなパルス
を前述の感度切換パルスとすればよい。即ち、第
3図及び第4図に於いて、パルスニはこのように
構成した場合の感度切換パルスを示し、パルスホ
は垂直分離出力パルスハの直後に2fHのパルス
(fH:水平周波数)のタイミングで発生されるリ
セツトパルスを示している。従つて、この場合は
図示のように第3図と第4図で感度切換パルスニ
のパル幅が異なることになる。
分周によるカウントダウン型式に構成される場合
は、前記感度切換パルスはそのカウントダウン回
路から直接取り出すことができる。即ち、この場
合は例えば262個目の水平パルスをカウントダウ
ン回路がカウントした時点から始まり、そのカウ
ントダウン回路が前述の垂直分離出力パルスハを
得てリセツトされた時点で終了するようなパルス
を前述の感度切換パルスとすればよい。即ち、第
3図及び第4図に於いて、パルスニはこのように
構成した場合の感度切換パルスを示し、パルスホ
は垂直分離出力パルスハの直後に2fHのパルス
(fH:水平周波数)のタイミングで発生されるリ
セツトパルスを示している。従つて、この場合は
図示のように第3図と第4図で感度切換パルスニ
のパル幅が異なることになる。
(ト) 考案の効果
本考案に依れば、複合同期信号中の垂直同期信
号部に対し積分出力電圧を大きくすることができ
るので、垂直同期パルスのパルス幅が幅狭にされ
たダビング防止記録を施したビデオテープ等の再
生信号に対しても垂直同期信号を確実に分離でき
る。しかも、それを積分用コンデンサの充電々流
を大きくすると共に、放電々流を小さくすること
によつて実現しているので、上記コンデンサの充
電感度のみを充分に大きくする方法のように、ノ
イズによつて誤動作することもない。
号部に対し積分出力電圧を大きくすることができ
るので、垂直同期パルスのパルス幅が幅狭にされ
たダビング防止記録を施したビデオテープ等の再
生信号に対しても垂直同期信号を確実に分離でき
る。しかも、それを積分用コンデンサの充電々流
を大きくすると共に、放電々流を小さくすること
によつて実現しているので、上記コンデンサの充
電感度のみを充分に大きくする方法のように、ノ
イズによつて誤動作することもない。
第1図は本考案の一実施例を示す図、第2図は
この実施例に入力される複合同期信号の信号波形
を示す図、第3図及び第4図は上記実施例の異な
る二つの動作モードをそれぞれ示す信号波形図で
ある。 2……同期分離回路、Tr4,Tr5……分離感度
切換回路を構成する定電流トランジスタ、Tr6,
Tr7……比較器を構成するトランジスタ、ニ……
感度切換パルス。
この実施例に入力される複合同期信号の信号波形
を示す図、第3図及び第4図は上記実施例の異な
る二つの動作モードをそれぞれ示す信号波形図で
ある。 2……同期分離回路、Tr4,Tr5……分離感度
切換回路を構成する定電流トランジスタ、Tr6,
Tr7……比較器を構成するトランジスタ、ニ……
感度切換パルス。
Claims (1)
- 【実用新案登録請求の範囲】 複合同期信号に応答して充放電される積分用コ
ンデンサと、 該積分用コンデンサに直列に接続される充電回
路と、 前記積分用コンデンサに並列に接続される放電
回路と、 前記充電回路と積分用コンデンサの間に直列に
配され且つ複合同期信号に応答して前記積分用コ
ンデンサの充放電を切換えるスイツチング手段
と、 前記積分用コンデンサに蓄積される電圧を一定
電圧と比較して垂直同期信号を分離する比較器
と、 前記充電回路と並列に設けられた第2充電回路
と前記放電回路と並列に設けられた第2放電回路
とを備え、前記垂直同期信号期間の前端よりも少
許手前から始まり該垂直同期信号期間中に終了す
る切換パルス印加時に前記第2充電回路を動作さ
せると共に前記第2放電回路を停止させ、且つ切
換パルス非印加時に前記第2充電回路を停止させ
ると共に前記第2放電回路を動作させる分離感度
制御回路と、 を備えることを特徴とする垂直同期分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10916284U JPS6123770U (ja) | 1984-07-18 | 1984-07-18 | 垂直同期分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10916284U JPS6123770U (ja) | 1984-07-18 | 1984-07-18 | 垂直同期分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6123770U JPS6123770U (ja) | 1986-02-12 |
JPH048704Y2 true JPH048704Y2 (ja) | 1992-03-04 |
Family
ID=30668322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10916284U Granted JPS6123770U (ja) | 1984-07-18 | 1984-07-18 | 垂直同期分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6123770U (ja) |
-
1984
- 1984-07-18 JP JP10916284U patent/JPS6123770U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6123770U (ja) | 1986-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0133532B1 (ko) | 위상 서보 제어를 위한 기준 신호 작성 회로 | |
JPS626393B2 (ja) | ||
JPH048704Y2 (ja) | ||
US4422103A (en) | Device for reducing the effect of time base variations in video disc player | |
US4621289A (en) | Digital sync separator and differentiator | |
JPS6154310B2 (ja) | ||
JP2584324B2 (ja) | Vtrの再生モード識別回路 | |
JPH0441659Y2 (ja) | ||
US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
JPH0441660Y2 (ja) | ||
EP0390183B1 (en) | Synchronizing signal separating circuit | |
JPH0134512B2 (ja) | ||
JP2517429B2 (ja) | 音多モ―ド判別回路 | |
JPS643256Y2 (ja) | ||
KR930003724Y1 (ko) | 브이씨알의 수직로킹 불안현상 방지회로 | |
JP2808600B2 (ja) | 同期分離回路 | |
CA1208760A (en) | Vertical interval data blanker | |
JPS628620Y2 (ja) | ||
JPH0797855B2 (ja) | 磁気録画再生装置 | |
JPH0212775Y2 (ja) | ||
JPH033001Y2 (ja) | ||
JPS5895483A (ja) | 水平同期信号分離回路 | |
JPH0441662Y2 (ja) | ||
JPS6410137B2 (ja) | ||
JPS62108683A (ja) | 映像信号切換方式 |