JPH0476731A - パイプライン型マイクロプロセッサのアセンブラ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パイプライン方式のマイクロプロセッサ用ア
センブラの処理方式に間し、特にアセンブラ命令のスケ
ジューリング方式に関する。

〔従来の技術〕

パイプライン方式のマイクロプロセッサでは、ハードウ
ェアがインタロック機構を持たない場合、パイプライン
が正常に動作するように、アセンブラがスケジューリン
グを行わなければならない。またインタロック機構を持
つ場合も、インタロックを最小限に抑えてオブジェクプ
ログラムの実行効率を上げるために、スケジューリング
を行う必要がある。

従来のインタロック機構を持たないマイクロプロセッサ
のアセンブラの処理方式を第２図により説明する。第２
図は、従来のアセンブラの処理方式による処理構成図を
示し、ユーザによって書かれ、またはコンパイラによっ
て出力されたアセンブラ命令列１は、基本ブロック検出
部２で、途中に分岐命令を含まず外から分岐してくるこ
ともないアセンブラ命令列である、基本ブロック３に分
割される。データ依存関係解析部４は、この基本ブロッ
ク３のアセンブラ命令の間のデータ依存関係を解析し、
その結果をデータ依存関係情報５として出力する。スケ
ジューリング部７は、このデータ依存関係情報５を参照
して基本ブロック３のアセンブラ命令列をスケジューリ
ングし、アセンブラ命令列８を出力する。オブジェクト
出力部９は、スケジュールされたアセンブラ命令列８を
読込み、オブジェクトモジュール１０として出力する。

次に、データ依存関係解析部４の処理を説明する。第１
表は、５つのアセンブラ命令からなる基本ブロックの一
例を示す。

第１表 ここで、１ｄ命令の実行に２クロツク、ａｄｄ、ｓｔ、
ｊｒ命令の実行に１クロツクかかるものとする。データ
依存関係解析部４は、アセンブラ命令の間にデータ依存
関係があるか解析し、データ依存関係があるアセンブラ
命令の組をデータ依存ノ 関係情報５として出力する。ここでは、２つのアセンブ
ラ命令について次のいずれかが成り立つとき、または、
成り立つ可能性のあるとき、データ依存関係があるとす
る。

（１）第１のアセンブラ命令がレジスタかメモリに書き
込んだデータを第２のアセンブラ命令が使用している。

（２）第１のアセンブラ命令がデータを使用しなレジス
タかメモリに第２のアセンブラ命令を書込んでいる。

（３）第１のアセンブラ命令がデータをレジスタからメ
モリに書込んだ後、第２のアセンブラ命令が同じレジス
タかメモリにデータを書込んでいる６デ一タ依存関係解
析部４は、各アセンブラ命令の組に対して次のような解
析を行う６ （１）アセンブラ命令■でレジスタｒ１に入れた内容を
アセンブラ命令■で使用しているので、２つのアセンブ
ラ命令の間にはデータ依存関係かある。

（２）アセンブラ命令■は、メモリからデータを読込ん
でおり、アセンブラ命令■はメモリにデータを書込んで
いる。２つの命令が同じアドレスのメモリをアクセスす
る可能性はないが、それを知るためには、２つの命令の
間の命令でレジスタｓｐの内容が変っていないことと、
２つの命令のディスプレイスメントの値が異なることを
調べなければならない。しかし、これを行う手段を持た
ない従来のアセンブラは、２つの命令が同じアドレスの
メモリをアクセスする可能性を否定できず、２つの命令
の間にはデータ依存関係があるとする。

（３）アセンブラ命令■とアセンブラ命令■は、どちら
もメモリからデータを読込んでいるので、データ依存関
係はない。

（４）アセンブラ命令■とアセンブラ命令■、アセンブ
ラ命令■と一アセンブラ命令■、アセンブラ命令■とア
センブラ命令■、アセンブラ命令■とアセンブラ命令■
の間には、３つの条件のうちどれも成り立たないので、
データ依存関係はない。

（５〉アセンブラ命令■でレジスタｒ２に入れた内容を
アセンブラ命令■で使用しているので、２つのアセンブ
ラ命令の間にはデータ依存関係がある。

（６）アセンブラ命令■はメモリにデータを書込んでお
り、アセンブラ命令■はメモリからデータを読込んでい
る。２つの命令が同じアドレスのメモリをアクセスする
可能性はないが、それを知るには、２つの命令の間の命
令でレジスタｓｐの内容が変っていないことと、２つの
命令のディスプレイスメントの値が異なることを調べな
ければならない。しかし、これを行う手段を持たない従
来のアセンブラは、２つの命令が同じアドレスのメモリ
をアクセスする可能性を否定できず、２つの命令の間に
はデータ依存関係があるとする。

（７）アセンブラ命令■でレジスタｒ３に入れた内容を
アセンブラ命令■で使用しているので、２つのアセンブ
ラ命令の間にはデータ依存関係がある。

データ依存関係解析部４は、以上の解析の結果を、次の
第２表に示すように、データ依存関係情報５として出力
する。データ依存関係情報５は、データ依存関係のある
２つのアセンブラ命令の番号の組を、番号の小さいもの
を左にして並べたものである。

第２表 スケジューリング部７は、データ依存関係情報５を参照
してスジューリングを行い、スケジューリングされたア
センブラ命令列８を出力する。第１表の基板ブロックは
、命令の並替えが行えないので、作用のない命令である
ｎｏｐ命令が必要な場所に挿入され、対応するアセンブ
ラ命令列８は、第３表のようになる。このアセンブラ命
令列の実行には７クロツクを必要とする。

〔以下余白〕

第３表 このアセンブラの処理方式では、同じアドレスのメモリ
をアクセスする可能性のない２つのアセンブラ命令の順
序を変えられないため命令の並替えが制限され、最終的
に得られるオブジェクトモジュール１０の実行効率が悪
くなってしまう。

〔発明が解決しようとする課題〕

上述したように従来のアセンブラの処理方式では、メモ
リアクセスのアドレスを解析する手段がないため、アセ
ンブラ命令の並べ替えが制限され、その結果、最終的に
得られるオブジェクトモジュール１０の実行効率が悪く
なってしまうという問題点がある。

本発明の目的は、このような問題を解決し、メモリをア
クセスするアセンブラ命令に対してそのアドレスを解析
する手段を設けることにより、その解析結果をスケジュ
ーリングに用いることができ、オブジェクトモジュール
の実行効率を改善したパイプライン型マイクロプロセッ
サのアセンブラ処理方式を提供することにある。

〔課題を解決するための手段〕

本発明のパイプライン型マイクロプロセッサのアセンブ
ラ処理方式の構成は、パイプライン方式のマイクロプロ
セッサに用いられるアセンブラ処理方式において、メモ
リをアクセスする複数のアセンブラ命令が同じアドレス
をアクセスする可能性を解析するメモリアクセス解析手
段と、このメモリアクセス解析手段の解析結果を用いて
前記アセンブラ命令の間のデータ依存関係情報を出力す
るデータ依存関係解析手段と、前記データ依存関係情報
を用いて前記アセンブラ命令の並びかえとなるスケジュ
ーリングを行うスケジューリング手段とを備えることを
特徴とする。

本発明において、メモリアクセス解析手段が、２つの命
令の間の命令でレジスタの内容が変えられていないこと
と、これら２つの命令のディスプレイスメントの値の異
なることを調べるものであることができる。

〔実施例〕

次に、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例の処理方式を説明するフロー
図である。ユーザによって書かれ、またはコンパイラに
よって出力されたアセンブラ命令列１は、基本ブロック
検出部２で、途中に分岐命令を含まず外から分岐してく
ることもないアセンブラ命令列である基本ブロック３に
分割される。

データ依存関係解析部４は、この基本プロ・ンク３のア
センブラ命令の間のデータ依存関係を解析し、その結果
をデータ依存関係情報５として出力する。このときメモ
リをアクセスするアセンブラ命令の組に対しては、デー
タ依存関係解析部４は２つの命令が同じアドレスをアク
セスする可能性があるかどうかをメモリアクセス解析部
６に問い合せを行い、メモリアクセス解析部６が２つの
命令が同じアドレスをアクセスする可能性があるかどう
かを判断し、データ依存関係解析部４はこの結果を用い
てデータ依存関係情報らを出力する。

スケジューリング部７は、データ依存関係情報５を参照
して基本ブロック３のアセンブラ命令列をスケジューリ
ングし、アセンブラ命令列８を出力する。オブジェクト
出力部９は、スケジュールされたアセンブラ命令列８を
読込み、オブジェクトモジュール１０を出力する。

次に、前述の第１表を参照して、データ依存関係解析部
４とメモリアクセス解析部６の処理を説明する。第１表
では、１ｄ命令の実行に２クロツク、ａｄｄ、ｓｔ、ｊ
ｒ命令の実行に１クロツクかかるものとする。データ依
存関係解析部４は、アセンブラ命令の間にデータ依存関
係があるか解析し、データ依存関係があるアセンブラ命
令の組をデータ依存関係情報５として出力する。データ
依存関係解析部４とメモリアクセス解析部６は、各アセ
ンブラ命令の組に対して次のような解析を行う。

まず、次のアセンブラ命令の組に対しては、従来例と全
く同じ解析が行われる。

■と■、■と■、■と■、■と■、■と■、■と■、■
と■、■と■、 このほかの組（■と■、■と■）に対しては、次のよな
解析が行われる。

（１）アセンブラ命令■とアセンブラ命令■は、共にメ
モリをアクセスしている。この場合、データ依存関係解
析部４は、メモリアクセス解析部６に２つの命令が同じ
アドレスをアクセスする可能性があるか問い合わせる。

メモリアクセス解析部６は、２つの命令の間の命令でレ
ジスタｓｐの内容が変えられていないことと、２つの命
令のディスプレイスメントの値が異なることから、２つ
の命令が同じアドレスのメモリをアクセスする可能性は
ないと判断する。データ依存関係解析部４は、この結果
から２つのアセンブラ命令の間にデータ依存関係はない
と判断する。

（２）アセンブラ命令■とアセンブラ命令■はともにメ
モリをアクセスしている。この場合、データ依存関係解
析部４は、メモリアクセス解析部６に２つの命令が同じ
アドレスをアクセスする可能性があるか問い合わせる。

メモリアクセス解析部６は、２つの命令の間の命令でレ
ジスタｓｐの内容が変えられていないことと、２つの命
令のディスプレイスメントの値が異なることから、２つ
の命令が同じアドレスのメモリをアクセスする可能性は
ないと判断する。データ依存関係解析部４は、この結果
から２つのアセンブラ命令の間にデータ依存関係はない
と判断する。

データ依存関係解析部４は以上の解析の結果を、第４表
に示すような、データ依存関係情報５として出力する。

第４表 第５表 スケジューリング部７は、データ依存関係情報５を参照
してスケジューリングを行い、スケジューリングされた
アセンブラ命令列８を出力する。

第１表の基本ブロックに対しては、アセンブラ命令■が
アセンブラ命令■の前に移動され、対応するアセンブラ
命令列８は第５表のようになる。このアセンブラ命令列
の実行に必要なりロック数は５であり、従来例に示した
アセンブラ命令列に比べて２クロツク短縮されている。

〔以下余白〕

〔発明の効果〕 以上説明したように、本発明のアセンブラの処理方式は
、メモリをアクセスするアセンブラ命令に対してそのア
ドレスを解析し、その結果を用いてスケジューリングを
行うことができるなめ、より実行効率の良いオブジェク
トプログラムを生成することができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例を示すアセンブラの処理方式の
処理フロー図、第２図は従来のアセンブラの処理方式の
一例の処理フロー図である。 １・・・アセンブラ命令列、２・・・基本ブロック検出
部、３・・・基本ブロック、４・・・データ依存関係解
析部、５・・・データ依存関係情報、６・・・メモリア
クセス解析部、７・・・スケジューリング部、８・・・
アセンブラ命令列、９・・・オブジェクト出力部、１ｏ
・・・オブジェクトモジュール。

Claims (1)

1. 【特許請求の範囲】 　１、パイプライン方式のマイクロプロセッサに用いら
   れるアセンブラ処理方式において、メモリをアクセスす
   る複数のアセンブラ命令が同じアドレスをアクセスする
   可能性を解析するメモリアクセス解析手段と、このメモ
   リアクセス解析手段の解析結果を用いて前記アセンブラ
   命令の間のデータ依存関係情報を出力するデータ依存関
   係解析手段と、前記データ依存関係情報を用いて前記ア
   センブラ命令の並びかえとなるスケジューリングを行う
   スケジューリング手段とを備えることを特徴とするパイ
   プライン型マイクロプロセッサのアセンブラ処理方式。 ２、メモリアクセス解析手段が、２つの命令の問の命令
   でレジスタの内容が変えられていないことと、これら２
   つの命令のディスプレイスメントの値の異なることを調
   べるものである請求項１記載のパイプライン型マイクロ
   プロセッサのアセンブラ処理方式。