JPH0445030B2 - - Google Patents
Info
- Publication number
- JPH0445030B2 JPH0445030B2 JP62021565A JP2156587A JPH0445030B2 JP H0445030 B2 JPH0445030 B2 JP H0445030B2 JP 62021565 A JP62021565 A JP 62021565A JP 2156587 A JP2156587 A JP 2156587A JP H0445030 B2 JPH0445030 B2 JP H0445030B2
- Authority
- JP
- Japan
- Prior art keywords
- switch transistor
- line
- signal readout
- gate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 230000006698 induction Effects 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 description 21
- 230000035945 sensitivity Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像装置の信号読み出し方法に
関するもので、さらに詳しくは、SITイメージセ
ンサにおいて、特に微弱光検出感度に優れ、かつ
X−Yアドレス方式における信号読み出し線のキ
ヤパシタを利用する読み出し方法で、SITの主電
極の全てがアドレス線又は信号読み出し線となる
方式に、画素分離特性も良好で安定で均一にしか
も高感度に画像を検出し、低消費電力、高速、大
容量の固体撮像装置の信号読み出し方法を与える
ものである。
関するもので、さらに詳しくは、SITイメージセ
ンサにおいて、特に微弱光検出感度に優れ、かつ
X−Yアドレス方式における信号読み出し線のキ
ヤパシタを利用する読み出し方法で、SITの主電
極の全てがアドレス線又は信号読み出し線となる
方式に、画素分離特性も良好で安定で均一にしか
も高感度に画像を検出し、低消費電力、高速、大
容量の固体撮像装置の信号読み出し方法を与える
ものである。
本発明では、放送局用のテレビカメラ、家庭向
ビデオカメラ、電子スチルカメラなどの他、高感
度なことを利用した天体観測器や高速なことを利
用した理化学用精密測定器に応用できる。
ビデオカメラ、電子スチルカメラなどの他、高感
度なことを利用した天体観測器や高速なことを利
用した理化学用精密測定器に応用できる。
従来の静電誘導ホトトランジスタ(Static
Induction Phototransistor(以下SIPTと略称す
る))を用いたゲート蓄積方式による2次元固体
撮像装置において、SIPTのソース及びドレイン
がそれぞれ信号読み出しライン又はアドレスライ
ンとなる2次元固体撮像装置の構成及び信号読み
出し方法については,特開昭60−199277号「2次
元固体撮像装置」に開示されている。
Induction Phototransistor(以下SIPTと略称す
る))を用いたゲート蓄積方式による2次元固体
撮像装置において、SIPTのソース及びドレイン
がそれぞれ信号読み出しライン又はアドレスライ
ンとなる2次元固体撮像装置の構成及び信号読み
出し方法については,特開昭60−199277号「2次
元固体撮像装置」に開示されている。
この開示された信号読み出し方法について、ま
ず従来の技術の例として説明する。
ず従来の技術の例として説明する。
第4図aにこの例の構成方法の、bに読み出し
パルスの、その一例を示す。Cijはこの2次元固
体撮像装置の一画素で、一つのSIPTとキヤパシ
タからなる。画素CijのSIPTのドレインは信号読
み出しラインSLiに、ソースは埋め込みライン
BLjに、ゲートはキヤパシタを通して垂直アドレ
スラインにGLjに接続されている。信号読み出し
ラインSLiにはプリチヤージトランジスタQPが接
続され、このQPを通してプリチヤージ電源VPに
接続されている。このQPはゲートが共通になさ
れ、プリチヤージパルスφPが印加される。さら
にSLiはトランスフアートランジスタQTを通して
スイツチトランジスタQSに接続されている。QT
はゲートが共通になされ、トランスフアーパルス
φTが印加される。QSのゲートは水平シフトレジ
スタ42に導かれている。QSは抵抗RLを通して
ビデオ電源Vvに接続され、出力はQTとQSに共通
して接続されたトランスフアーキヤパシタCTを
QSを導通状態にしてVvにより充電することによ
るRLの電圧降下によつてVput端子から得られる。
さらに埋め込みラインBLjは埋め込みライン選択
トランジスタQBを通して接地され、BLjに接続さ
れたQBのゲートはGLjに接続され、GLjは垂直シ
フトレジスタ41に導かれている。
パルスの、その一例を示す。Cijはこの2次元固
体撮像装置の一画素で、一つのSIPTとキヤパシ
タからなる。画素CijのSIPTのドレインは信号読
み出しラインSLiに、ソースは埋め込みライン
BLjに、ゲートはキヤパシタを通して垂直アドレ
スラインにGLjに接続されている。信号読み出し
ラインSLiにはプリチヤージトランジスタQPが接
続され、このQPを通してプリチヤージ電源VPに
接続されている。このQPはゲートが共通になさ
れ、プリチヤージパルスφPが印加される。さら
にSLiはトランスフアートランジスタQTを通して
スイツチトランジスタQSに接続されている。QT
はゲートが共通になされ、トランスフアーパルス
φTが印加される。QSのゲートは水平シフトレジ
スタ42に導かれている。QSは抵抗RLを通して
ビデオ電源Vvに接続され、出力はQTとQSに共通
して接続されたトランスフアーキヤパシタCTを
QSを導通状態にしてVvにより充電することによ
るRLの電圧降下によつてVput端子から得られる。
さらに埋め込みラインBLjは埋め込みライン選択
トランジスタQBを通して接地され、BLjに接続さ
れたQBのゲートはGLjに接続され、GLjは垂直シ
フトレジスタ41に導かれている。
第4図bを参照して、読み出し方法を説明す
る。まずトランスフアーパルスφTによつてトラ
ンスフアートランジスタQTが導通状態のときに、
プリチヤージパルスQPによつてプリチヤージト
ランジスタQPを通して、信号読み出しラインSLi
及びトランスフアーキヤパシタCTをVPによつて
充電する。次に、垂直アドレスパルスφGjによつ
て垂直アドレスラインGLjに接続された画素C1j
〜Cojの各SIPTは入射光量に応じた放電をする。
φGjとφTが同時に切れることによつて画素C1j〜
Cojの光情報はトランスフアーキヤパシタCTの放
電量として記憶される。水平シフトレジスタ42
からの読み出しパルスφS1〜φSoによつてVput端子
から順次出力が得られる。
る。まずトランスフアーパルスφTによつてトラ
ンスフアートランジスタQTが導通状態のときに、
プリチヤージパルスQPによつてプリチヤージト
ランジスタQPを通して、信号読み出しラインSLi
及びトランスフアーキヤパシタCTをVPによつて
充電する。次に、垂直アドレスパルスφGjによつ
て垂直アドレスラインGLjに接続された画素C1j
〜Cojの各SIPTは入射光量に応じた放電をする。
φGjとφTが同時に切れることによつて画素C1j〜
Cojの光情報はトランスフアーキヤパシタCTの放
電量として記憶される。水平シフトレジスタ42
からの読み出しパルスφS1〜φSoによつてVput端子
から順次出力が得られる。
上述のSIPTを用いた2次元固体撮像装置は、
SIPT本来の高い光感度を利用し得るものである。
つまり垂直アドレスラインGLj上の画素C1j〜Coj
を構成する各SITのソースを共通の埋め込みライ
ンBLjに接続し、かつBLjには接地との間に埋め
込みライン選択トランジスタQBを接続し、かつ
そのQBのゲートは垂直アドレスラインGLjに接続
することで、垂直アドレスラインGLjの選択と同
時にBLjのみが接地面電位となり、同一の信号読
み出しライン上の画素間のクロストークをおさえ
ている。
SIPT本来の高い光感度を利用し得るものである。
つまり垂直アドレスラインGLj上の画素C1j〜Coj
を構成する各SITのソースを共通の埋め込みライ
ンBLjに接続し、かつBLjには接地との間に埋め
込みライン選択トランジスタQBを接続し、かつ
そのQBのゲートは垂直アドレスラインGLjに接続
することで、垂直アドレスラインGLjの選択と同
時にBLjのみが接地面電位となり、同一の信号読
み出しライン上の画素間のクロストークをおさえ
ている。
しかし、より高い光感度をもつSIPTはノーマ
リ−オンに近い特性を有するため、飽和光量レベ
ルに近いくらいの光強度を有する光が入射した画
素を構成するSIPTは非選択時であつてもソー
ス・ドレイン間を流れるゼロゲートバイアス時の
リーク電流は大きい。このような高感度なSIPT
によつて2次元固体撮像装置を前述の方法によつ
て構成することは、プリチヤージパルスφPによ
つて、信号読み出しライン(表面ラインSL)が
充電された後の、非選択画素によるリークの影響
による信号読み出しラインの電圧変動が各信号読
み出しライン毎にばらつきが起こりやすく、安定
な読み出し動作という点で、SIPTをノーマリ−
オフに近い特性を持たせる必要があつた。従つ
て、本来高感度であるSIPTもノーマリ−オフ化
することで若干感度を落して設計する必要があつ
た。
リ−オンに近い特性を有するため、飽和光量レベ
ルに近いくらいの光強度を有する光が入射した画
素を構成するSIPTは非選択時であつてもソー
ス・ドレイン間を流れるゼロゲートバイアス時の
リーク電流は大きい。このような高感度なSIPT
によつて2次元固体撮像装置を前述の方法によつ
て構成することは、プリチヤージパルスφPによ
つて、信号読み出しライン(表面ラインSL)が
充電された後の、非選択画素によるリークの影響
による信号読み出しラインの電圧変動が各信号読
み出しライン毎にばらつきが起こりやすく、安定
な読み出し動作という点で、SIPTをノーマリ−
オフに近い特性を持たせる必要があつた。従つ
て、本来高感度であるSIPTもノーマリ−オフ化
することで若干感度を落して設計する必要があつ
た。
上述の2次元固体撮像装置では、非選択の画素
のSIPTのソースは、トランジスタによつて接地
電位と切り離されているものの、SIPTのソース
が接続されている埋め込みラインは、接地に対し
てある容量を持つている。この容量はたとえ小さ
くとも、全ての埋め込みラインのものについての
和は無視できない。従つてこの容量がある程度充
電されるまでは、非選択画素のSIPTのリーク電
流によつて信号読み出しラインの電位が変動して
しまう。特にSIPTのリーク電流は強い入射光が
あると、それに伴つて大きくなる。
のSIPTのソースは、トランジスタによつて接地
電位と切り離されているものの、SIPTのソース
が接続されている埋め込みラインは、接地に対し
てある容量を持つている。この容量はたとえ小さ
くとも、全ての埋め込みラインのものについての
和は無視できない。従つてこの容量がある程度充
電されるまでは、非選択画素のSIPTのリーク電
流によつて信号読み出しラインの電位が変動して
しまう。特にSIPTのリーク電流は強い入射光が
あると、それに伴つて大きくなる。
このため上述の2次元固体撮像装置では、非選
択画素による信号読み出しラインの電圧変動を極
力低くする為に埋め込みラインの接地に対する容
量を低くおさえ、プリチヤージ(信号読み出しラ
インのプリチヤージ電源VPによる充電)後の垂
直アドレスパルスとトランスフアーパルスのタイ
ミングの最適化などの他に、SIPTの設計条件に
おいても制限があり、SIPTを非常に高感度な条
件で適用するには、上述の如き問題点があつた。
択画素による信号読み出しラインの電圧変動を極
力低くする為に埋め込みラインの接地に対する容
量を低くおさえ、プリチヤージ(信号読み出しラ
インのプリチヤージ電源VPによる充電)後の垂
直アドレスパルスとトランスフアーパルスのタイ
ミングの最適化などの他に、SIPTの設計条件に
おいても制限があり、SIPTを非常に高感度な条
件で適用するには、上述の如き問題点があつた。
前述の2次元固体撮像装置では、各画素の
SIPTに信号読み出しラインによつてバイアス電
圧を印加する為に、同一信号読み出しラインに接
続された画素によるリークによつてこのバイアス
電圧が変動してしまう。そこで、本発明の固体撮
像装置の読み出し方法では、各画素のSIPTへの
バイアス電圧の印加を埋め込みラインを用いて行
なう。第2図を用いて本発明による読み出し方法
の動作原理を説明する。
SIPTに信号読み出しラインによつてバイアス電
圧を印加する為に、同一信号読み出しラインに接
続された画素によるリークによつてこのバイアス
電圧が変動してしまう。そこで、本発明の固体撮
像装置の読み出し方法では、各画素のSIPTへの
バイアス電圧の印加を埋め込みラインを用いて行
なう。第2図を用いて本発明による読み出し方法
の動作原理を説明する。
第2図aに一画素の読み出し回路を示す。画素
CijはSIPT20とゲートキヤパシタ24から成
り、SIPT20のソース21は信号読み出しライ
ンSLi25に、ドレイン22は埋め込みライン
BLjに、ゲート23はゲートキヤパシタCG24を
通して垂直アドレスラインGLjに接続されてい
る。SLi25はリセツトトランジスタQRを通して
接地され、QRのゲートにはリセツトパルスφRが
印加される。さらにSLiはトランスフアートラン
ジスタQTを通してスイツチトランジスタQSに接
続され、QSは負荷抵抗RLによつて接地され、こ
のRLのQSに接続する点が出力端子25(Vput)と
なる。QTのゲートにはトランスフアーパルスφT
が、QSのゲートには読み出しパルスφSiが、それ
ぞれ印加される。BLjは埋め込みライン選択トラ
ンジスタQBを通して電源電圧VDDに接続されてい
る。GLjはQBのゲートに接続され、垂直アドレス
パルスφGjが印加される。CSLは信号読み出しライ
ンSLjの接地に対して持つ容量を、CTはトランス
フアーラインTLiが接地に対して持つ容量を、CB
はBLjが接地に対して持つ容量を、それぞれ表し
ている。
CijはSIPT20とゲートキヤパシタ24から成
り、SIPT20のソース21は信号読み出しライ
ンSLi25に、ドレイン22は埋め込みライン
BLjに、ゲート23はゲートキヤパシタCG24を
通して垂直アドレスラインGLjに接続されてい
る。SLi25はリセツトトランジスタQRを通して
接地され、QRのゲートにはリセツトパルスφRが
印加される。さらにSLiはトランスフアートラン
ジスタQTを通してスイツチトランジスタQSに接
続され、QSは負荷抵抗RLによつて接地され、こ
のRLのQSに接続する点が出力端子25(Vput)と
なる。QTのゲートにはトランスフアーパルスφT
が、QSのゲートには読み出しパルスφSiが、それ
ぞれ印加される。BLjは埋め込みライン選択トラ
ンジスタQBを通して電源電圧VDDに接続されてい
る。GLjはQBのゲートに接続され、垂直アドレス
パルスφGjが印加される。CSLは信号読み出しライ
ンSLjの接地に対して持つ容量を、CTはトランス
フアーラインTLiが接地に対して持つ容量を、CB
はBLjが接地に対して持つ容量を、それぞれ表し
ている。
第2図bに、読み出しのパルスのタイミングチ
ヤートと、トランスフアーラインTLiの電位変化
VTLiと出力端子25の電位変化を示す。
ヤートと、トランスフアーラインTLiの電位変化
VTLiと出力端子25の電位変化を示す。
時刻t1に、まずトランスフアーパルスφTによつ
てトランスフアートランジスタQTが導通状態と
なり、信号読み出しラインSLiにトランスフアー
ラインが結合される。次に、時刻t2においてリセ
ツトパルスφRによつてリセツトトランジスタQR
が導通状態になり、VTLiは接地電位となる。時刻
t3にQRが遮断状態になつた後、垂直アドレスパル
スφGjが時刻t4に印加される。このとき、埋め込
みライン選択トランジスタQBが導通状態となり、
SIPT20は電源電圧VDDによつてバイアスされ
る。同時にSIPT20はゲートキヤパシタCG24
を通してパルスφGjが加わり、SIPT20には一定
の期間内に入射した光量に応じた放電電流が流れ
る。第2図bにおいて、VTLiの変化は、点線aが
暗状態つまり入射光がない場合、一点鎖線bは通
常の光照射状態つまり入射光量が飽和光量未満の
とき、実線cは飽和光量の光が入射した場合に対
応している。時刻t5にφTとφGjが切れて、QTが遮
断状態になることによつてSIPT20から得られ
た画素Cijの光情報はCTに記憶される。次に時刻t6
に読み出しパルスφSiによつてスイツチトランジ
スタQSが導通状態となり、負荷抵抗RLを通して
CTが放電し、出力が得られる。この時のVputの変
化はVTLiの値に応じて、画素Cijへの入射光が暗状
態の時は点線a、通常の光照射の時は一点鎖線、
飽和光量の時は実線cのようになる。
てトランスフアートランジスタQTが導通状態と
なり、信号読み出しラインSLiにトランスフアー
ラインが結合される。次に、時刻t2においてリセ
ツトパルスφRによつてリセツトトランジスタQR
が導通状態になり、VTLiは接地電位となる。時刻
t3にQRが遮断状態になつた後、垂直アドレスパル
スφGjが時刻t4に印加される。このとき、埋め込
みライン選択トランジスタQBが導通状態となり、
SIPT20は電源電圧VDDによつてバイアスされ
る。同時にSIPT20はゲートキヤパシタCG24
を通してパルスφGjが加わり、SIPT20には一定
の期間内に入射した光量に応じた放電電流が流れ
る。第2図bにおいて、VTLiの変化は、点線aが
暗状態つまり入射光がない場合、一点鎖線bは通
常の光照射状態つまり入射光量が飽和光量未満の
とき、実線cは飽和光量の光が入射した場合に対
応している。時刻t5にφTとφGjが切れて、QTが遮
断状態になることによつてSIPT20から得られ
た画素Cijの光情報はCTに記憶される。次に時刻t6
に読み出しパルスφSiによつてスイツチトランジ
スタQSが導通状態となり、負荷抵抗RLを通して
CTが放電し、出力が得られる。この時のVputの変
化はVTLiの値に応じて、画素Cijへの入射光が暗状
態の時は点線a、通常の光照射の時は一点鎖線、
飽和光量の時は実線cのようになる。
本発明の固体撮像装置の読み出し方法では、各
画素を構成するSIPTへのバイアスを、信号読み
出しラインではなく、埋め込みラインを用いて印
加することにより、アドレスされた画素のSIPT
のみにそして常に一定のバイアス電圧を印加する
ことができる。従つて大容量の2次元固体撮像装
置を安定でかつ均一に読み出すことができる。
画素を構成するSIPTへのバイアスを、信号読み
出しラインではなく、埋め込みラインを用いて印
加することにより、アドレスされた画素のSIPT
のみにそして常に一定のバイアス電圧を印加する
ことができる。従つて大容量の2次元固体撮像装
置を安定でかつ均一に読み出すことができる。
第2図bの時刻t4からt5において、同一の信号
読み出しライン上の画素を構成するSIPTは逆動
作にバイアスされ、この非選択画素を構成する
SIPTのソース・ドレイン間のリーク電流による
信号読み出しラインへの影響が考えられる。しか
し、倒立動作のSIPTは正立動作のSIPTに比べて
電流増幅率は小さく、前述の従来の読み出し方法
に対しては十分に改善であるといえる。
読み出しライン上の画素を構成するSIPTは逆動
作にバイアスされ、この非選択画素を構成する
SIPTのソース・ドレイン間のリーク電流による
信号読み出しラインへの影響が考えられる。しか
し、倒立動作のSIPTは正立動作のSIPTに比べて
電流増幅率は小さく、前述の従来の読み出し方法
に対しては十分に改善であるといえる。
本発明の固体撮像装置の読み出し方法の実施例
を第1図に、又、一画素分のデバイス構造の一例
を第3図に示す。
を第1図に、又、一画素分のデバイス構造の一例
を第3図に示す。
第1図aを用いて、まず、2次元固体撮像装置
の構成について説明する。
の構成について説明する。
2次元マトリクス状に並べられたn×m個の画
素の1つCijは一つのSIPTとゲートキヤパシタか
ら成る。この画素CijのSIPTのソースは信号読み
出しラインSLiに、ドレインは埋め込みライン
BLjに、ゲートはゲートキヤパシタを通して垂直
アドレスラインGLjに接続している。BLjとGLj
は平行でSLiに直交している。信号読み出しライ
ンSLiはリセツトトランジスタQRiを通して接地さ
れ、QRのゲートは全て共通になされリセツトパ
ルスφRが印加される。さらにSLiはトランスフア
ートランジスタQTiを通して、スイツチトランジ
スタQSiに接続されている。QTのゲートは全て共
通になされ、トランスフアーパルスφTが印加さ
れる。QTiとQSiの接続部には適当なキヤパシタCTi
が設けられ、QSiはさらに全てのQSに共通して適
当な負荷抵抗RLによつて接地され、この負荷抵
抗が全てのQSに接続されている点が出力端子Vput
17となる。スイツチトランジスタQSiのゲート
には水平シフトレジスタ12に導かれ、読み出し
パルスφSiが印加される。埋め込みラインBLjは埋
め込みライン選択トランジスタQBjを通して、電
源VDDに接続されている。QBjのゲートは垂直アド
レス線GLjに接続され、GLjは垂直シフトレジス
タ1に導かれ、垂直アドレスパルスφGjが印加さ
れる。
素の1つCijは一つのSIPTとゲートキヤパシタか
ら成る。この画素CijのSIPTのソースは信号読み
出しラインSLiに、ドレインは埋め込みライン
BLjに、ゲートはゲートキヤパシタを通して垂直
アドレスラインGLjに接続している。BLjとGLj
は平行でSLiに直交している。信号読み出しライ
ンSLiはリセツトトランジスタQRiを通して接地さ
れ、QRのゲートは全て共通になされリセツトパ
ルスφRが印加される。さらにSLiはトランスフア
ートランジスタQTiを通して、スイツチトランジ
スタQSiに接続されている。QTのゲートは全て共
通になされ、トランスフアーパルスφTが印加さ
れる。QTiとQSiの接続部には適当なキヤパシタCTi
が設けられ、QSiはさらに全てのQSに共通して適
当な負荷抵抗RLによつて接地され、この負荷抵
抗が全てのQSに接続されている点が出力端子Vput
17となる。スイツチトランジスタQSiのゲート
には水平シフトレジスタ12に導かれ、読み出し
パルスφSiが印加される。埋め込みラインBLjは埋
め込みライン選択トランジスタQBjを通して、電
源VDDに接続されている。QBjのゲートは垂直アド
レス線GLjに接続され、GLjは垂直シフトレジス
タ1に導かれ、垂直アドレスパルスφGjが印加さ
れる。
第1図bに読み出しパルスのタイミングチヤー
トを示す。垂直シフトレジスタは垂直アドレスパ
ルスφG1,……,φGnを順次出力するが、第2図b
ではちようどφGjとそれにつづくφGj+1のところを
示している。
トを示す。垂直シフトレジスタは垂直アドレスパ
ルスφG1,……,φGnを順次出力するが、第2図b
ではちようどφGjとそれにつづくφGj+1のところを
示している。
時刻t1で、トランスフアーパルスφTが入り、ト
ランスフアートランジスタQTが導通状態になつ
た後、時刻t2でリセツトパルスφRによつてリセツ
トトランジスタQRを通して信号読み出しライン
はCTとともに接地電位となる。時刻t3で垂直アド
レスパルスφGjが入り、垂直アドレスラインGLj
上の各画素C1j,……,Cojは入射光量に応じて
CT1,……,CTiを充電する。時刻t4でφTと同時に
φGjが切れ、C1j,……,Cojの光情報はそれぞれに
対応するCT1,……,CTiに記憶される。φTが切れ
た後、水平シフトレジスタは読み出しパルスφS1,
……,φSoを発生させ、スイツチトランジスタ
QS1,……,QSoを順次導通させてCTに蓄えられた
電荷をRLを通して放電させ、C1j,……,Cojの出
力が順次Vputの電位変化として出力される。こう
して時刻t8までにC1j,……,Cojの水平1列の
光情報が出力し終ると、次にC1j+1,……,Coj+1
の光情報を読み出すべく、同様の手順が繰返され
る。
ランスフアートランジスタQTが導通状態になつ
た後、時刻t2でリセツトパルスφRによつてリセツ
トトランジスタQRを通して信号読み出しライン
はCTとともに接地電位となる。時刻t3で垂直アド
レスパルスφGjが入り、垂直アドレスラインGLj
上の各画素C1j,……,Cojは入射光量に応じて
CT1,……,CTiを充電する。時刻t4でφTと同時に
φGjが切れ、C1j,……,Cojの光情報はそれぞれに
対応するCT1,……,CTiに記憶される。φTが切れ
た後、水平シフトレジスタは読み出しパルスφS1,
……,φSoを発生させ、スイツチトランジスタ
QS1,……,QSoを順次導通させてCTに蓄えられた
電荷をRLを通して放電させ、C1j,……,Cojの出
力が順次Vputの電位変化として出力される。こう
して時刻t8までにC1j,……,Cojの水平1列の
光情報が出力し終ると、次にC1j+1,……,Coj+1
の光情報を読み出すべく、同様の手順が繰返され
る。
第1図aにおいては、QR,QT,QB,QSとして
全てMOSトランジスタとして表示してあるが、
これらはいずれも全てMOSトランジスタである
必要はなく、SIT、バイポーラトランジスタ、
JFETなどであつてもよい。
全てMOSトランジスタとして表示してあるが、
これらはいずれも全てMOSトランジスタである
必要はなく、SIT、バイポーラトランジスタ、
JFETなどであつてもよい。
第3図を用い一画素についてのデバイス構造の
1例について説明する。
1例について説明する。
第3図aはその表面構造を、bはA−A′で示
される線での断面構造を模式的に示してある。こ
こに示したデバイス構造の例では、p型Si基板3
18上に作られたnチヤンネルSIPTと、ポリシ
リコンなどの導電性透明電極311と、SiO2な
どの透明絶縁膜312がSIPTのp+ゲート316
によつて構成されるMOSキヤパシタによつて一
画素が構成されている。
される線での断面構造を模式的に示してある。こ
こに示したデバイス構造の例では、p型Si基板3
18上に作られたnチヤンネルSIPTと、ポリシ
リコンなどの導電性透明電極311と、SiO2な
どの透明絶縁膜312がSIPTのp+ゲート316
によつて構成されるMOSキヤパシタによつて一
画素が構成されている。
第3図bにおいて、n+領域314はSIPTのソ
ース領域、n+領域315はSIPTのドレイン領
域、n-領域317はSIPTのチヤンネル領域、領
域313は分離領域で各画素を分離している。図
には示されていないが第3図aにおいて縦に隣り
合う画素も同様に分離されている。ソース領域3
14はポリシリコンなどの導電性透明電極319
によつて電極がとられている。埋め込まれたドレ
イン領域315は表面から電極34がとられてい
る。これは埋め込まれたドレイン領域315は図
中紙面に垂直な方向に連続しているが、表面から
Al−Siのような高い導電性の電極をつけること
によつて抵抗を小さくしようとするためである。
ゲートキヤパシタの電極311は同一の物質で構
成される垂直アドレス線35に接続され、35の
上にはAl−Siのような高い導電性の物質36に
よつて抵抗を減少させてある。
ース領域、n+領域315はSIPTのドレイン領
域、n-領域317はSIPTのチヤンネル領域、領
域313は分離領域で各画素を分離している。図
には示されていないが第3図aにおいて縦に隣り
合う画素も同様に分離されている。ソース領域3
14はポリシリコンなどの導電性透明電極319
によつて電極がとられている。埋め込まれたドレ
イン領域315は表面から電極34がとられてい
る。これは埋め込まれたドレイン領域315は図
中紙面に垂直な方向に連続しているが、表面から
Al−Siのような高い導電性の電極をつけること
によつて抵抗を小さくしようとするためである。
ゲートキヤパシタの電極311は同一の物質で構
成される垂直アドレス線35に接続され、35の
上にはAl−Siのような高い導電性の物質36に
よつて抵抗を減少させてある。
第3図aは画素Cijに相当する部分が示してあ
る。図中一点鎖線で囲まれた部分がそれである。
35は垂直アドレス線GLj、34は埋め込みライ
ンBLj、39は信号読み出し線SLiである。BLj3
4とGLj35は平行に、そして3Li39には直交
している。交差部分はSiO2やPSG等の絶縁性の
物質によつて絶縁されている。さらに図中には信
号読み出し線SLi-131、埋め込みラインBLj-13
3、垂直アドレス線GLj+137が示されている。
32,38,310は36と同様の物質で、それ
ぞれSLi-131、GLj+137、SLi39の抵抗を減
少させるために設けられたものである。
る。図中一点鎖線で囲まれた部分がそれである。
35は垂直アドレス線GLj、34は埋め込みライ
ンBLj、39は信号読み出し線SLiである。BLj3
4とGLj35は平行に、そして3Li39には直交
している。交差部分はSiO2やPSG等の絶縁性の
物質によつて絶縁されている。さらに図中には信
号読み出し線SLi-131、埋め込みラインBLj-13
3、垂直アドレス線GLj+137が示されている。
32,38,310は36と同様の物質で、それ
ぞれSLi-131、GLj+137、SLi39の抵抗を減
少させるために設けられたものである。
画素の構成が上で説明したように、全ての配線
が表面で取られているので、読み出しの為のプリ
チヤージトランジスタ、トランスフアートランジ
スタ、埋め込みライン選択トランジスタ、スイツ
チトランジスタを同一チツプ上に製作することは
容易である。トランスフアーキヤパシタは配線の
浮遊容量を利用してもよいし、SIPTのゲート上
のMOSキヤパシタと同様に製作してもよい。
が表面で取られているので、読み出しの為のプリ
チヤージトランジスタ、トランスフアートランジ
スタ、埋め込みライン選択トランジスタ、スイツ
チトランジスタを同一チツプ上に製作することは
容易である。トランスフアーキヤパシタは配線の
浮遊容量を利用してもよいし、SIPTのゲート上
のMOSキヤパシタと同様に製作してもよい。
本発明の固体撮像装置の信号読み出し方法は、
垂直アドレスパルスによつて選択された画素の
SIPTのみがバイアスされること、そのバイアス
電圧は常に一定の値であること、選択された画素
のSIPTは正立動作であるのに対して同一信号読
み出しライン上の非選択の画素のSIPTは倒立動
作にしかバイアスされないこと、によつて微弱光
検出感度に優れた、安定かつ均一に大容量の固体
撮像装置を読み出す方法である。
垂直アドレスパルスによつて選択された画素の
SIPTのみがバイアスされること、そのバイアス
電圧は常に一定の値であること、選択された画素
のSIPTは正立動作であるのに対して同一信号読
み出しライン上の非選択の画素のSIPTは倒立動
作にしかバイアスされないこと、によつて微弱光
検出感度に優れた、安定かつ均一に大容量の固体
撮像装置を読み出す方法である。
これは、SIPTの正立動作が倒立動作より光電
流増幅率が大きい上に、光電流増幅率がドレイン
バイアス電圧によつて増大するという特徴がある
為に、高い光感度のSIPTは非選択時のリーク電
流も大きいが、同一信号読み出しライン上の画素
のクロストークを十分におさえることができたか
らである。
流増幅率が大きい上に、光電流増幅率がドレイン
バイアス電圧によつて増大するという特徴がある
為に、高い光感度のSIPTは非選択時のリーク電
流も大きいが、同一信号読み出しライン上の画素
のクロストークを十分におさえることができたか
らである。
第5図は第3図に示した構造の画素を第1図に
示した方法により読み出した時の一画素の光電変
換特性の例を示している。一画素の寸法は85μ×
65μである。電源電圧はVDD=2V、負荷抵抗RL=
1kΩ、光積分時間(アドレスから次のアドレスま
での周期)TLI=10msで波長655nm(赤)の光を
照射しており、横軸はその入射光量(μW/cm2)、
縦軸は暗状態との出力電圧Vputの差ΔVput(mV)
を示している。入射光量10-4μW/cm2という微弱
光から1μW/cm2まで、80dBという広いダイナミ
ツクレンジを有するとともに、微弱光であるほど
高感度な信号読み出しができることがわかる。
示した方法により読み出した時の一画素の光電変
換特性の例を示している。一画素の寸法は85μ×
65μである。電源電圧はVDD=2V、負荷抵抗RL=
1kΩ、光積分時間(アドレスから次のアドレスま
での周期)TLI=10msで波長655nm(赤)の光を
照射しており、横軸はその入射光量(μW/cm2)、
縦軸は暗状態との出力電圧Vputの差ΔVput(mV)
を示している。入射光量10-4μW/cm2という微弱
光から1μW/cm2まで、80dBという広いダイナミ
ツクレンジを有するとともに、微弱光であるほど
高感度な信号読み出しができることがわかる。
このように本発明ではSIPTの持つ高い光感度
の特性を充分に利用でき、光積分時間10msで
10-4μW/cm2の光量の光を検出できる。
の特性を充分に利用でき、光積分時間10msで
10-4μW/cm2の光量の光を検出できる。
第1図は本発明の実施例で、aは構成を、bは
読み出しの動作波形を示す図、第2図は本発明の
動作を説明するための図で一画素の動作を示し、
aは構成を、bは読み出しの動作波形を示す図、
第3図は一画素の構成例で、aは表面構造、bは
断面構造を示す図、第4図は従来の技術を説明す
る為の図で、aは構成を、bは読み出し動作波形
を示す図、第5図は本発明の効果を示す為の図
で、試作及び実験で確かめられた光電変換の図で
ある。 14……静電誘導ホトトランジスタ、1……静
電誘導ホトトランジスタのソース、2……静電誘
導ホトトランジスタのドレイン、3……静電誘導
ホトトランジスタのゲート、13……ゲートキヤ
パシタ、16……電源電圧、15……負荷抵抗、
17……出力端子(Vput)。
読み出しの動作波形を示す図、第2図は本発明の
動作を説明するための図で一画素の動作を示し、
aは構成を、bは読み出しの動作波形を示す図、
第3図は一画素の構成例で、aは表面構造、bは
断面構造を示す図、第4図は従来の技術を説明す
る為の図で、aは構成を、bは読み出し動作波形
を示す図、第5図は本発明の効果を示す為の図
で、試作及び実験で確かめられた光電変換の図で
ある。 14……静電誘導ホトトランジスタ、1……静
電誘導ホトトランジスタのソース、2……静電誘
導ホトトランジスタのドレイン、3……静電誘導
ホトトランジスタのゲート、13……ゲートキヤ
パシタ、16……電源電圧、15……負荷抵抗、
17……出力端子(Vput)。
Claims (1)
- 1 静電誘導ホトトランジスタとゲートキヤパシ
タから構成された画素Cijをn×mのマトリクス
に構成し、垂直アドレスラインGLj(j=1〜m)
は前記画素Cij(i=1〜n)を構成する前記静電
誘導ホトトランジスタのゲートに前記ゲートキヤ
パシタを介して共通に接続され、信号読み出しラ
インSLi(i=1〜n)は前記画素Cij(j=1〜
m)を構成する前記静電誘導ホトトランジスタの
ソースに共通に接続され、埋め込みラインBLj
(j=1〜m)は前記画素Cij(i=1〜n)を構
成する前記静電誘導ホトトランジスタのドレイン
に共通に接続され、前記埋め込みラインBLj(j
=1〜m)にはスイツチトランジスタQBjが接続
され、前記スイツチトランジスタQBjのゲートは
前記垂直アドレスラインGLjに接続され、前記信
号読み出しラインSLi(i=1〜n)は二つの直列
に接続されたスイツチトランジスタQTi及びスイ
ツチトランジスタQSiを介して負荷抵抗に接続さ
れ、前記スイツチトランジスタQTiと前記スイツ
チトランジスタQSiの接続点に所定のキヤパシタ
CTiを持たせ、前記負荷抵抗と前記スイツチトラ
ンジスタQSとの接続点を出力端子とした2次元
固体撮像装置において、全ての前記静電誘導ホト
トランジスタは正立動作でかつドレインバイアス
電圧は前記スイツチトランジスタQBj(j=1〜
m)を通してなされ、前記信号読み出しライン
SLi(i=1〜n)には信号検出前に前記信号読み
出しラインSLiを接地電位にするためのスイツチ
トランジスタQRiが設けられ、前記スイツチトラ
ンジスタQTi(i=1〜n)が導通状態のときに前
記スイツチトランジスタQRiによつて前記信号読
み出しラインSLiと前記キヤパシタCTiを接地電位
とした後に前記垂直アドレスラインの1つGLj
(j=1〜m)に垂直アドレスパルスを入力して
前記画素Cij(i=1〜n)を選択し前記画素Cijの
光情報に応じて前記信号読み出しラインSLiとと
もに前記キヤパシタCTiを充電し前記スイツチト
ランジスタQTiを遮断状態にした後、前記スイツ
チトランジスタQSi(i=1〜n)を通して順次前
記キヤパシタCTiを放電させることで1列の前記
画素Cij(i=1〜n)の光情報を読み出すことを
特徴とする固体撮像装置の信号読み出し方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021565A JPS63187974A (ja) | 1987-01-30 | 1987-01-30 | 固体撮像装置の信号読み出し方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021565A JPS63187974A (ja) | 1987-01-30 | 1987-01-30 | 固体撮像装置の信号読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63187974A JPS63187974A (ja) | 1988-08-03 |
JPH0445030B2 true JPH0445030B2 (ja) | 1992-07-23 |
Family
ID=12058544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62021565A Granted JPS63187974A (ja) | 1987-01-30 | 1987-01-30 | 固体撮像装置の信号読み出し方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63187974A (ja) |
-
1987
- 1987-01-30 JP JP62021565A patent/JPS63187974A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63187974A (ja) | 1988-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5153420A (en) | Timing independent pixel-scale light sensing apparatus | |
US3946151A (en) | Semiconductor image sensor | |
JPH0444465B2 (ja) | ||
JPH03831B2 (ja) | ||
US4700231A (en) | Solid state image sensing device | |
CA1080345A (en) | Semiconductor optical image sensing device | |
JPH11264761A (ja) | 光センサ回路およびこれを用いたイメージセンサ | |
US5608205A (en) | Imaging device having reduced vertical crosstalk | |
US20070091192A1 (en) | Active pixel sensor array reset | |
US4593320A (en) | Two-dimensional solid-state image pickup device | |
JPS59108464A (ja) | 固体撮像装置 | |
US5168379A (en) | Solid state imaging device having a defect relief system | |
JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
JPH0445030B2 (ja) | ||
JPH07234737A (ja) | シンク形成回路 | |
JPS59108460A (ja) | 固体撮像装置 | |
JP3671068B2 (ja) | 電荷蓄積装置 | |
JPH0473912B2 (ja) | ||
JPH0147051B2 (ja) | ||
US11330207B1 (en) | High dynamic range in direct injection | |
JPH0445031B2 (ja) | ||
US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
JP2000174247A (ja) | 固体撮像素子 | |
JPS6232761A (ja) | 密着形イメ−ジセンサ | |
JPH0414835B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |