JPH04344580A - Membership function generating circuit - Google Patents
Membership function generating circuitInfo
- Publication number
- JPH04344580A JPH04344580A JP3145535A JP14553591A JPH04344580A JP H04344580 A JPH04344580 A JP H04344580A JP 3145535 A JP3145535 A JP 3145535A JP 14553591 A JP14553591 A JP 14553591A JP H04344580 A JPH04344580 A JP H04344580A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- mos
- mosfet
- parallel
- grade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明はファジイ制御に用いられ
るメンバーシップ関数のグレードを可変できるメンバー
シップ関数発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a membership function generating circuit that can vary the grade of a membership function used in fuzzy control.
【0002】0002
【従来技術】ファジイ理論においてあいまいさを表すメ
ンバーシップ関数として図6(a)、(b)、(c)に
示すような三角波形、正規分布、アークタンジェント形
の関数が広く用いられている。2. Description of the Related Art Triangular waveforms, normal distributions, and arctangent functions as shown in FIGS. 6(a), (b), and (c) are widely used as membership functions representing ambiguity in fuzzy theory.
【0003】これらのメンバーシップ関数を用いてファ
ジイ制御を行なう場合、所望の制御特性を得るまでには
メンバーシップ関数を種々入れ替えて何回も演算を繰り
返す必要があり、大変な手間と時間がかかる作業である
。[0003] When performing fuzzy control using these membership functions, it is necessary to change the membership functions in various ways and repeat calculations many times until the desired control characteristics are obtained, which takes a lot of effort and time. It's work.
【0004】メンバーシップ関数の特性の一部である勾
配を変化させるための勾配切替回路は特開昭62−95
675号に提案されている。[0004] A gradient switching circuit for changing the gradient, which is a part of the characteristics of the membership function, is disclosed in Japanese Patent Laid-Open No. 62-95.
Proposed in No. 675.
【0005】[0005]
【発明が解決しようとする課題】しかし、ファジイ制御
と学習機能を取り入れた判断処理とを組合せてファジイ
システムを構築しようとする場合は、外部から取り込む
数多くの条件にそれぞれ異なる重み付けをして総合判断
を行なう必要があるため、メンバーシップ関数の勾配を
切り替えるだけでは充分でなく、関数の重み付け(グレ
ードという)を変えることが望まれる。[Problem to be Solved by the Invention] However, when trying to construct a fuzzy system by combining fuzzy control and judgment processing that incorporates a learning function, it is necessary to give different weights to a large number of conditions imported from the outside and make a comprehensive judgment. Therefore, it is not enough to simply switch the gradient of the membership function; it is also desirable to change the weighting (referred to as grade) of the function.
【0006】本発明は上記の点にかんがみてなされたも
ので、その目的は、メンバーシップ関数のグレードをき
わめて容易に変えることができるメンバーシップ関数発
生回路を提供することができる。The present invention has been made in view of the above points, and an object thereof is to provide a membership function generating circuit that can very easily change the grade of a membership function.
【0007】[0007]
【課題を解決するための手段】P−MOSFETとN−
MOSFETとにより構成されたC−MOSインバータ
を複数個並列に接続し、前記各C−MOSインバータを
主回路に接続しまたは主回路から切り離すグレード切換
用のスイッチングを設け、並列接続された全C−MOS
インバータと直列に抵抗を接続し、各C−MOSインバ
ータの共通ゲートに入力信号を印加し、全C−MOSイ
ンバータに流れる電流の総和をメンバーシップ関数とし
て出力するように構成した。[Means for solving the problem] P-MOSFET and N-
A plurality of C-MOS inverters configured with MOSFETs are connected in parallel, and switching for grade switching is provided to connect or disconnect each C-MOS inverter from the main circuit, and all C-MOS inverters connected in parallel are connected in parallel. M.O.S.
A resistor was connected in series with the inverter, an input signal was applied to the common gate of each C-MOS inverter, and the total sum of currents flowing through all the C-MOS inverters was output as a membership function.
【0008】[0008]
【作用】並列接続された全C−MOSインバータに流れ
る電流の総和としてメンバーシップ関数が出力されるの
で、並列接続された複数のC−MOSインバータの各々
に設けたスイッチをON、OFFすることにより並列に
接続されたC−MOSインバータの数を変更すれば、メ
ンバーシップ関数のグレードを変えることができる。[Operation] Since the membership function is output as the sum of the currents flowing through all the C-MOS inverters connected in parallel, by turning on and off the switches provided in each of the multiple C-MOS inverters connected in parallel. By changing the number of C-MOS inverters connected in parallel, the grade of the membership function can be changed.
【0009】[0009]
【実施例】以下本発明を図面に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on the drawings.
【0010】図1は本発明によるメンバーシップ関数発
生回路の一実施例としての三角波形のメンバーシップ関
数を発生する電流型の基本回路を示す。FIG. 1 shows a current-type basic circuit for generating a triangular waveform membership function as an embodiment of the membership function generating circuit according to the present invention.
【0011】メンバーシップ関数発生回路は、P−MO
SFET1aとN−MOSFET1bとを直列に接続し
て成るC−MOSインバータにスイッチ1cを直列に接
続した第1の直列回路と、同様にP−MOSFET2a
とN−MOSFET2bとスイッチ2cとから成る第2
の直列回路と、P−MOSFET3aとN−MOSFE
T3bとスイッチ3cとから成る第3の直列回路と、P
−MOSFET4aとN−MOSFET4bとスイッチ
4cとから成る第4の直列回路とを並列に接続し、回路
全体を電源VDDとアースとの間に接続したものである
。The membership function generation circuit is a P-MO
A first series circuit includes a C-MOS inverter formed by connecting SFET1a and N-MOSFET1b in series, and a switch 1c connected in series, and a P-MOSFET2a similarly.
A second transistor consisting of an N-MOSFET 2b and a switch 2c.
series circuit, P-MOSFET3a and N-MOSFE
A third series circuit consisting of T3b and switch 3c, and P
-MOSFET 4a, N-MOSFET 4b, and a fourth series circuit consisting of switch 4c are connected in parallel, and the entire circuit is connected between power supply VDD and ground.
【0012】スイッチ1c〜4cは外部からの制御信号
によりON、OFFされる。The switches 1c to 4c are turned on and off by external control signals.
【0013】いま端子Aに任意のアナログ入力信号V1
Nを印加しておき、スイッチ1c〜4cを順次ONして
いくと、端子Bに現れる出力信号VOUT は図2に示
すように変化する。すなわち、スイッチ1cのみがON
したときの出力信号がI、スイッチ1cと2cがONし
たときの出力信号がII、スイッチ1c,2c,3cが
ONしたときの出力信号がIII 、スイッチ1c,2
c,3c,4cがすべてONしたときの出力信号がIV
である。この図からわかるように、図1の回路において
は、スイッチ1c〜4cのON、OFFの状態により自
己の発生する三角波形のメンバーシップ関数のグレード
が変化している。グレードの変更度合は並列に接続され
ているC−MOSインバータのW/L(WはMOSFE
Tのゲートの幅、Lはゲートの長さ)の値を選択するこ
とにより容易に変更することができる。An arbitrary analog input signal V1 is now applied to terminal A.
When N is applied and the switches 1c to 4c are sequentially turned on, the output signal VOUT appearing at the terminal B changes as shown in FIG. In other words, only switch 1c is ON.
The output signal when the switches 1c and 2c are turned on is I, the output signal when the switches 1c and 2c are turned on is II, the output signal when the switches 1c, 2c, and 3c are turned on is III, and the switches 1c and 2
The output signal when c, 3c, and 4c are all turned on is IV
It is. As can be seen from this figure, in the circuit of FIG. 1, the grade of the membership function of the triangular waveform generated by itself changes depending on the ON/OFF states of the switches 1c to 4c. The degree of grade change is W/L (W is MOSFE) of C-MOS inverters connected in parallel.
This can be easily changed by selecting the values of T (the width of the gate and L the length of the gate).
【0014】図1に示した基本回路のスイッチ1c〜4
cおよび抵抗5はMOSFETにより実現され、図3に
はその一例を示す。Switches 1c to 4 of the basic circuit shown in FIG.
c and the resistor 5 are realized by MOSFETs, an example of which is shown in FIG.
【0015】図3において、図1と同じ参照数字は同じ
構成要素を示しており、1c´〜4c´はスイッチ1c
〜4cを実現するためのN−MOSFET、5´は抵抗
5を実現するための常時ONさせておくN−MOSFE
Tである。In FIG. 3, the same reference numerals as in FIG. 1 indicate the same components, and 1c' to 4c' represent switch 1c.
- N-MOSFET to realize 4c, 5' is N-MOSFE that is always turned on to realize resistance 5
It is T.
【0016】端子Cにグレード切換信号Sを与え、N−
MOSFET1c´〜4c´のON、OFFを切換える
ことによりメンバーシップ関数のグレードを図2に示す
ように変化させることができる。Apply the grade switching signal S to the terminal C, and
By switching ON and OFF of MOSFETs 1c' to 4c', the grade of the membership function can be changed as shown in FIG. 2.
【0017】なお、基本回路におけるスイッチ1c〜4
cは図3に示したようにN−MOSFET1c´〜4c
´で実現する代わりに、P−MOSF1a〜4aの電源
VDD側にP−MOSFETを直列に接続して実現する
こともできる。Note that the switches 1c to 4 in the basic circuit
c is N-MOSFET1c' to 4c as shown in FIG.
Instead of realizing this, it is also possible to realize this by connecting a P-MOSFET in series to the power supply VDD side of the P-MOSFs 1a to 4a.
【0018】ところで、基本回路におけるスイッチ1c
〜4cを、C−MOSインバータのN−MOSFETの
アース側にN−MOSFET1c´〜4c´を直列に接
続することにより実現した回路では、このスイッチ作用
をするN−MOSFET1c´〜4c´のON、OFF
によりグレードを変化させた場合、グレードが増すにつ
れて三角波形のメンバーシップ関数の頂点が図2に破線
で示すように右寄りに移動していく傾向がある。また、
それとは逆に、基本回路におけるスイッチ1c〜4cを
C−MOSインバータのP−MOSFETの電源側にP
−MOSFETを直列に接続して実現した回路では、グ
レードが増すにつれて三角波形のメンバーシップ関数の
頂点が左寄りに移動していく傾向がある。By the way, switch 1c in the basic circuit
~4c is realized by connecting N-MOSFETs 1c' to 4c' in series to the ground side of the N-MOSFET of the C-MOS inverter, when the N-MOSFETs 1c' to 4c', which perform this switching function, are turned ON, OFF
When the grade is changed by , the vertex of the triangular waveform membership function tends to move to the right as the grade increases, as shown by the broken line in FIG. Also,
On the contrary, switches 1c to 4c in the basic circuit are connected to the power supply side of the P-MOSFET of the C-MOS inverter.
- In a circuit realized by connecting MOSFETs in series, the peak of the triangular waveform membership function tends to move to the left as the grade increases.
【0019】そこで、グレードが変化してもメンバーシ
ップ関数の頂点が左寄りにも右寄りにも移動せずにただ
上下に移動するようにするためには、スイッチとしてC
−MOSインバータの電源側にはP−MOSFETを接
続し、アース側にはN−MOSFETを接続し、これら
を同時にONまたはOFFするようにすればよい。また
別の方法としては、C−MOSインバータのW/Lの値
を選択するようにしてもよい。Therefore, in order to make the vertex of the membership function simply move up and down without moving to the left or right even if the grade changes, use C as a switch.
- A P-MOSFET may be connected to the power supply side of the MOS inverter, an N-MOSFET may be connected to the ground side, and these may be turned on or off at the same time. Alternatively, the W/L value of the C-MOS inverter may be selected.
【0020】次に、図4に、本発明によるメンバーシッ
プ関数発生回路のもう1つの実施例であるアークタンジ
ェント型波形のメンバーシップ関数を発生する回路を示
す。Next, FIG. 4 shows a circuit for generating an arctangent waveform membership function, which is another embodiment of the membership function generating circuit according to the present invention.
【0021】この実施例は、P−MOSFET6aとN
−MOSFET6bとを直列に接続して成るC−MOS
インバータを基本C−MOSインバータとし、この基本
C−MOSインバータと並列に4個のバイアスC−MO
S回路を接続したものである。バイアスC−MOS回路
は、それぞれP−MOSFET7a,8a,9a,10
aとN−MOSFET7b,8b,9b,10bとを直
列に接続して成り、各N−MOSFET7b〜10bの
ゲートにインバータ11〜14が接続されている。端子
Cにはグレードを切換えるためのデジタル切換信号Sが
与えられる。In this embodiment, P-MOSFET6a and N
-C-MOS formed by connecting MOSFET6b in series
The inverter is a basic C-MOS inverter, and four bias C-MOSs are connected in parallel with this basic C-MOS inverter.
This is an S circuit connected. The bias C-MOS circuit includes P-MOSFETs 7a, 8a, 9a, and 10, respectively.
A and N-MOSFETs 7b, 8b, 9b, and 10b are connected in series, and inverters 11 to 14 are connected to the gates of each of the N-MOSFETs 7b to 10b. A digital switching signal S for switching the grade is applied to the terminal C.
【0022】いま、端子Aに任意のアナログ入力信号V
1Nを印加しておき、たとえば端子Cに切換信号Sとし
て“0111”を与えると、P−MOSFET7aとN
−MOSFET7bとから成るバイアスC−MOS回路
のみがONし、基本C−MOSインバータに対してこの
C−MOSバイアス回路が並列に接続される。その結果
、端子Bに現れる出力信号VOUT は図5にIで示す
ようになる。端子Cに与える切換信号Sを“0011”
とすると、基本C−MOSインバータに対して2つのバ
イアスC−MOS回路が並列に接続され、端子Bから得
られる出力信号VOUTは図5にIIで表すようになる
。もう1つのバイアスC−MOS回路がONすると、出
力信号VOUTは図5にIII で示すようになり、す
べてのバイアスC−MOS回路がONすると、IVで示
すようになる。Now, an arbitrary analog input signal V is connected to terminal A.
If 1N is applied and, for example, "0111" is applied to terminal C as switching signal S, P-MOSFET7a and N
- Only the bias C-MOS circuit consisting of MOSFET7b is turned on, and this C-MOS bias circuit is connected in parallel to the basic C-MOS inverter. As a result, the output signal VOUT appearing at terminal B becomes as indicated by I in FIG. Switching signal S given to terminal C is “0011”
Then, two bias C-MOS circuits are connected in parallel to the basic C-MOS inverter, and the output signal VOUT obtained from terminal B becomes as shown by II in FIG. When the other bias C-MOS circuit is turned on, the output signal VOUT becomes as shown by III in FIG. 5, and when all the bias C-MOS circuits are turned on, the output signal VOUT becomes as shown by IV.
【0023】グレードの変更度合は図1に示した実施例
と同じようにバイアスC−MOS回路を構成するC−M
OSインバータのW/Lの値を選択することにより容易
に変更することができる。The degree of grade change is the same as in the embodiment shown in FIG.
It can be easily changed by selecting the W/L value of the OS inverter.
【0024】この実施例において、インバータ11〜1
4はN−MOSFETのゲートに接続する代わりに、P
−MOSFET7a〜10aのゲートに接続してもよい
。ただしこの場合はグレード切換信号の論理が逆になる
。In this embodiment, inverters 11-1
4 is connected to the gate of the N-MOSFET instead of connecting it to the gate of the N-MOSFET.
- It may be connected to the gates of MOSFETs 7a to 10a. However, in this case, the logic of the grade switching signal is reversed.
【0025】上記2つの実施例においては、いずれも並
列接続されるC−MOS回路の数が4個であるが、これ
は任意であり、その数が多いほどメンバーシップ関数の
グレードをきめ細かに調整することができる。In both of the above two embodiments, the number of C-MOS circuits connected in parallel is four, but this is arbitrary; the larger the number, the more finely the grade of the membership function can be adjusted. can do.
【0026】[0026]
【発明の効果】以上発明したように、本発明においては
、並列接続されるC−MOS回路の数を変えるようにし
たので、メンバーシップ関数の勾配でなくグレードを変
更することができ、所望のファジイ制御に用いることが
でき。特に学習機能を取り入れた判断処理と組合せたフ
ァジイシステムの構築に好適である。[Effects of the Invention] As described above, in the present invention, since the number of C-MOS circuits connected in parallel is changed, it is possible to change not the slope but the grade of the membership function, thereby achieving the desired value. It can be used for fuzzy control. It is particularly suitable for constructing fuzzy systems that are combined with judgment processing that incorporates learning functions.
【図1】本発明によるメンバーシップ関数発生回路の基
本回路である。FIG. 1 is a basic circuit of a membership function generation circuit according to the present invention.
【図2】図1に示したメンバーシップ関数発生回路によ
り得られるメンバーシップ関数の特性図である。FIG. 2 is a characteristic diagram of a membership function obtained by the membership function generation circuit shown in FIG. 1;
【図3】図1に示したメンバーシップ関数発生回路の一
実施例である。FIG. 3 is an embodiment of the membership function generation circuit shown in FIG. 1;
【図4】本発明によるメンバーシップ関数発生回路の他
の実施例である。FIG. 4 is another embodiment of the membership function generation circuit according to the present invention.
【図5】図4に示したメンバーシップ発生回路により得
られるメンバーシップ関数の特性図である。FIG. 5 is a characteristic diagram of a membership function obtained by the membership generation circuit shown in FIG. 4;
【図6】メンバーシップ関数の代表的な波形を示してお
り、(a)は三角波形、(b)は正規分布、(c)はア
ークタンジェント形である。FIG. 6 shows typical waveforms of membership functions, in which (a) is a triangular waveform, (b) is a normal distribution, and (c) is an arctangent waveform.
1a,2a,3a,4a P−MOSFET1b,2
b,3b,4b N−MOSFET1c,2c,3c
,4c スイッチ
5 抵抗1a, 2a, 3a, 4a P-MOSFET 1b, 2
b, 3b, 4b N-MOSFET1c, 2c, 3c
,4c switch 5 resistance
Claims (4)
とにより構成されたC−MOSインバータを複数個並列
に接続し、前記各C−MOSインバータを主回路に接続
しまたは主回路から切り離すグレード切換用のスイッチ
ング手段を設け、並列接続された全C−MOSインバー
タと直列に抵抗を接続し、各C−MOSインバータの共
通ゲートに入力信号を印加し、全C−MOSインバータ
に流れる電流の総和をメンバーシップ関数を表す出力信
号とすることを特徴とするメンバーシップ関数発生回路
。[Claim 1] P-MOSFET and N-MOSFET
A plurality of C-MOS inverters configured with the above are connected in parallel, and switching means for grade switching is provided to connect or disconnect each of the C-MOS inverters from the main circuit, and all the C-MOS inverters connected in parallel are connected in parallel. A resistor is connected in series with the MOS inverter, an input signal is applied to a common gate of each C-MOS inverter, and the sum of currents flowing through all the C-MOS inverters is used as an output signal representing the membership function. Membership function generation circuit.
ETまたはN−MOSFETで構成された請求項1に記
載のメンバーシップ関数発生回路。2. The switching means is a P-MOSF.
The membership function generating circuit according to claim 1, comprising an ET or an N-MOSFET.
たP−MOSFETおよびN−MOSFETから成る請
求項1に記載のメンバーシップ関数発生回路。3. The membership function generating circuit according to claim 1, wherein said switching means comprises a P-MOSFET and an N-MOSFET connected in series.
とにより構成された基本C−MOSインバータと、該基
本C−MOSインバータと並列に接続された複数のバイ
アスC−MOSFETと、該複数のバイアスC−MOS
FETの各々を独立してON/OFFするグレード切換
用のスイッチング手段とを備え、前記基本C−MOSイ
ンバータの共通ゲートに入力信号を印加し、前記基本C
−MOSインバータを構成する両MOSFETの接続点
と前記バイアスC−MOSFETを構成する両MOSF
ETの接続点とを接続してメンバーシップ関数の出力端
子としたことを特徴とするメンバーシップ関数発生回路
。[Claim 4] P-MOSFET and N-MOSFET
a basic C-MOS inverter configured with a plurality of bias C-MOSFETs connected in parallel with the basic C-MOS inverter; and a plurality of bias C-MOSFETs connected in parallel with the basic C-MOS inverter.
switching means for switching the grade to turn on/off each of the FETs independently, an input signal is applied to the common gate of the basic C-MOS inverter, and the basic C-MOS inverter
- Connection point of both MOSFETs forming the MOS inverter and both MOSFETs forming the bias C-MOSFET
A membership function generation circuit characterized in that a connection point of ET is connected to serve as an output terminal of a membership function.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04344580A true JPH04344580A (en) | 1992-12-01 |
JP2741116B2 JP2741116B2 (en) | 1998-04-15 |
Family
ID=15387449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3145535A Expired - Lifetime JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2741116B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200026490A (en) * | 2018-09-03 | 2020-03-11 | 삼성전자주식회사 | Electronic device for wirelessly receiving power and method for operating the same |
-
1991
- 1991-05-21 JP JP3145535A patent/JP2741116B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200026490A (en) * | 2018-09-03 | 2020-03-11 | 삼성전자주식회사 | Electronic device for wirelessly receiving power and method for operating the same |
US11637454B2 (en) * | 2018-09-03 | 2023-04-25 | Samsung Electronics Co., Ltd. | Electronic device for receiving power wirelessly and method for operating same |
Also Published As
Publication number | Publication date |
---|---|
JP2741116B2 (en) | 1998-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6147520A (en) | Integrated circuit having controlled impedance | |
KR100393693B1 (en) | Amplifier stage with switchable gain and reduced distortion | |
JPH05136664A (en) | Variable delay circuit | |
US5136293A (en) | Differential current source type d/a converter | |
JPH04344580A (en) | Membership function generating circuit | |
US4704545A (en) | Switched capacitor rectifier circuit | |
US4408094A (en) | Output circuit | |
DE59907654D1 (en) | OUTPUT DRIVER CIRCUIT | |
JPH08274600A (en) | Cmos variable delay circuit | |
JPH0338925A (en) | Digital/analog converter | |
ATE524877T1 (en) | CROSS-COUPLED FOLDED CIRCUIT AND ANALOG/DIGITAL CONVERTER HAVING SUCH FOLDED CIRCUIT | |
US5004938A (en) | MOS analog NOR amplifier and current source therefor | |
KR100356813B1 (en) | Current cell type digital-analog converter | |
JP3128661B2 (en) | High resolution timing adjustment circuit | |
JPH0332114Y2 (en) | ||
RU96122569A (en) | METHOD FOR LAYOUT ELEMENT BASE AND SYSTEM OF ELEMENTS OF ORDERING BIS | |
JPH0760993B2 (en) | Comparator | |
KR100206889B1 (en) | Signal comparator circuit having reference voltage generator | |
JPS6218806A (en) | Current-voltage conversion circuit | |
JPS63299518A (en) | Binary/ternary converting circuit | |
JPH04150228A (en) | Semiconductor integrated circuit | |
JPH04115720A (en) | Membership function generating circuit | |
JPS6372218A (en) | Bus circuit | |
JPH04263513A (en) | Variable input threshold value input device | |
JPS59181717A (en) | Signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971215 |