JPH04344580A - Membership function generating circuit - Google Patents
Membership function generating circuitInfo
- Publication number
- JPH04344580A JPH04344580A JP3145535A JP14553591A JPH04344580A JP H04344580 A JPH04344580 A JP H04344580A JP 3145535 A JP3145535 A JP 3145535A JP 14553591 A JP14553591 A JP 14553591A JP H04344580 A JPH04344580 A JP H04344580A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- mos
- mosfet
- parallel
- grade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明はファジイ制御に用いられ
るメンバーシップ関数のグレードを可変できるメンバー
シップ関数発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a membership function generating circuit that can vary the grade of a membership function used in fuzzy control.
【０００２】0002
【従来技術】ファジイ理論においてあいまいさを表すメ
ンバーシップ関数として図６（ａ）、（ｂ）、（ｃ）に
示すような三角波形、正規分布、アークタンジェント形
の関数が広く用いられている。2. Description of the Related Art Triangular waveforms, normal distributions, and arctangent functions as shown in FIGS. 6(a), (b), and (c) are widely used as membership functions representing ambiguity in fuzzy theory.
【０００３】これらのメンバーシップ関数を用いてファ
ジイ制御を行なう場合、所望の制御特性を得るまでには
メンバーシップ関数を種々入れ替えて何回も演算を繰り
返す必要があり、大変な手間と時間がかかる作業である
。[0003] When performing fuzzy control using these membership functions, it is necessary to change the membership functions in various ways and repeat calculations many times until the desired control characteristics are obtained, which takes a lot of effort and time. It's work.
【０００４】メンバーシップ関数の特性の一部である勾
配を変化させるための勾配切替回路は特開昭６２−９５
６７５号に提案されている。[0004] A gradient switching circuit for changing the gradient, which is a part of the characteristics of the membership function, is disclosed in Japanese Patent Laid-Open No. 62-95.
Proposed in No. 675.
【０００５】[0005]
【発明が解決しようとする課題】しかし、ファジイ制御
と学習機能を取り入れた判断処理とを組合せてファジイ
システムを構築しようとする場合は、外部から取り込む
数多くの条件にそれぞれ異なる重み付けをして総合判断
を行なう必要があるため、メンバーシップ関数の勾配を
切り替えるだけでは充分でなく、関数の重み付け（グレ
ードという）を変えることが望まれる。[Problem to be Solved by the Invention] However, when trying to construct a fuzzy system by combining fuzzy control and judgment processing that incorporates a learning function, it is necessary to give different weights to a large number of conditions imported from the outside and make a comprehensive judgment. Therefore, it is not enough to simply switch the gradient of the membership function; it is also desirable to change the weighting (referred to as grade) of the function.
【０００６】本発明は上記の点にかんがみてなされたも
ので、その目的は、メンバーシップ関数のグレードをき
わめて容易に変えることができるメンバーシップ関数発
生回路を提供することができる。The present invention has been made in view of the above points, and an object thereof is to provide a membership function generating circuit that can very easily change the grade of a membership function.
【０００７】[0007]
【課題を解決するための手段】Ｐ−ＭＯＳＦＥＴとＮ−
ＭＯＳＦＥＴとにより構成されたＣ−ＭＯＳインバータ
を複数個並列に接続し、前記各Ｃ−ＭＯＳインバータを
主回路に接続しまたは主回路から切り離すグレード切換
用のスイッチングを設け、並列接続された全Ｃ−ＭＯＳ
インバータと直列に抵抗を接続し、各Ｃ−ＭＯＳインバ
ータの共通ゲートに入力信号を印加し、全Ｃ−ＭＯＳイ
ンバータに流れる電流の総和をメンバーシップ関数とし
て出力するように構成した。[Means for solving the problem] P-MOSFET and N-
A plurality of C-MOS inverters configured with MOSFETs are connected in parallel, and switching for grade switching is provided to connect or disconnect each C-MOS inverter from the main circuit, and all C-MOS inverters connected in parallel are connected in parallel. M.O.S.
A resistor was connected in series with the inverter, an input signal was applied to the common gate of each C-MOS inverter, and the total sum of currents flowing through all the C-MOS inverters was output as a membership function.
【０００８】[0008]
【作用】並列接続された全Ｃ−ＭＯＳインバータに流れ
る電流の総和としてメンバーシップ関数が出力されるの
で、並列接続された複数のＣ−ＭＯＳインバータの各々
に設けたスイッチをＯＮ、ＯＦＦすることにより並列に
接続されたＣ−ＭＯＳインバータの数を変更すれば、メ
ンバーシップ関数のグレードを変えることができる。[Operation] Since the membership function is output as the sum of the currents flowing through all the C-MOS inverters connected in parallel, by turning on and off the switches provided in each of the multiple C-MOS inverters connected in parallel. By changing the number of C-MOS inverters connected in parallel, the grade of the membership function can be changed.
【０００９】[0009]
【実施例】以下本発明を図面に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on the drawings.
【００１０】図１は本発明によるメンバーシップ関数発
生回路の一実施例としての三角波形のメンバーシップ関
数を発生する電流型の基本回路を示す。FIG. 1 shows a current-type basic circuit for generating a triangular waveform membership function as an embodiment of the membership function generating circuit according to the present invention.
【００１１】メンバーシップ関数発生回路は、Ｐ−ＭＯ
ＳＦＥＴ１ａとＮ−ＭＯＳＦＥＴ１ｂとを直列に接続し
て成るＣ−ＭＯＳインバータにスイッチ１ｃを直列に接
続した第１の直列回路と、同様にＰ−ＭＯＳＦＥＴ２ａ
とＮ−ＭＯＳＦＥＴ２ｂとスイッチ２ｃとから成る第２
の直列回路と、Ｐ−ＭＯＳＦＥＴ３ａとＮ−ＭＯＳＦＥ
Ｔ３ｂとスイッチ３ｃとから成る第３の直列回路と、Ｐ
−ＭＯＳＦＥＴ４ａとＮ−ＭＯＳＦＥＴ４ｂとスイッチ
４ｃとから成る第４の直列回路とを並列に接続し、回路
全体を電源ＶＤＤとアースとの間に接続したものである
。The membership function generation circuit is a P-MO
A first series circuit includes a C-MOS inverter formed by connecting SFET1a and N-MOSFET1b in series, and a switch 1c connected in series, and a P-MOSFET2a similarly.
A second transistor consisting of an N-MOSFET 2b and a switch 2c.
series circuit, P-MOSFET3a and N-MOSFE
A third series circuit consisting of T3b and switch 3c, and P
-MOSFET 4a, N-MOSFET 4b, and a fourth series circuit consisting of switch 4c are connected in parallel, and the entire circuit is connected between power supply VDD and ground.
【００１２】スイッチ１ｃ〜４ｃは外部からの制御信号
によりＯＮ、ＯＦＦされる。The switches 1c to 4c are turned on and off by external control signals.
【００１３】いま端子Ａに任意のアナログ入力信号Ｖ１
Ｎを印加しておき、スイッチ１ｃ〜４ｃを順次ＯＮして
いくと、端子Ｂに現れる出力信号ＶＯＵＴ は図２に示
すように変化する。すなわち、スイッチ１ｃのみがＯＮ
したときの出力信号がＩ、スイッチ１ｃと２ｃがＯＮし
たときの出力信号がＩＩ、スイッチ１ｃ，２ｃ，３ｃが
ＯＮしたときの出力信号がＩＩＩ 、スイッチ１ｃ，２
ｃ，３ｃ，４ｃがすべてＯＮしたときの出力信号がＩＶ
である。この図からわかるように、図１の回路において
は、スイッチ１ｃ〜４ｃのＯＮ、ＯＦＦの状態により自
己の発生する三角波形のメンバーシップ関数のグレード
が変化している。グレードの変更度合は並列に接続され
ているＣ−ＭＯＳインバータのＷ／Ｌ（ＷはＭＯＳＦＥ
Ｔのゲートの幅、Ｌはゲートの長さ）の値を選択するこ
とにより容易に変更することができる。An arbitrary analog input signal V1 is now applied to terminal A.
When N is applied and the switches 1c to 4c are sequentially turned on, the output signal VOUT appearing at the terminal B changes as shown in FIG. In other words, only switch 1c is ON.
The output signal when the switches 1c and 2c are turned on is I, the output signal when the switches 1c and 2c are turned on is II, the output signal when the switches 1c, 2c, and 3c are turned on is III, and the switches 1c and 2
The output signal when c, 3c, and 4c are all turned on is IV
It is. As can be seen from this figure, in the circuit of FIG. 1, the grade of the membership function of the triangular waveform generated by itself changes depending on the ON/OFF states of the switches 1c to 4c. The degree of grade change is W/L (W is MOSFE) of C-MOS inverters connected in parallel.
This can be easily changed by selecting the values of T (the width of the gate and L the length of the gate).
【００１４】図１に示した基本回路のスイッチ１ｃ〜４
ｃおよび抵抗５はＭＯＳＦＥＴにより実現され、図３に
はその一例を示す。Switches 1c to 4 of the basic circuit shown in FIG.
c and the resistor 5 are realized by MOSFETs, an example of which is shown in FIG.
【００１５】図３において、図１と同じ参照数字は同じ
構成要素を示しており、１ｃ´〜４ｃ´はスイッチ１ｃ
〜４ｃを実現するためのＮ−ＭＯＳＦＥＴ、５´は抵抗
５を実現するための常時ＯＮさせておくＮ−ＭＯＳＦＥ
Ｔである。In FIG. 3, the same reference numerals as in FIG. 1 indicate the same components, and 1c' to 4c' represent switch 1c.
- N-MOSFET to realize 4c, 5' is N-MOSFE that is always turned on to realize resistance 5
It is T.
【００１６】端子Ｃにグレード切換信号Ｓを与え、Ｎ−
ＭＯＳＦＥＴ１ｃ´〜４ｃ´のＯＮ、ＯＦＦを切換える
ことによりメンバーシップ関数のグレードを図２に示す
ように変化させることができる。Apply the grade switching signal S to the terminal C, and
By switching ON and OFF of MOSFETs 1c' to 4c', the grade of the membership function can be changed as shown in FIG. 2.
【００１７】なお、基本回路におけるスイッチ１ｃ〜４
ｃは図３に示したようにＮ−ＭＯＳＦＥＴ１ｃ´〜４ｃ
´で実現する代わりに、Ｐ−ＭＯＳＦ１ａ〜４ａの電源
ＶＤＤ側にＰ−ＭＯＳＦＥＴを直列に接続して実現する
こともできる。Note that the switches 1c to 4 in the basic circuit
c is N-MOSFET1c' to 4c as shown in FIG.
Instead of realizing this, it is also possible to realize this by connecting a P-MOSFET in series to the power supply VDD side of the P-MOSFs 1a to 4a.
【００１８】ところで、基本回路におけるスイッチ１ｃ
〜４ｃを、Ｃ−ＭＯＳインバータのＮ−ＭＯＳＦＥＴの
アース側にＮ−ＭＯＳＦＥＴ１ｃ´〜４ｃ´を直列に接
続することにより実現した回路では、このスイッチ作用
をするＮ−ＭＯＳＦＥＴ１ｃ´〜４ｃ´のＯＮ、ＯＦＦ
によりグレードを変化させた場合、グレードが増すにつ
れて三角波形のメンバーシップ関数の頂点が図２に破線
で示すように右寄りに移動していく傾向がある。また、
それとは逆に、基本回路におけるスイッチ１ｃ〜４ｃを
Ｃ−ＭＯＳインバータのＰ−ＭＯＳＦＥＴの電源側にＰ
−ＭＯＳＦＥＴを直列に接続して実現した回路では、グ
レードが増すにつれて三角波形のメンバーシップ関数の
頂点が左寄りに移動していく傾向がある。By the way, switch 1c in the basic circuit
~4c is realized by connecting N-MOSFETs 1c' to 4c' in series to the ground side of the N-MOSFET of the C-MOS inverter, when the N-MOSFETs 1c' to 4c', which perform this switching function, are turned ON, OFF
When the grade is changed by , the vertex of the triangular waveform membership function tends to move to the right as the grade increases, as shown by the broken line in FIG. Also,
On the contrary, switches 1c to 4c in the basic circuit are connected to the power supply side of the P-MOSFET of the C-MOS inverter.
- In a circuit realized by connecting MOSFETs in series, the peak of the triangular waveform membership function tends to move to the left as the grade increases.
【００１９】そこで、グレードが変化してもメンバーシ
ップ関数の頂点が左寄りにも右寄りにも移動せずにただ
上下に移動するようにするためには、スイッチとしてＣ
−ＭＯＳインバータの電源側にはＰ−ＭＯＳＦＥＴを接
続し、アース側にはＮ−ＭＯＳＦＥＴを接続し、これら
を同時にＯＮまたはＯＦＦするようにすればよい。また
別の方法としては、Ｃ−ＭＯＳインバータのＷ／Ｌの値
を選択するようにしてもよい。Therefore, in order to make the vertex of the membership function simply move up and down without moving to the left or right even if the grade changes, use C as a switch.
- A P-MOSFET may be connected to the power supply side of the MOS inverter, an N-MOSFET may be connected to the ground side, and these may be turned on or off at the same time. Alternatively, the W/L value of the C-MOS inverter may be selected.
【００２０】次に、図４に、本発明によるメンバーシッ
プ関数発生回路のもう１つの実施例であるアークタンジ
ェント型波形のメンバーシップ関数を発生する回路を示
す。Next, FIG. 4 shows a circuit for generating an arctangent waveform membership function, which is another embodiment of the membership function generating circuit according to the present invention.
【００２１】この実施例は、Ｐ−ＭＯＳＦＥＴ６ａとＮ
−ＭＯＳＦＥＴ６ｂとを直列に接続して成るＣ−ＭＯＳ
インバータを基本Ｃ−ＭＯＳインバータとし、この基本
Ｃ−ＭＯＳインバータと並列に４個のバイアスＣ−ＭＯ
Ｓ回路を接続したものである。バイアスＣ−ＭＯＳ回路
は、それぞれＰ−ＭＯＳＦＥＴ７ａ，８ａ，９ａ，１０
ａとＮ−ＭＯＳＦＥＴ７ｂ，８ｂ，９ｂ，１０ｂとを直
列に接続して成り、各Ｎ−ＭＯＳＦＥＴ７ｂ〜１０ｂの
ゲートにインバータ１１〜１４が接続されている。端子
Ｃにはグレードを切換えるためのデジタル切換信号Ｓが
与えられる。In this embodiment, P-MOSFET6a and N
-C-MOS formed by connecting MOSFET6b in series
The inverter is a basic C-MOS inverter, and four bias C-MOSs are connected in parallel with this basic C-MOS inverter.
This is an S circuit connected. The bias C-MOS circuit includes P-MOSFETs 7a, 8a, 9a, and 10, respectively.
A and N-MOSFETs 7b, 8b, 9b, and 10b are connected in series, and inverters 11 to 14 are connected to the gates of each of the N-MOSFETs 7b to 10b. A digital switching signal S for switching the grade is applied to the terminal C.
【００２２】いま、端子Ａに任意のアナログ入力信号Ｖ
１Ｎを印加しておき、たとえば端子Ｃに切換信号Ｓとし
て“０１１１”を与えると、Ｐ−ＭＯＳＦＥＴ７ａとＮ
−ＭＯＳＦＥＴ７ｂとから成るバイアスＣ−ＭＯＳ回路
のみがＯＮし、基本Ｃ−ＭＯＳインバータに対してこの
Ｃ−ＭＯＳバイアス回路が並列に接続される。その結果
、端子Ｂに現れる出力信号ＶＯＵＴ は図５にＩで示す
ようになる。端子Ｃに与える切換信号Ｓを“００１１”
とすると、基本Ｃ−ＭＯＳインバータに対して２つのバ
イアスＣ−ＭＯＳ回路が並列に接続され、端子Ｂから得
られる出力信号ＶＯＵＴは図５にＩＩで表すようになる
。もう１つのバイアスＣ−ＭＯＳ回路がＯＮすると、出
力信号ＶＯＵＴは図５にＩＩＩ で示すようになり、す
べてのバイアスＣ−ＭＯＳ回路がＯＮすると、ＩＶで示
すようになる。Now, an arbitrary analog input signal V is connected to terminal A.
If 1N is applied and, for example, "0111" is applied to terminal C as switching signal S, P-MOSFET7a and N
- Only the bias C-MOS circuit consisting of MOSFET7b is turned on, and this C-MOS bias circuit is connected in parallel to the basic C-MOS inverter. As a result, the output signal VOUT appearing at terminal B becomes as indicated by I in FIG. Switching signal S given to terminal C is “0011”
Then, two bias C-MOS circuits are connected in parallel to the basic C-MOS inverter, and the output signal VOUT obtained from terminal B becomes as shown by II in FIG. When the other bias C-MOS circuit is turned on, the output signal VOUT becomes as shown by III in FIG. 5, and when all the bias C-MOS circuits are turned on, the output signal VOUT becomes as shown by IV.
【００２３】グレードの変更度合は図１に示した実施例
と同じようにバイアスＣ−ＭＯＳ回路を構成するＣ−Ｍ
ＯＳインバータのＷ／Ｌの値を選択することにより容易
に変更することができる。The degree of grade change is the same as in the embodiment shown in FIG.
It can be easily changed by selecting the W/L value of the OS inverter.
【００２４】この実施例において、インバータ１１〜１
４はＮ−ＭＯＳＦＥＴのゲートに接続する代わりに、Ｐ
−ＭＯＳＦＥＴ７ａ〜１０ａのゲートに接続してもよい
。ただしこの場合はグレード切換信号の論理が逆になる
。In this embodiment, inverters 11-1
4 is connected to the gate of the N-MOSFET instead of connecting it to the gate of the N-MOSFET.
- It may be connected to the gates of MOSFETs 7a to 10a. However, in this case, the logic of the grade switching signal is reversed.
【００２５】上記２つの実施例においては、いずれも並
列接続されるＣ−ＭＯＳ回路の数が４個であるが、これ
は任意であり、その数が多いほどメンバーシップ関数の
グレードをきめ細かに調整することができる。In both of the above two embodiments, the number of C-MOS circuits connected in parallel is four, but this is arbitrary; the larger the number, the more finely the grade of the membership function can be adjusted. can do.
【００２６】[0026]
【発明の効果】以上発明したように、本発明においては
、並列接続されるＣ−ＭＯＳ回路の数を変えるようにし
たので、メンバーシップ関数の勾配でなくグレードを変
更することができ、所望のファジイ制御に用いることが
でき。特に学習機能を取り入れた判断処理と組合せたフ
ァジイシステムの構築に好適である。[Effects of the Invention] As described above, in the present invention, since the number of C-MOS circuits connected in parallel is changed, it is possible to change not the slope but the grade of the membership function, thereby achieving the desired value. It can be used for fuzzy control. It is particularly suitable for constructing fuzzy systems that are combined with judgment processing that incorporates learning functions.
【図１】本発明によるメンバーシップ関数発生回路の基
本回路である。FIG. 1 is a basic circuit of a membership function generation circuit according to the present invention.
【図２】図１に示したメンバーシップ関数発生回路によ
り得られるメンバーシップ関数の特性図である。FIG. 2 is a characteristic diagram of a membership function obtained by the membership function generation circuit shown in FIG. 1;
【図３】図１に示したメンバーシップ関数発生回路の一
実施例である。FIG. 3 is an embodiment of the membership function generation circuit shown in FIG. 1;
【図４】本発明によるメンバーシップ関数発生回路の他
の実施例である。FIG. 4 is another embodiment of the membership function generation circuit according to the present invention.
【図５】図４に示したメンバーシップ発生回路により得
られるメンバーシップ関数の特性図である。FIG. 5 is a characteristic diagram of a membership function obtained by the membership generation circuit shown in FIG. 4;
【図６】メンバーシップ関数の代表的な波形を示してお
り、（ａ）は三角波形、（ｂ）は正規分布、（ｃ）はア
ークタンジェント形である。FIG. 6 shows typical waveforms of membership functions, in which (a) is a triangular waveform, (b) is a normal distribution, and (c) is an arctangent waveform.
１ａ，２ａ，３ａ，４ａ Ｐ−ＭＯＳＦＥＴ１ｂ，２
ｂ，３ｂ，４ｂ Ｎ−ＭＯＳＦＥＴ１ｃ，２ｃ，３ｃ
，４ｃ スイッチ
５ 抵抗1a, 2a, 3a, 4a P-MOSFET 1b, 2
b, 3b, 4b N-MOSFET1c, 2c, 3c
,4c switch 5 resistance
Claims (4)
とにより構成されたＣ−ＭＯＳインバータを複数個並列
に接続し、前記各Ｃ−ＭＯＳインバータを主回路に接続
しまたは主回路から切り離すグレード切換用のスイッチ
ング手段を設け、並列接続された全Ｃ−ＭＯＳインバー
タと直列に抵抗を接続し、各Ｃ−ＭＯＳインバータの共
通ゲートに入力信号を印加し、全Ｃ−ＭＯＳインバータ
に流れる電流の総和をメンバーシップ関数を表す出力信
号とすることを特徴とするメンバーシップ関数発生回路
。[Claim 1] P-MOSFET and N-MOSFET
A plurality of C-MOS inverters configured with the above are connected in parallel, and switching means for grade switching is provided to connect or disconnect each of the C-MOS inverters from the main circuit, and all the C-MOS inverters connected in parallel are connected in parallel. A resistor is connected in series with the MOS inverter, an input signal is applied to a common gate of each C-MOS inverter, and the sum of currents flowing through all the C-MOS inverters is used as an output signal representing the membership function. Membership function generation circuit.
ＥＴまたはＮ−ＭＯＳＦＥＴで構成された請求項１に記
載のメンバーシップ関数発生回路。2. The switching means is a P-MOSF.
The membership function generating circuit according to claim 1, comprising an ET or an N-MOSFET.
たＰ−ＭＯＳＦＥＴおよびＮ−ＭＯＳＦＥＴから成る請
求項１に記載のメンバーシップ関数発生回路。3. The membership function generating circuit according to claim 1, wherein said switching means comprises a P-MOSFET and an N-MOSFET connected in series.
とにより構成された基本Ｃ−ＭＯＳインバータと、該基
本Ｃ−ＭＯＳインバータと並列に接続された複数のバイ
アスＣ−ＭＯＳＦＥＴと、該複数のバイアスＣ−ＭＯＳ
ＦＥＴの各々を独立してＯＮ／ＯＦＦするグレード切換
用のスイッチング手段とを備え、前記基本Ｃ−ＭＯＳイ
ンバータの共通ゲートに入力信号を印加し、前記基本Ｃ
−ＭＯＳインバータを構成する両ＭＯＳＦＥＴの接続点
と前記バイアスＣ−ＭＯＳＦＥＴを構成する両ＭＯＳＦ
ＥＴの接続点とを接続してメンバーシップ関数の出力端
子としたことを特徴とするメンバーシップ関数発生回路
。[Claim 4] P-MOSFET and N-MOSFET
a basic C-MOS inverter configured with a plurality of bias C-MOSFETs connected in parallel with the basic C-MOS inverter; and a plurality of bias C-MOSFETs connected in parallel with the basic C-MOS inverter.
switching means for switching the grade to turn on/off each of the FETs independently, an input signal is applied to the common gate of the basic C-MOS inverter, and the basic C-MOS inverter
- Connection point of both MOSFETs forming the MOS inverter and both MOSFETs forming the bias C-MOSFET
A membership function generation circuit characterized in that a connection point of ET is connected to serve as an output terminal of a membership function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145535A JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344580A true JPH04344580A (en) | 1992-12-01 |
| JP2741116B2 JP2741116B2 (en) | 1998-04-15 |
Family
ID=15387449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145535A Expired - Lifetime JP2741116B2 (en) | 1991-05-21 | 1991-05-21 | Membership function generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741116B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200026490A (en) * | 2018-09-03 | 2020-03-11 | 삼성전자주식회사 | Electronic device for wirelessly receiving power and method for operating the same |
-
1991
- 1991-05-21 JP JP3145535A patent/JP2741116B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200026490A (en) * | 2018-09-03 | 2020-03-11 | 삼성전자주식회사 | Electronic device for wirelessly receiving power and method for operating the same |
| US11637454B2 (en) * | 2018-09-03 | 2023-04-25 | Samsung Electronics Co., Ltd. | Electronic device for receiving power wirelessly and method for operating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741116B2 (en) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147520A (en) | Integrated circuit having controlled impedance | |
| KR100393693B1 (en) | Amplifier stage with switchable gain and reduced distortion | |
| JPH05136664A (en) | Variable delay circuit | |
| US5136293A (en) | Differential current source type d/a converter | |
| JPH04344580A (en) | Membership function generating circuit | |
| US4704545A (en) | Switched capacitor rectifier circuit | |
| US4408094A (en) | Output circuit | |
| DE59907654D1 (en) | OUTPUT DRIVER CIRCUIT | |
| JPH08274600A (en) | Cmos variable delay circuit | |
| JPH0338925A (en) | Digital/analog converter | |
| ATE524877T1 (en) | CROSS-COUPLED FOLDED CIRCUIT AND ANALOG/DIGITAL CONVERTER HAVING SUCH FOLDED CIRCUIT | |
| US5004938A (en) | MOS analog NOR amplifier and current source therefor | |
| KR100356813B1 (en) | Current cell type digital-analog converter | |
| JP3128661B2 (en) | High resolution timing adjustment circuit | |
| JPH0332114Y2 (en) | ||
| RU96122569A (en) | METHOD FOR LAYOUT ELEMENT BASE AND SYSTEM OF ELEMENTS OF ORDERING BIS | |
| JPH0760993B2 (en) | Comparator | |
| KR100206889B1 (en) | Signal comparator circuit having reference voltage generator | |
| JPS6218806A (en) | Current-voltage conversion circuit | |
| JPS63299518A (en) | Binary/ternary converting circuit | |
| JPH04150228A (en) | Semiconductor integrated circuit | |
| JPH04115720A (en) | Membership function generating circuit | |
| JPS6372218A (en) | Bus circuit | |
| JPH04263513A (en) | Variable input threshold value input device | |
| JPS59181717A (en) | Signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971215 |