JPH04264788A - Laser diode drive circuit - Google Patents
Laser diode drive circuitInfo
- Publication number
- JPH04264788A JPH04264788A JP9124863A JP2486391A JPH04264788A JP H04264788 A JPH04264788 A JP H04264788A JP 9124863 A JP9124863 A JP 9124863A JP 2486391 A JP2486391 A JP 2486391A JP H04264788 A JPH04264788 A JP H04264788A
- Authority
- JP
- Japan
- Prior art keywords
- pulse current
- transistor
- current source
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明はレーザダイオード駆動回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laser diode drive circuit.
【０００２】このようなダイオード駆動回路は例えばデ
ジタルデータ通信システムにおける信号伝送装置等に適
用されるが、近年、装置の小形化に伴って回路の集積化
が要求されている。そこで、レーザダイオード（ＬＤ）
駆動回路では、このような集積化に伴って消費電流を抑
え、又、低電源電圧化することが必要である。Such diode drive circuits are applied, for example, to signal transmission devices in digital data communication systems, but in recent years, with the miniaturization of devices, there has been a demand for circuit integration. Therefore, laser diode (LD)
With such integration, it is necessary for drive circuits to suppress current consumption and lower power supply voltage.
【０００３】0003
【従来の技術】図６は従来の一例の回路図を示す。同図
において、伝送データ信号源１からのマーク率１／２の
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してカレントスイッチ回路５に供給され、これをス
イッチングする。カレントスイッチ回路５はトランジス
タＱ１ ，Ｑ２ にて構成されており、特に、トランジ
スタＱ２ は電源電圧端子間にパルス電流用トランジス
タ６，ＬＤ７と直列に接続され、そのベースに基準電圧
Ｖｒｅｆ を印加されている。伝送データ信号がＨのと
き、トランジスタＱ１ はオン、トランジスタＱ２ は
オフで、ＬＤ７にパルス電流は流れず、一方、伝送デー
タ信号がＬのとき、トランジスタＱ１ はオフ、トラン
ジスタＱ２ はオンで、ＬＤ７にパルス電流が流れる。2. Description of the Related Art FIG. 6 shows a circuit diagram of a conventional example. In the figure, a transmission data signal with a mark rate of 1/2 from a transmission data signal source 1 is transmitted through an inverter 2, a capacitor 3, and a resistor 4.
The current is supplied to the current switch circuit 5 via the current switch circuit 5 for switching. The current switch circuit 5 is composed of transistors Q1 and Q2, and in particular, the transistor Q2 is connected in series with the pulse current transistor 6 and LD7 between power supply voltage terminals, and has a reference voltage Vref applied to its base. . When the transmission data signal is H, transistor Q1 is on, transistor Q2 is off, and no pulse current flows through LD7. On the other hand, when the transmission data signal is L, transistor Q1 is off, transistor Q2 is on, and no pulse current flows through LD7. A pulse current flows.
【０００４】この場合、ＬＤ７の近傍に設けられたフォ
ト・ダイオード（以下、ＰＤという）８にＬＤ７の発光
パワーに応じた電流が流れ、それに応じて制御電圧が出
力され、反転増幅用オペアンプ９，時定数回路１０を介
してバッファトランジスタ１１に供給され、バッファト
ランジスタ１１，バイアス電流用トランジスタ１２及び
パルス電流用トランジスタ６をオンにする。トランジス
タ１２のオンにより、ＬＤ７にバイアス電流が与えられ
、ＰＤ８，オペアンプ９，時定数回路１０，トランジス
タ１１，１２は、ＰＤ８に流れる電流が一定となるよう
に（オペアンプ９の−端子電圧が１．５ Ｖになるよう
に）トランジスタ６，Ｑ２ ，ＬＤ７に流れる電流を制
御する。即ち、ＬＤ７，ＰＤ８，オペアンプ９，時定数
回路１０，トランジスタ１１，１２，６，Ｑ２ にてＡ
ＰＣ（自動パワー制御）ループが構成されており、カレ
ントスイッチ５にて駆動されるパルス電流及びバイアス
電流はＡＰＣループにて制御される構成とされている。In this case, a current corresponding to the light emission power of the LD 7 flows through a photodiode (hereinafter referred to as PD) 8 provided near the LD 7, and a control voltage is output accordingly, and an operational amplifier 9 for inverting amplification, The signal is supplied to the buffer transistor 11 via the time constant circuit 10, and turns on the buffer transistor 11, the bias current transistor 12, and the pulse current transistor 6. When the transistor 12 is turned on, a bias current is applied to the LD 7, and the PD 8, operational amplifier 9, time constant circuit 10, and transistors 11 and 12 operate so that the current flowing through the PD 8 is constant (when the - terminal voltage of the operational amplifier 9 is 1. The current flowing through the transistors 6, Q2, and LD7 is controlled so that the voltage becomes 5 V). That is, A at LD7, PD8, operational amplifier 9, time constant circuit 10, transistors 11, 12, 6, and Q2.
A PC (automatic power control) loop is configured, and the pulse current and bias current driven by the current switch 5 are controlled by the APC loop.
【０００５】[0005]
【発明が解決しようとする課題】従来回路は、前述の如
く、ＬＤ７に電流が流れない時（伝送データ信号がＨの
とき）でもトランジスタＱ１ の方に電流が流れる構成
、つまり、常時、トランジスタＱ１ 又はトランジスタ
Ｑ２ のいずれかに電流が流れる構成であるため、消費
電流が多くなる問題点があった。又、電源電圧の値に着
目してみるに、電源電圧端子間に直列に接続されている
素子としては、ＬＤ７及びトランジスタ６，Ｑ２ があ
り、このため、トランジスタ６，Ｑ２ の夫々のエミッ
タ・コレクタ間電圧、ＬＤ７の順方向電圧を考慮に入れ
、又、電源電圧変動も考慮に入れると、電源電圧として
は＋５Ｖ程度では対応がむずかしく、勿論これ以下の電
圧では対応できず、電源を低電圧化できない問題点があ
り、しかも、回路規模が大になり、集積化が困難であり
、コスト高になる問題点があった。又更に、最良の動作
点となる（実際は、図６のトランジスタＱ２ の他にも
う一段トランジスタが入り、（電流がたくさん流れるた
め）そのトランジスタＱ２ のベース−エミッタ間電圧
のばらつきを補正するためにＶｒｅｆ をもうけている
）ように基準電圧Ｖｒｅｆ の値を調整する必要（動作
点の設定）があり、取扱いが面倒である問題点があった
。[Problems to be Solved by the Invention] As described above, the conventional circuit has a configuration in which current flows to the transistor Q1 even when no current flows to the LD7 (when the transmission data signal is H), that is, the transistor Q1 always flows to the transistor Q1. Since the configuration is such that current flows through either transistor Q2, there is a problem in that current consumption increases. Also, focusing on the value of the power supply voltage, the elements connected in series between the power supply voltage terminals include the LD7 and the transistors 6 and Q2, and therefore the emitter and collector of each of the transistors 6 and Q2 Taking into account the inter-voltage voltage, the forward voltage of LD7, and the fluctuations in the power supply voltage, it is difficult to support a power supply voltage of about +5V, and of course it cannot be supported with a voltage lower than this, so it is necessary to lower the power supply voltage. Furthermore, there were problems in that the circuit scale was large, integration was difficult, and costs were high. Furthermore, Vref is set at the best operating point (actually, another stage of transistor is included in addition to transistor Q2 in FIG. 6 (because a large amount of current flows), and Vref Therefore, it is necessary to adjust the value of the reference voltage Vref (setting the operating point) so that the voltage Vref is 100%, which causes a problem in that it is troublesome to handle.
【０００６】本発明は、消費電流を少なくでき、又、回
路を簡単に構成でき、しかも、電源を低電圧化できるレ
ーザダイオード駆動回路を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a laser diode drive circuit that can reduce current consumption, easily configure the circuit, and lower the voltage of the power supply.
【０００７】[0007]
【課題を解決するための手段】図１は本発明の原理説明
図を示す。図１中、２０はパルス電流源で、入力伝送デ
ータのＨレベル、Ｌレベルに応じてスイッチングされて
レーザダイオード７にパルス電流を供給し、レーザダイ
オード７と電源電圧端子３０ａ，３０ｂ間に直列に接続
されている。２１はバイアス電流源で、レーザダイオー
ド７にバイアス電流を与えるもので、パルス電流源２０
と並列に接続されている。２２はＡＰＣ制御部で、レー
ザダイオード７の発光パワーを一定に保つようにパルス
電流源２０及びバイアス電流源２１の夫々の電流を同時
に制御するための制御電圧を発生する。１９はパルス電
流制御部で、ＡＰＣ制御部２２からの制御電圧を印加さ
れ、パルス電流源２０に供給するパルス電流を制御する
。[Means for Solving the Problems] FIG. 1 shows a diagram illustrating the principle of the present invention. In FIG. 1, reference numeral 20 denotes a pulse current source, which is switched in accordance with the H level and L level of input transmission data to supply a pulse current to the laser diode 7, and is connected in series between the laser diode 7 and power supply voltage terminals 30a and 30b. It is connected. A bias current source 21 provides a bias current to the laser diode 7, and a pulse current source 20
are connected in parallel. 22 is an APC control unit that generates a control voltage for simultaneously controlling the currents of the pulse current source 20 and the bias current source 21 so as to keep the light emission power of the laser diode 7 constant. Reference numeral 19 denotes a pulse current control section to which a control voltage from the APC control section 22 is applied, and controls the pulse current supplied to the pulse current source 20 .
【０００８】[0008]
【作用】ＡＰＣ制御部２２から出力されたＡＰＣ制御電
圧がパルス電流源２０及びバイアス電流源２１に印加さ
れ、レーザダイオード７の発光パワーが一定になるよう
に制御される。この場合、本発明では、パルス電流源２
０を入力伝送データのＨ，Ｌに応じてスイッチングされ
る電流源で構成し、伝送データが例えばＬの時は電流を
流さない構成にしたため、常時カレントスイッチに電流
が流れている構成の従来例に比して消費電力を少なくで
き、又、電源電圧値に着目してみるに、電源電圧端子３
０ａ，３０ｂ間に直列に接続されている素子としてはパ
ルス電流源２０及びレーザダイオード７であるため、電
源電圧端子間にレーザダイオード及び２つのトランジス
タを接続した構成の従来例に比して電源を低電圧化でき
、しかも回路を簡略化できる。[Operation] The APC control voltage output from the APC control section 22 is applied to the pulse current source 20 and the bias current source 21, and the emission power of the laser diode 7 is controlled to be constant. In this case, in the present invention, the pulse current source 2
0 is configured with a current source that is switched according to H or L of the input transmission data, and the current is not passed when the transmission data is L, for example, so current always flows through the current switch. The power consumption can be reduced compared to the power supply voltage terminal 3.
Since the elements connected in series between 0a and 30b are the pulse current source 20 and the laser diode 7, the power supply is required less than the conventional example in which the laser diode and two transistors are connected between the power supply voltage terminals. The voltage can be lowered and the circuit can be simplified.
【０００９】[0009]
【実施例】図２は本発明の第１実施例の回路図を示し、
同図中、図６と同一部分には同一番号を付してその説明
を省略する。図２中、１５はパルス電流用トランジスタ
で、そのベースは抵抗４に接続され、そのエミッタは抵
抗を介して＋５Ｖ電源に接続され、そのコレクタはＬＤ
７を介してグランドに接続されている。即ち、トランジ
スタ１５及びＬＤ７は電源電圧端子３０ａ，３０ｂ間に
直列に接続されている。１６はスライサで、互いに逆向
きに設けられたダイオード１６ａ，１６ｂにて構成され
ており、その一方の端子は抵抗４とトランジスタ１５の
ベースとの接続点に共通に接続されている一方、その他
方の端子は電圧降下用ダイオード１７を介してバイアス
電流用トランジスタ１２のベースに共通に接続されてい
る。ダイオード１７はそのアノードをスライサ１６に、
そのカソードをトランジスタ１２のベースに夫々接続さ
れている。１８はダイオードバイアス回路で、＋５Ｖ電
源と、ダイオード１７とスライサ１６との接続点との間
に接続されており、ダイオード１７に必要なバイアスを
与えると共に、スライサ１６とダイオード１７との間を
交流的にカットする。又、電源電圧と同じ点Ａの電位を
動かすため、電源変動によるパルス電流の変動を防ぐ。[Embodiment] FIG. 2 shows a circuit diagram of a first embodiment of the present invention,
In the figure, parts that are the same as those in FIG. 6 are given the same numbers and their explanations will be omitted. In FIG. 2, 15 is a pulse current transistor, its base is connected to resistor 4, its emitter is connected to +5V power supply via the resistor, and its collector is connected to LD
7 to ground. That is, transistor 15 and LD7 are connected in series between power supply voltage terminals 30a and 30b. A slicer 16 is composed of diodes 16a and 16b arranged in opposite directions, one terminal of which is commonly connected to the connection point between the resistor 4 and the base of the transistor 15, and the other terminal. The terminals thereof are commonly connected to the bases of the bias current transistors 12 via a voltage drop diode 17. Diode 17 connects its anode to slicer 16,
Their cathodes are connected to the bases of transistors 12, respectively. A diode bias circuit 18 is connected between the +5V power supply and the connection point between the diode 17 and the slicer 16, and provides the necessary bias to the diode 17, as well as providing an AC current between the slicer 16 and the diode 17. Cut to. Furthermore, since the potential at point A is moved the same as the power supply voltage, fluctuations in the pulse current due to fluctuations in the power supply are prevented.
【００１０】コンデンサ３，抵抗４，スライサ１６，ダ
イオード１７，ダイオードバイアス回路１８にてパルス
電流制御部１９が、トランジスタ１５にてパルス電流源
２０が、トランジスタ１２にてバイアス電流源２１が、
アンプ９，時定数回路１０，トランジスタ１１にてＡＰ
Ｃ制御部２２が夫々構成されている。なお、ＬＤ７，Ｐ
Ｄ８，オペアンプ９，時定数回路１０，トランジスタ１
１，１２，１５にてＡＰＣループが構成されている。The capacitor 3, the resistor 4, the slicer 16, the diode 17, and the diode bias circuit 18 form a pulse current control section 19, the transistor 15 forms a pulse current source 20, and the transistor 12 forms a bias current source 21.
AP with amplifier 9, time constant circuit 10, transistor 11
C control sections 22 are respectively configured. In addition, LD7,P
D8, operational amplifier 9, time constant circuit 10, transistor 1
1, 12, and 15 constitute an APC loop.
【００１１】図２に示す回路において、信号源１からの
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してパルス電流用トランジスタ１５のベースに供給
されてこれをスイッチングし、ＬＤ７をオン、オフする
。ここで、バイアス電流用トランジスタ１２のベース電
位をＶＢ ，ＬＤ７の順方向電圧をＶＤ とすると、ダ
イオード１７はダイオードバイアス回路１８からバイア
スを与えられてオンされるので、点Ａの電位（ダイオー
ド１７のアノード電位）は（ＶＢ ＋ＶＤ ）となる。In the circuit shown in FIG. 2, a transmission data signal from a signal source 1 is transmitted through an inverter 2, a capacitor 3, and a resistor
The pulse current is supplied to the base of the pulse current transistor 15 through the transistor 15 to switch it and turn the LD 7 on and off. Here, if the base potential of the bias current transistor 12 is VB and the forward voltage of the LD7 is VD, the diode 17 is turned on by being biased by the diode bias circuit 18, so the potential at point A (the potential of the diode 17 The anode potential) becomes (VB +VD).
【００１２】伝送データ信号の入来に際し、伝送データ
信号がＨのとき、ダイオード１６ａがオフ、ダイオード
１６ｂ，トランジスタ１５がオンとなり、点Ｂの電位は
、点Ａの電位（ＶＢ ＋ＶＤ ）からダイオード１６ｂ
の順方向電圧ＶＤ を減じたＶＢ となり、ＬＤ７にパ
ルス電流が流れ、一方、伝送データ信号がＬのとき、ダ
イオード１６ａがオン、ダイオード１６ｂ，トランジス
タ１５がオフとなり、点Ｂの電位は、点Ａの電位（ＶＢ
＋ＶＤ ）にダイオード１６ａの順方向電圧ＶＤ を
加えた（ＶＢ ＋２ＶＤ ）となり、ＬＤ７にパルス電
流は流れない。なお、トランジスタ１２は常時オンであ
り、ＬＤ７にバイアス電流が与えられる。即ち、点Ａの
電位つまりパルス電位は図３（Ａ）に示すように伝送デ
ータ信号のＨ，Ｌに応じてＶＢ ，（ＶＢ ＋２ＶＤ
）を繰返され、一方、トランジスタ１２のベース電位つ
まりバイアス電位は図３（Ｂ）に示すようにＶＢ 一定
となる。この場合、スライサ１６により、伝送データ信
号は扱い易いレベルにされると共に、パルス電圧は電源
電圧変動時にその振幅変動を抑えられてＨレベル及びＬ
レベルを夫々点Ｂの電位ＶＢ ，（ＶＢ ＋２ＶＤ ）
に固定される。When the transmission data signal is input, when the transmission data signal is H, the diode 16a is turned off, the diode 16b and the transistor 15 are turned on, and the potential at point B changes from the potential at point A (VB +VD) to the diode 16b.
VB is obtained by subtracting the forward voltage VD of , and a pulse current flows through LD7. On the other hand, when the transmission data signal is L, diode 16a is on, diode 16b and transistor 15 are off, and the potential of point B is the same as that of point A. potential (VB
+VD) plus the forward voltage VD of the diode 16a (VB +2VD), and no pulse current flows through the LD7. Note that the transistor 12 is always on, and a bias current is applied to the LD 7. That is, the potential at point A, that is, the pulse potential, varies between VB and (VB +2VD) depending on the H and L of the transmission data signal, as shown in FIG. 3(A).
) is repeated, and on the other hand, the base potential of the transistor 12, that is, the bias potential, becomes constant at VB as shown in FIG. 3(B). In this case, the slicer 16 lowers the transmission data signal to a manageable level, and suppresses the amplitude fluctuation of the pulse voltage when the power supply voltage fluctuates, allowing it to reach high and low levels.
The levels are respectively the potentials at point B, VB and (VB +2VD).
Fixed.
【００１３】ここで、ＡＰＣ制御部２２は、ＡＰＣルー
プによってバイアス電流用トランジスタ１２（バイアス
電流源２１）のベース電位を制御すると共に、パルス電
流制御部１９を介してパルス電流用トランジスタ１５の
ベース電位を制御しており、これにより、トランジスタ
１２のベース電位とトランジスタ１５のベース電位とは
同じ比率で増減される。つまり、ＡＰＣループによって
バイアス電流とパルス電流との比が一定に保たれ、ＬＤ
７の光出力が一定に保たれる。Here, the APC control section 22 controls the base potential of the bias current transistor 12 (bias current source 21) through the APC loop, and also controls the base potential of the pulse current transistor 15 via the pulse current control section 19. As a result, the base potential of the transistor 12 and the base potential of the transistor 15 are increased or decreased at the same ratio. In other words, the ratio between the bias current and the pulse current is kept constant by the APC loop, and the LD
7 remains constant.
【００１４】この場合、本発明では、伝送データ信号が
Ｌのときはトランジスタ１５に電流が流れない構成であ
るため、図６に示すように常時トランジスタＱ１ ，Ｑ
２ のいずれかに電流が流れる構成の従来例に比して消
費電流を少なくでき、省電力化を図り得る。又、電源電
圧の値に着目してみるに、電源電圧端子３０ａ，３０ｂ
間に直列に接続されている素子としてはＬＤ７及びトラ
ンジスタ１５であり、このため、図６に示すように電源
電圧端子間にＬＤ７及び２つのトランジスタを接続した
構成の従来例に対して電源電圧としては＋５Ｖ程度あれ
ば十分であり、電源を低電圧化でき、しかも、回路を簡
略化できるので集積化し易く、低コストに構成できる。
又更に、図６に示すような動作点設定用の基準電圧が不
要なため、その設定調整を必要とせず、取扱いが容易で
ある。In this case, in the present invention, since the structure is such that no current flows through the transistor 15 when the transmission data signal is L, the transistors Q1 and Q are always connected as shown in FIG.
2. Compared to the conventional configuration in which current flows through either of the two, current consumption can be reduced, and power saving can be achieved. Also, looking at the value of the power supply voltage, the power supply voltage terminals 30a and 30b
The elements connected in series between them are the LD7 and the transistor 15. Therefore, as shown in FIG. 6, the power supply voltage is It is sufficient to have about +5V, so the power supply voltage can be reduced, and the circuit can be simplified, making it easy to integrate and can be configured at low cost. Furthermore, since there is no need for a reference voltage for setting the operating point as shown in FIG. 6, there is no need to adjust the setting, and the device is easy to handle.
【００１５】図４は本発明の第２実施例の回路図を示し
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図４において、インバータ２の出
力にはコンデンサ３´，抵抗４´を介してトランジスタ
１５，２１と並列にパルス電流用トランジスタ２５が接
続されており、トランジスタ２５のベースはスライサ１
６´を介して固定バイアス回路２６に接続されている。
その他の構成は図２の回路と同様である。FIG. 4 shows a circuit diagram of a second embodiment of the present invention. In the figure, the same parts as those in FIGS. 6 and 2 are designated by the same numbers and their explanations will be omitted. In FIG. 4, a pulse current transistor 25 is connected to the output of the inverter 2 in parallel with the transistors 15 and 21 via a capacitor 3' and a resistor 4', and the base of the transistor 25 is connected to the slicer 1.
6' to a fixed bias circuit 26. The rest of the configuration is similar to the circuit shown in FIG.
【００１６】第２実施例の回路は、パルス電流用トラン
ジスタを、ＡＰＣループにて制御されるトランジスタ１
５と、ＡＰＣループにて制御されずに固定バイアスを印
加されるトランジスタ２５とにて構成し、ＡＰＣループ
によってバイアス電流とパルス電流との比を一定にせず
に動作させるものであり、例えば高速動作を行なうシス
テム等に用いられる。その他の動作及び効果は第１実施
例のものと同様であるので、その説明を省略する。The circuit of the second embodiment replaces the pulse current transistor with transistor 1 controlled by an APC loop.
5 and a transistor 25 to which a fixed bias is applied without being controlled by the APC loop, and the APC loop operates without keeping the ratio of bias current and pulse current constant, for example, high-speed operation. Used in systems that perform Other operations and effects are similar to those of the first embodiment, so their explanation will be omitted.
【００１７】図５は本発明の第３実施例の回路図を示し
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図５において、抵抗４とトランジ
スタ１５のベースとの接続点には抵抗２７を介してトラ
ンジスタ１２のベースが接続されており、図２，図４に
示すようなスライサ１６，電圧降下用ダイオード１７，
ダイオードバイアス回路１８は設けられていない。
コンデンサ３，抵抗４，２７にてパルス電流制御部１９
´が構成されている。FIG. 5 shows a circuit diagram of a third embodiment of the present invention. In the figure, the same parts as in FIGS. 6 and 2 are designated by the same reference numerals, and their explanation will be omitted. In FIG. 5, the base of the transistor 12 is connected to the connection point between the resistor 4 and the base of the transistor 15 via a resistor 27, and the slicer 16, voltage drop diode 17, as shown in FIGS.
A diode bias circuit 18 is not provided. Pulse current control section 19 with capacitor 3 and resistors 4 and 27
´ is configured.
【００１８】第３実施例の回路は、電源電圧変動がない
場合を仮定し、スライサを設けられていない原理的な回
路構成を示したものであり、電源電圧変動がない理想的
なシステムであれば、原理的にはこのような回路でもよ
い。トランジスタ１２のベース電位をＶＢ ，抵抗４の
抵抗値をＲ１ ，抵抗２７の抵抗値をＲ２ ，インバー
タ２の出力であるパルス電圧のピーク・ピーク値をＶｐ
ｐとすると、点Ｃの電位はＶＢ ＋｛Ｒ２ ／（Ｒ１
＋Ｒ２ ）｝Ｖｐｐとなる。その他の動作及び効果は第
１実施例のものと同様であるので、その説明は省略する
。The circuit of the third embodiment assumes that there is no fluctuation in the power supply voltage, and shows the basic circuit configuration without a slicer. However, in principle, such a circuit may be used. The base potential of the transistor 12 is VB, the resistance value of the resistor 4 is R1, the resistance value of the resistor 27 is R2, and the peak-to-peak value of the pulse voltage that is the output of the inverter 2 is Vp.
p, the potential at point C is VB + {R2 / (R1
+R2)}Vpp. Other operations and effects are similar to those of the first embodiment, so their explanation will be omitted.
【００１９】なお、前記各実施例におけるトランジスタ
はＰＮＰ形を用いたが、ＮＰＮ形トランジスタを用いて
も同様に構成できる。例えば図２において、トランジス
タ１２，１５をＮＰＮ形とし、ダイオード１７の向きを
図２と逆にし、ダイオードバイアス回路１８の電源を負
電源にすればよい。Although PNP type transistors are used as the transistors in each of the above embodiments, the structure can be similarly constructed using NPN type transistors. For example, in FIG. 2, the transistors 12 and 15 may be NPN type, the direction of the diode 17 may be reversed to that in FIG. 2, and the power source of the diode bias circuit 18 may be set to a negative power source.
【００２０】[0020]
【発明の効果】本発明によれば、パルス電流源を入力伝
送データのＨ，Ｌに応じてスイッチングされる電流源で
構成したため、従来例に比して消費電力を少なくでき、
又、電源電圧端子間にパルス電流源及び発光ダイオード
を直列接続したため、従来例に比して電源を低電圧化で
き、しかも回路を簡略化でき、低コストに構成でき、更
に、動作点設定用の基準電圧が不要なため、その設定調
整を必要とせず、取扱いが容易である。[Effects of the Invention] According to the present invention, since the pulse current source is configured with a current source that is switched according to H and L of the input transmission data, power consumption can be reduced compared to the conventional example.
In addition, since the pulse current source and the light emitting diode are connected in series between the power supply voltage terminals, the power supply voltage can be lowered compared to the conventional example, and the circuit can be simplified and configured at low cost. Since there is no need for a reference voltage, there is no need to adjust its settings, making it easy to handle.
【図１】本発明の原理説明図である。FIG. 1 is a diagram explaining the principle of the present invention.
【図２】本発明の第１実施例の回路図である。FIG. 2 is a circuit diagram of a first embodiment of the present invention.
【図３】本発明における電圧波形図である。FIG. 3 is a voltage waveform diagram in the present invention.
【図４】本発明の第２実施例の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the present invention.
【図５】本発明の第３実施例の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.
【図６】従来の一例の回路図である。FIG. 6 is a circuit diagram of a conventional example.
１ 伝送データ信号源
３，３´ コンデンサ
４，４´，２７ 抵抗
７ レーザ・ダイオード（ＬＤ）
８ フォト・ダイオード（ＰＤ）
９ 反転増幅用オペアンプ
１１ バッファアンプ
１２ バイアス電流用トランジスタ
１５，２５ パルス電流用トランジスタ１６，１６´
スライサ
１７ 電圧降下用ダイオード
１８ ダイオードバイアス回路
１９，１９´ パルス電流制御部
２０ パルス電流源
２１ バイアス電流源
２２ ＡＰＣ制御部
２６ 固定バイアス回路
３０ａ，３０ｂ 電源電圧端子1 Transmission data signal source 3, 3' Capacitor 4, 4', 27 Resistor 7 Laser diode (LD) 8 Photo diode (PD) 9 Operational amplifier for inverting amplification 11 Buffer amplifier 12 Bias current transistor 15, 25 For pulse current Transistor 16, 16'
Slicer 17 Voltage drop diode 18 Diode bias circuit 19, 19' Pulse current controller 20 Pulse current source 21 Bias current source 22 APC controller 26 Fixed bias circuit 30a, 30b Power supply voltage terminal
Claims (1)
に応じてスイッチングされて発光ダイオード（７）にパ
ルス電流を供給するパルス電流源（２０）と、該発光ダ
イオード（７）とを電源電圧端子（３０ａ，３０ｂ）間
に直列に接続し、該発光ダイオード（７）にバイアス電
流を与えるバイアス電流源（２１）を、上記パルス電流
源（２０）と並列に接続し、上記発光ダイオード（７）
の発光パワーを一定に保つように上記パルス電流源（２
０）及びバイアス電流源（２１）の夫々の電流を同時に
制御するための制御電圧を発生するＡＰＣ制御部（２２
）を設け、該ＡＰＣ制御部（２２）からの制御電圧を印
加され、上記パルス電流源（２０）に供給するパルス電
流を制御するパルス電流制御部（１９）を設けてなるこ
とを特徴とするレーザダイオード駆動回路。1. A pulse current source (20) that is switched in accordance with the H level and L level of input transmission data and supplies a pulse current to the light emitting diode (7), and the light emitting diode (7) is connected to a power supply voltage terminal. A bias current source (21) which is connected in series between (30a, 30b) and provides a bias current to the light emitting diode (7) is connected in parallel with the pulse current source (20),
The pulse current source (2
0) and the bias current source (21).
), and a pulse current control section (19) to which a control voltage from the APC control section (22) is applied controls the pulse current supplied to the pulse current source (20). Laser diode drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124863A JPH04264788A (en) | 1991-02-19 | 1991-02-19 | Laser diode drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124863A JPH04264788A (en) | 1991-02-19 | 1991-02-19 | Laser diode drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264788A true JPH04264788A (en) | 1992-09-21 |
Family
ID=12150057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124863A Withdrawn JPH04264788A (en) | 1991-02-19 | 1991-02-19 | Laser diode drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264788A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1152532A2 (en) * | 2000-04-12 | 2001-11-07 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
| JP2003101132A (en) * | 2001-09-21 | 2003-04-04 | Sunx Ltd | Semiconductor laser driver |
-
1991
- 1991-02-19 JP JP9124863A patent/JPH04264788A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1152532A2 (en) * | 2000-04-12 | 2001-11-07 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
| EP1152532A3 (en) * | 2000-04-12 | 2003-10-29 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
| JP2003101132A (en) * | 2001-09-21 | 2003-04-04 | Sunx Ltd | Semiconductor laser driver |
| JP4657536B2 (en) * | 2001-09-21 | 2011-03-23 | パナソニック電工Ｓｕｎｘ株式会社 | Semiconductor laser drive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835780A (en) | Semiconductor laser output control circuit | |
| JPH0945979A (en) | Voltage controlled laser diode drive circuit | |
| JPH11121852A (en) | Light emitting device drive circuit | |
| EP0779688B1 (en) | Laser diode driving circuit | |
| US6535534B1 (en) | Optical source driver with bias circuit for controlling output overshoot | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JPH04264788A (en) | Laser diode drive circuit | |
| US6510168B1 (en) | Laser diode drive circuit | |
| JP2962263B2 (en) | Semiconductor laser drive circuit | |
| JPH0818132A (en) | Photodiode drive circuit | |
| JP3593623B2 (en) | Light emitting element drive circuit | |
| JP2842368B2 (en) | Laser diode drive circuit | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| JPH0595148A (en) | Driver for laser diode | |
| JPH0817258B2 (en) | Semiconductor light emitting element drive circuit | |
| JPH0851321A (en) | Apparatus and method for generating current | |
| JP2537290B2 (en) | Driving circuit for semiconductor light emitting device | |
| JPH05211364A (en) | Light output control circuit of laser diode | |
| JP2000004202A (en) | Light emitting diode driving circuit | |
| JPH0541554A (en) | Laser diode drive circuit | |
| JPS61224478A (en) | Laser driving equipment | |
| JPS63229791A (en) | Drive circuit for light emitting element | |
| JPH06244483A (en) | Semiconductor light emitting element drive circuit | |
| JPH02205380A (en) | Light emitting element driving circuit | |
| JP2710487B2 (en) | Semiconductor light emitting element drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |