JPH04241511A - パワーｍｏｓスイッチ - Google Patents
パワーｍｏｓスイッチInfo
- Publication number
- JPH04241511A JPH04241511A JP3014871A JP1487191A JPH04241511A JP H04241511 A JPH04241511 A JP H04241511A JP 3014871 A JP3014871 A JP 3014871A JP 1487191 A JP1487191 A JP 1487191A JP H04241511 A JPH04241511 A JP H04241511A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- power mosfet
- power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 8
- 230000004043 responsiveness Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパワーＭＯＳスイッチに
関し、詳しくはパワーＭＯＳＦＥＴを主スイッチング素
子として用いたランプ或いはソレノイド駆動用ハイサイ
ドスイッチにおける上記パワーＭＯＳＦＥＴのゲート制
御回路に関する。
関し、詳しくはパワーＭＯＳＦＥＴを主スイッチング素
子として用いたランプ或いはソレノイド駆動用ハイサイ
ドスイッチにおける上記パワーＭＯＳＦＥＴのゲート制
御回路に関する。
【０００２】
【従来の技術】従来、ランプ或いはソレノイド駆動用ハ
イサイドスイッチとして使用されているパワーＭＯＳス
イッチは、例えば、図４に示すような回路構成を有する
ものがある。同図に示すパワーＭＯＳスイッチは、ドレ
イン及びソースが給電端子（１）及び出力端子（２）に
夫々接続されたＮチャンネル型パワーＭＯＳＦＥＴ（３
）を主スイッチング素子とし、このパワーＭＯＳＦＥＴ
（３）のゲートと制御入力端子（４）間に、スイッチＯ
Ｎ信号入力によりパワーＭＯＳＦＥＴ（３）を十分に飽
和させるためにそのゲート電圧を電源電圧ＶＤＤ以上に
昇圧するチャージポンプ回路（５）を接続する。このチ
ャージポンプ回路（５）は、具体的に図５に示すように
発振器（６）及びダイオード（７ａ）（７ｂ）（７ｃ）
、コンデンサ（８ａ）（８ｂ）でもって回路構成される
。チャージポンプ回路（５）の入力端子（９）と制御入
力端子（４）間に、Ｐチャンネル型ＭＯＳＦＥＴ（１０
）（１１）とＮチャンネル型ＭＯＳＦＥＴ（１２）（１
３）からなる二段のインバータ回路（１４）（１５）を
接続する。また、チャージポンプ回路（５）の出力端子
（１６）とパワーＭＯＳＦＥＴ（３）のゲート間に抵抗
（１７）を接続する。前段のインバータ回路（１４）で
は、Ｐチャンネル型ＭＯＳＦＥＴ（１０）とＮチャンネ
ル型ＭＯＳＦＥＴ（１２）の各ゲートを共通接続すると
共にその接続点ａを制御入力端子（４）に接続し、また
、各ドレインを共通接続すると共にその接続点ｂを後段
のインバータ回路（１５）の入力に接続する。後段のイ
ンバータ回路（１５）では、Ｐチャンネル型ＭＯＳＦＥ
Ｔ（１１）とＮチャンネル型ＭＯＳＦＥＴ（１３）の各
ゲートを共通接続すると共にその接続点ｃを前段のイン
バータ回路（１４）の出力である共通接続点ｂに接続し
、また、各ドレインを共通接続すると共にその接続点ｄ
をチャージポンプ回路（５）の入力端子（９）に接続す
る。尚、各インバータ回路（１４）（１５）のＰチャン
ネル型ＭＯＳＦＥＴ（１０）（１１）のソースをパワー
ＭＯＳＦＥＴ（３）のドレインに接続すると共に、Ｎチ
ャンネル型ＭＯＳＦＥＴ（１２）（１３）のソースをＧ
ＮＤ端子（１８）に接続する。上記パワーＭＯＳＦＥＴ
（３）のゲートとＧＮＤ端子（１８）間に、Ｎチャンネ
ル型ＭＯＳＦＥＴ（１９）のドレイン及びソースを夫々
接続し、そのゲートを前段のインバータ回路（１４）の
出力、即ち、Ｐチャンネル型及びＮチャンネル型ＭＯＳ
ＦＥＴ（１０）（１２）の各ドレインの接続点ｂに接続
する。 また、パワーＭＯＳＦＥＴ（３）のゲート及びソースに
、Ｎチャンネル型ＭＯＳＦＥＴ（２０）のドレイン及び
ソースを夫々接続し、そのゲートをＧＮＤ端子（１８）
に接続する。
イサイドスイッチとして使用されているパワーＭＯＳス
イッチは、例えば、図４に示すような回路構成を有する
ものがある。同図に示すパワーＭＯＳスイッチは、ドレ
イン及びソースが給電端子（１）及び出力端子（２）に
夫々接続されたＮチャンネル型パワーＭＯＳＦＥＴ（３
）を主スイッチング素子とし、このパワーＭＯＳＦＥＴ
（３）のゲートと制御入力端子（４）間に、スイッチＯ
Ｎ信号入力によりパワーＭＯＳＦＥＴ（３）を十分に飽
和させるためにそのゲート電圧を電源電圧ＶＤＤ以上に
昇圧するチャージポンプ回路（５）を接続する。このチ
ャージポンプ回路（５）は、具体的に図５に示すように
発振器（６）及びダイオード（７ａ）（７ｂ）（７ｃ）
、コンデンサ（８ａ）（８ｂ）でもって回路構成される
。チャージポンプ回路（５）の入力端子（９）と制御入
力端子（４）間に、Ｐチャンネル型ＭＯＳＦＥＴ（１０
）（１１）とＮチャンネル型ＭＯＳＦＥＴ（１２）（１
３）からなる二段のインバータ回路（１４）（１５）を
接続する。また、チャージポンプ回路（５）の出力端子
（１６）とパワーＭＯＳＦＥＴ（３）のゲート間に抵抗
（１７）を接続する。前段のインバータ回路（１４）で
は、Ｐチャンネル型ＭＯＳＦＥＴ（１０）とＮチャンネ
ル型ＭＯＳＦＥＴ（１２）の各ゲートを共通接続すると
共にその接続点ａを制御入力端子（４）に接続し、また
、各ドレインを共通接続すると共にその接続点ｂを後段
のインバータ回路（１５）の入力に接続する。後段のイ
ンバータ回路（１５）では、Ｐチャンネル型ＭＯＳＦＥ
Ｔ（１１）とＮチャンネル型ＭＯＳＦＥＴ（１３）の各
ゲートを共通接続すると共にその接続点ｃを前段のイン
バータ回路（１４）の出力である共通接続点ｂに接続し
、また、各ドレインを共通接続すると共にその接続点ｄ
をチャージポンプ回路（５）の入力端子（９）に接続す
る。尚、各インバータ回路（１４）（１５）のＰチャン
ネル型ＭＯＳＦＥＴ（１０）（１１）のソースをパワー
ＭＯＳＦＥＴ（３）のドレインに接続すると共に、Ｎチ
ャンネル型ＭＯＳＦＥＴ（１２）（１３）のソースをＧ
ＮＤ端子（１８）に接続する。上記パワーＭＯＳＦＥＴ
（３）のゲートとＧＮＤ端子（１８）間に、Ｎチャンネ
ル型ＭＯＳＦＥＴ（１９）のドレイン及びソースを夫々
接続し、そのゲートを前段のインバータ回路（１４）の
出力、即ち、Ｐチャンネル型及びＮチャンネル型ＭＯＳ
ＦＥＴ（１０）（１２）の各ドレインの接続点ｂに接続
する。 また、パワーＭＯＳＦＥＴ（３）のゲート及びソースに
、Ｎチャンネル型ＭＯＳＦＥＴ（２０）のドレイン及び
ソースを夫々接続し、そのゲートをＧＮＤ端子（１８）
に接続する。
【０００３】上記構成からなるパワーＭＯＳスイッチの
スイッチング動作を以下に説明する。まず、制御入力端
子（４）からの入力電圧ＶＩＮがハイレベルとなると、
前段のインバータ回路（１４）のＰチャンネル型ＭＯＳ
ＦＥＴ（１０）がＯＦＦしてＮチャンネル型ＭＯＳＦＥ
Ｔ（１２）がＯＮし、前段のインバータ回路（１４）の
出力がロウレベルとなりＮチャンネル型ＭＯＳＦＥＴ（
１９）がＯＦＦすると同時に、後段のインバータ回路（
１５）のＰチャンネル型ＭＯＳＦＥＴ（１１）がＯＮし
てＮチャンネル型ＭＯＳＦＥＴ（１３）がＯＦＦし、後
段のインバータ回路（１５）の出力がハイレベルとなり
ほぼ電源電圧ＶＤＤとなる。この後段のインバータ回路
（１５）の出力、即ち、パワーＭＯＳＦＥＴ（３）のゲ
ート電圧をチャージポンプ回路（５）によりパワーＭＯ
ＳＦＥＴ（３）が十分に飽和するまで電源電圧ＶＤＤ以
上に昇圧する。このようにして昇圧された電圧は急峻な
スイッチオンによる高周波ノイズを抑制するためにパワ
ーＭＯＳＦＥＴ（３）のゲート容量と直列回路をなす時
定数回路を構成する抵抗（１７）を経て上記パワーＭＯ
ＳＦＥＴ（３）のゲートに印加されることによりパワー
ＭＯＳＦＥＴ（３）がＯＮする。この時、Ｎチャンネル
型ＭＯＳＦＥＴ（２０）はそのゲートがＧＮＤ端子（１
８）に接続されているためにＯＦＦしている。次に、制
御入力端子（４）からの入力電圧ＶＩＮがハイレベルか
らロウレベルに変わった時、前段のインバータ回路（１
４）の出力がハイレベルになると同時に、後段のインバ
ータ回路（１５）の出力がロウレベルとなりチャージポ
ンプ回路（５）への給電がなくなってその昇圧動作も停
止する。この時、前段のインバータ回路（１４）の出力
がハイレベルとなることによりＮチャンネル型ＭＯＳＦ
ＥＴ（１９）がＯＮし、これによってチャージポンプ回
路（５）に蓄えられた電荷を放電すると同時に抵抗（１
７）を介してパワーＭＯＳＦＥＴ（３）のゲートに蓄え
られた電荷を放電し、そのパワーＭＯＳＦＥＴ（３）を
ＯＦＦさせる。
スイッチング動作を以下に説明する。まず、制御入力端
子（４）からの入力電圧ＶＩＮがハイレベルとなると、
前段のインバータ回路（１４）のＰチャンネル型ＭＯＳ
ＦＥＴ（１０）がＯＦＦしてＮチャンネル型ＭＯＳＦＥ
Ｔ（１２）がＯＮし、前段のインバータ回路（１４）の
出力がロウレベルとなりＮチャンネル型ＭＯＳＦＥＴ（
１９）がＯＦＦすると同時に、後段のインバータ回路（
１５）のＰチャンネル型ＭＯＳＦＥＴ（１１）がＯＮし
てＮチャンネル型ＭＯＳＦＥＴ（１３）がＯＦＦし、後
段のインバータ回路（１５）の出力がハイレベルとなり
ほぼ電源電圧ＶＤＤとなる。この後段のインバータ回路
（１５）の出力、即ち、パワーＭＯＳＦＥＴ（３）のゲ
ート電圧をチャージポンプ回路（５）によりパワーＭＯ
ＳＦＥＴ（３）が十分に飽和するまで電源電圧ＶＤＤ以
上に昇圧する。このようにして昇圧された電圧は急峻な
スイッチオンによる高周波ノイズを抑制するためにパワ
ーＭＯＳＦＥＴ（３）のゲート容量と直列回路をなす時
定数回路を構成する抵抗（１７）を経て上記パワーＭＯ
ＳＦＥＴ（３）のゲートに印加されることによりパワー
ＭＯＳＦＥＴ（３）がＯＮする。この時、Ｎチャンネル
型ＭＯＳＦＥＴ（２０）はそのゲートがＧＮＤ端子（１
８）に接続されているためにＯＦＦしている。次に、制
御入力端子（４）からの入力電圧ＶＩＮがハイレベルか
らロウレベルに変わった時、前段のインバータ回路（１
４）の出力がハイレベルになると同時に、後段のインバ
ータ回路（１５）の出力がロウレベルとなりチャージポ
ンプ回路（５）への給電がなくなってその昇圧動作も停
止する。この時、前段のインバータ回路（１４）の出力
がハイレベルとなることによりＮチャンネル型ＭＯＳＦ
ＥＴ（１９）がＯＮし、これによってチャージポンプ回
路（５）に蓄えられた電荷を放電すると同時に抵抗（１
７）を介してパワーＭＯＳＦＥＴ（３）のゲートに蓄え
られた電荷を放電し、そのパワーＭＯＳＦＥＴ（３）を
ＯＦＦさせる。
【０００４】
【発明が解決しようとする課題】ところで、上述したパ
ワーＭＯＳスイッチの使用上、出力端子（２）に接続さ
れる負荷（２１）がランプ或いはソレノイド等の場合〔
その等価回路はインダクタンス（２２）及び直列抵抗（
２３）となる〕、図６の（ａ）に示すようにパワーＭＯ
ＳＦＥＴ（３）がＯＦＦした瞬間、出力電圧ＶＯＵＴ
に負のサージ電圧が発生すると同時に負荷電流ＩＬはＯ
ＦＦする。このように負のサージ電圧が発生すると、パ
ワーＭＯＳＦＥＴ（３）のソース電位が下がりゲート電
位との差が大きくなって、パワーＭＯＳＦＥＴ（３）が
ＯＮし電流が流れて誤動作する。そこで、上記パワーＭ
ＯＳスイッチでは、パワーＭＯＳＦＥＴ（３）がＯＦＦ
した瞬間に発生した負のサージ電圧により、Ｎチャンネ
ル型ＭＯＳＦＥＴ（２０）のソース電圧も同時に負とな
るためＮチャンネル型ＭＯＳＦＥＴ（２０）はＯＮする
。このＮチャンネル型ＭＯＳＦＥＴ（２０）のＯＮによ
りパワーＭＯＳＦＥＴ（３）のゲートとソースを短絡し
てその誤動作を防止している。しかしながら、上記Ｎチ
ャンネル型ＭＯＳＦＥＴ（２０）のＯＮによりパワーＭ
ＯＳＦＥＴ（３）のゲート電圧を下げようとするが、Ｎ
チャンネル型ＭＯＳＦＥＴ（２０）のゲートがＧＮＤ端
子（１８）に接続されているためにゲート電圧が接地電
圧にクランプされているため、Ｎチャンネル型ＭＯＳＦ
ＥＴ（２０）のソース電位、即ち、出力端子（２）がＮ
チャンネル型ＭＯＳＦＥＴ（２０）のしきい値分負にな
るまでＮチャンネル型ＭＯＳＦＥＴ（２０）はＯＮしな
いため、パワーＭＯＳＦＥＴ（３）がＯＮして誤動作す
る虞があった。また、上記パワーＭＯＳＦＥＴ（３）の
誤動作を防止するため、出力端子（２）にサージ吸収用
ダイオード（２４）を接続するのが通常である。このサ
ージ吸収用ダイオード（２４）があると、図６の（ｂ）
に示すように負のサージ電圧はダイオード（２４）の順
方向電圧にクランプされてサージ電圧の発生を防止する
ことができる。しかしながら、その時に流れるダイオー
ド（２４）の電流ＩＤが負荷（２１）を駆動する電流と
して負荷（２１）に戻され負荷電流ＩＬとなって流れる
。この負荷電流ＩＬはダイオード（２４）の電流ＩＤが
ゼロになるまで持続的に流れることとなり、その結果、
パワーＭＯＳスイッチにおけるＯＦＦの応答性が悪くな
るという問題があった。
ワーＭＯＳスイッチの使用上、出力端子（２）に接続さ
れる負荷（２１）がランプ或いはソレノイド等の場合〔
その等価回路はインダクタンス（２２）及び直列抵抗（
２３）となる〕、図６の（ａ）に示すようにパワーＭＯ
ＳＦＥＴ（３）がＯＦＦした瞬間、出力電圧ＶＯＵＴ
に負のサージ電圧が発生すると同時に負荷電流ＩＬはＯ
ＦＦする。このように負のサージ電圧が発生すると、パ
ワーＭＯＳＦＥＴ（３）のソース電位が下がりゲート電
位との差が大きくなって、パワーＭＯＳＦＥＴ（３）が
ＯＮし電流が流れて誤動作する。そこで、上記パワーＭ
ＯＳスイッチでは、パワーＭＯＳＦＥＴ（３）がＯＦＦ
した瞬間に発生した負のサージ電圧により、Ｎチャンネ
ル型ＭＯＳＦＥＴ（２０）のソース電圧も同時に負とな
るためＮチャンネル型ＭＯＳＦＥＴ（２０）はＯＮする
。このＮチャンネル型ＭＯＳＦＥＴ（２０）のＯＮによ
りパワーＭＯＳＦＥＴ（３）のゲートとソースを短絡し
てその誤動作を防止している。しかしながら、上記Ｎチ
ャンネル型ＭＯＳＦＥＴ（２０）のＯＮによりパワーＭ
ＯＳＦＥＴ（３）のゲート電圧を下げようとするが、Ｎ
チャンネル型ＭＯＳＦＥＴ（２０）のゲートがＧＮＤ端
子（１８）に接続されているためにゲート電圧が接地電
圧にクランプされているため、Ｎチャンネル型ＭＯＳＦ
ＥＴ（２０）のソース電位、即ち、出力端子（２）がＮ
チャンネル型ＭＯＳＦＥＴ（２０）のしきい値分負にな
るまでＮチャンネル型ＭＯＳＦＥＴ（２０）はＯＮしな
いため、パワーＭＯＳＦＥＴ（３）がＯＮして誤動作す
る虞があった。また、上記パワーＭＯＳＦＥＴ（３）の
誤動作を防止するため、出力端子（２）にサージ吸収用
ダイオード（２４）を接続するのが通常である。このサ
ージ吸収用ダイオード（２４）があると、図６の（ｂ）
に示すように負のサージ電圧はダイオード（２４）の順
方向電圧にクランプされてサージ電圧の発生を防止する
ことができる。しかしながら、その時に流れるダイオー
ド（２４）の電流ＩＤが負荷（２１）を駆動する電流と
して負荷（２１）に戻され負荷電流ＩＬとなって流れる
。この負荷電流ＩＬはダイオード（２４）の電流ＩＤが
ゼロになるまで持続的に流れることとなり、その結果、
パワーＭＯＳスイッチにおけるＯＦＦの応答性が悪くな
るという問題があった。
【０００５】それ故に、本発明は上記問題点に鑑みて提
案されたもので、その目的とするところは、簡便な手段
によりパワーＭＯＳＦＥＴがＯＦＦした瞬間での誤動作
をなくし且つ応答性も良好なパワーＭＯＳスイッチを提
供することにある。
案されたもので、その目的とするところは、簡便な手段
によりパワーＭＯＳＦＥＴがＯＦＦした瞬間での誤動作
をなくし且つ応答性も良好なパワーＭＯＳスイッチを提
供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、ドレイン・ソースが給電端子と出力端子に夫
々接続され、ゲートが制御入力端子に接続されて主スイ
ッチング素子として機能するパワーＭＯＳＦＥＴと、パ
ワーＭＯＳＦＥＴのゲートと制御入力端子間に接続され
、スイッチＯＮ信号入力によりパワーＭＯＳＦＥＴを十
分に飽和させるためにそのゲート電圧を電源電圧以上に
昇圧するチャージポンプ回路と、チャージポンプ回路の
入力端子とＧＮＤ端子間に接続され、スイッチＯＦＦ信
号入力時、チャージポンプ回路の入力端子を接地する第
１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮＤ端子
間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そのゲー
トに蓄えられた電荷を放電する第２の素子と、パワーＭ
ＯＳＦＥＴのゲートとソース間に接続され、出力が接地
電位以下に振れた時、パワーＭＯＳＦＥＴのゲートとソ
ースを短絡する第３の素子とを有するパワーＭＯＳスイ
ッチにおいて、
するため、ドレイン・ソースが給電端子と出力端子に夫
々接続され、ゲートが制御入力端子に接続されて主スイ
ッチング素子として機能するパワーＭＯＳＦＥＴと、パ
ワーＭＯＳＦＥＴのゲートと制御入力端子間に接続され
、スイッチＯＮ信号入力によりパワーＭＯＳＦＥＴを十
分に飽和させるためにそのゲート電圧を電源電圧以上に
昇圧するチャージポンプ回路と、チャージポンプ回路の
入力端子とＧＮＤ端子間に接続され、スイッチＯＦＦ信
号入力時、チャージポンプ回路の入力端子を接地する第
１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮＤ端子
間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そのゲー
トに蓄えられた電荷を放電する第２の素子と、パワーＭ
ＯＳＦＥＴのゲートとソース間に接続され、出力が接地
電位以下に振れた時、パワーＭＯＳＦＥＴのゲートとソ
ースを短絡する第３の素子とを有するパワーＭＯＳスイ
ッチにおいて、
【０００７】第１の技術的手段としては、上記第１、第
２の素子の接地端子とＧＮＤ端子間に各素子の接地端子
がアノード、ＧＮＤ端子がカソードとなるようにダイオ
ードを挿入したことである。
２の素子の接地端子とＧＮＤ端子間に各素子の接地端子
がアノード、ＧＮＤ端子がカソードとなるようにダイオ
ードを挿入したことである。
【０００８】また、第２の技術的手段としては、上記第
３の素子のコントロール端子を第１、第２の素子のコン
トロール端子に接続したことである。
３の素子のコントロール端子を第１、第２の素子のコン
トロール端子に接続したことである。
【０００９】更に、第３の技術的手段としては、上記第
１、第２の技術的手段を組み合わせて、上記第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入すると共に上記第３の素子のコントロール端子
を第１、第２の素子のコントロール端子に接続すること
が望ましい。
１、第２の技術的手段を組み合わせて、上記第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入すると共に上記第３の素子のコントロール端子
を第１、第２の素子のコントロール端子に接続すること
が望ましい。
【００１０】
【作用】本発明に係るパワーＭＯＳスイッチでは、まず
第１に、パワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電
圧に負のサージ電圧が発生することによって第１、第２
の素子に寄生するダイオードにより電流が流れてパワー
ＭＯＳＦＥＴのゲートが接地電位にクランプされるのを
、第１、第２の素子の接地端子とＧＮＤ端子間に各素子
の接地端子がアノード、ＧＮＤ端子がカソードとなるよ
うに挿入されたダイオードでもって阻止し、パワーＭＯ
ＳＦＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥ
ＴのＯＦＦ状態を維持する。
第１に、パワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電
圧に負のサージ電圧が発生することによって第１、第２
の素子に寄生するダイオードにより電流が流れてパワー
ＭＯＳＦＥＴのゲートが接地電位にクランプされるのを
、第１、第２の素子の接地端子とＧＮＤ端子間に各素子
の接地端子がアノード、ＧＮＤ端子がカソードとなるよ
うに挿入されたダイオードでもって阻止し、パワーＭＯ
ＳＦＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥ
ＴのＯＦＦ状態を維持する。
【００１１】第２に、第３の素子のコントロール端子を
第１、第２の素子のコントロール端子に接続したことに
より、パワーＭＯＳＦＥＴがＯＦＦした瞬間、第３の素
子のコントロール端子に入力される電圧をハイレベルに
して上記第３の素子を確実にＯＮさせ、パワーＭＯＳＦ
ＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥＴの
ＯＦＦ状態を維持する。
第１、第２の素子のコントロール端子に接続したことに
より、パワーＭＯＳＦＥＴがＯＦＦした瞬間、第３の素
子のコントロール端子に入力される電圧をハイレベルに
して上記第３の素子を確実にＯＮさせ、パワーＭＯＳＦ
ＥＴのゲート電圧を十分に下げてパワーＭＯＳＦＥＴの
ＯＦＦ状態を維持する。
【００１２】第３に、上記第１、第２の素子の接地端子
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入すると共
に上記第３の素子のコントロール端子を第１、第２の素
子のコントロール端子に接続することにより、パワーＭ
ＯＳＦＥＴのＯＦＦ状態をより一層確実に維持すること
ができて誤動作の防止及び応答性の向上が図れる。
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入すると共
に上記第３の素子のコントロール端子を第１、第２の素
子のコントロール端子に接続することにより、パワーＭ
ＯＳＦＥＴのＯＦＦ状態をより一層確実に維持すること
ができて誤動作の防止及び応答性の向上が図れる。
【００１３】
【実施例】本発明に係るパワーＭＯＳスイッチの実施例
を図１乃至図３を参照しながら説明する。尚、図４及び
図５に示すパワーＭＯＳスイッチと同一部分には同一参
照符号を付して重複説明は省略する。
を図１乃至図３を参照しながら説明する。尚、図４及び
図５に示すパワーＭＯＳスイッチと同一部分には同一参
照符号を付して重複説明は省略する。
【００１４】本発明の特徴は、まず第１に、第１、第２
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入したことである。具体的には、図１に示すよう
にチャージポンプ回路（５）の入力端子（９）とＧＮＤ
端子（１８）間に接続され、スイッチＯＦＦ信号入力時
、チャージポンプ回路（５）の入力端子（９）を接地す
る第１の素子、即ち、後段のインバータ回路（１５）の
Ｎチャンネル型ＭＯＳＦＥＴ（１３）の接地端子である
ソースとＧＮＤ端子（１８）間にダイオード（２５）を
挿入する。 この時、そのダイオード（２５）のアノードをＮチャン
ネル型ＭＯＳＦＥＴ（１３）のソースに、そのカソード
をＧＮＤ端子（１８）に接続する。また、パワーＭＯＳ
ＦＥＴ（３）のゲートとＧＮＤ端子（１８）間に接続さ
れ、パワーＭＯＳＦＥＴ（３）のＯＮ時、そのゲートに
蓄えられた電荷を放電する第２の素子、即ち、Ｎチャン
ネル型ＭＯＳＦＥＴ（１９）のソースとＧＮＤ端子（１
８）間にダイオード（２６）を挿入する。この時、その
ダイオード（２６）のアノードをＮチャンネル型ＭＯＳ
ＦＥＴ（１９）のソースに、そのカソードをＧＮＤ端子
（１８）に接続する。
の素子の接地端子とＧＮＤ端子間に各素子の接地端子が
アノード、ＧＮＤ端子がカソードとなるようにダイオー
ドを挿入したことである。具体的には、図１に示すよう
にチャージポンプ回路（５）の入力端子（９）とＧＮＤ
端子（１８）間に接続され、スイッチＯＦＦ信号入力時
、チャージポンプ回路（５）の入力端子（９）を接地す
る第１の素子、即ち、後段のインバータ回路（１５）の
Ｎチャンネル型ＭＯＳＦＥＴ（１３）の接地端子である
ソースとＧＮＤ端子（１８）間にダイオード（２５）を
挿入する。 この時、そのダイオード（２５）のアノードをＮチャン
ネル型ＭＯＳＦＥＴ（１３）のソースに、そのカソード
をＧＮＤ端子（１８）に接続する。また、パワーＭＯＳ
ＦＥＴ（３）のゲートとＧＮＤ端子（１８）間に接続さ
れ、パワーＭＯＳＦＥＴ（３）のＯＮ時、そのゲートに
蓄えられた電荷を放電する第２の素子、即ち、Ｎチャン
ネル型ＭＯＳＦＥＴ（１９）のソースとＧＮＤ端子（１
８）間にダイオード（２６）を挿入する。この時、その
ダイオード（２６）のアノードをＮチャンネル型ＭＯＳ
ＦＥＴ（１９）のソースに、そのカソードをＧＮＤ端子
（１８）に接続する。
【００１５】上記構成により、パワーＭＯＳＦＥＴ（３
）がＯＦＦした瞬間、出力電圧に負のサージ電圧が発生
することによってＮチャンネル型ＭＯＳＦＥＴ（１３）
（１９）に寄生するダイオードにより電流が流れてパワ
ーＭＯＳＦＥＴ（３）のゲートが接地電位にクランプさ
れるのを、Ｎチャンネル型ＭＯＳＦＥＴ（１３）（１９
）のソースとＧＮＤ端子（１８）間に挿入されたダイオ
ード（２５）（２６）でもって阻止し、パワーＭＯＳＦ
ＥＴ（３）のゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴ（３）のＯＦＦ状態を維持する。この場合、図４に
示す従来のパワーＭＯＳスイッチのように出力端子（２
）にサージ吸収用ダイオード（２４）を接続する必要は
ない。
）がＯＦＦした瞬間、出力電圧に負のサージ電圧が発生
することによってＮチャンネル型ＭＯＳＦＥＴ（１３）
（１９）に寄生するダイオードにより電流が流れてパワ
ーＭＯＳＦＥＴ（３）のゲートが接地電位にクランプさ
れるのを、Ｎチャンネル型ＭＯＳＦＥＴ（１３）（１９
）のソースとＧＮＤ端子（１８）間に挿入されたダイオ
ード（２５）（２６）でもって阻止し、パワーＭＯＳＦ
ＥＴ（３）のゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴ（３）のＯＦＦ状態を維持する。この場合、図４に
示す従来のパワーＭＯＳスイッチのように出力端子（２
）にサージ吸収用ダイオード（２４）を接続する必要は
ない。
【００１６】次に、第２の特徴は、第３の素子のコント
ロール端子を第１、第２の素子のコントロール端子に接
続したことである。具体的には、図２に示すようにパワ
ーＭＯＳＦＥＴ（３）のゲートとソース間に接続され、
出力が接地電位以下に振れた時、パワーＭＯＳＦＥＴ（
３）のゲートとソースを短絡する第３の素子、即ち、Ｎ
チャンネル型ＭＯＳＦＥＴ（２０）のコントロール端子
であるゲートを、Ｎチャンネル型ＭＯＳＦＥＴ（１３）
（１９）のゲートに接続する。
ロール端子を第１、第２の素子のコントロール端子に接
続したことである。具体的には、図２に示すようにパワ
ーＭＯＳＦＥＴ（３）のゲートとソース間に接続され、
出力が接地電位以下に振れた時、パワーＭＯＳＦＥＴ（
３）のゲートとソースを短絡する第３の素子、即ち、Ｎ
チャンネル型ＭＯＳＦＥＴ（２０）のコントロール端子
であるゲートを、Ｎチャンネル型ＭＯＳＦＥＴ（１３）
（１９）のゲートに接続する。
【００１７】これにより、パワーＭＯＳＦＥＴ（３）が
ＯＦＦした瞬間、Ｎチャンネル型ＭＯＳＦＥＴ（１３）
（１９）のゲート電圧と共にＮチャンネル型ＭＯＳＦＥ
Ｔ（２０）のゲート電圧もハイレベルにすることにより
、従来のパワーＭＯＳスイッチにおいてＮチャンネル型
ＭＯＳＦＥＴ（２０）のゲートがＧＮＤ端子（１８）に
接続されてそのゲート電圧が接地電位にクランプされて
いた場合〔図４参照〕よりも、Ｎチャンネル型ＭＯＳＦ
ＥＴ（２０）を確実にＯＮさせることができ、パワーＭ
ＯＳＦＥＴ（３）のゲート電圧を十分に下げてパワーＭ
ＯＳＦＥＴ（３）のＯＦＦ状態を維持できる。この場合
も、図４に示す従来のパワーＭＯＳスイッチのように出
力端子（２）にサージ吸収用ダイオード（２４）を接続
する必要はない。
ＯＦＦした瞬間、Ｎチャンネル型ＭＯＳＦＥＴ（１３）
（１９）のゲート電圧と共にＮチャンネル型ＭＯＳＦＥ
Ｔ（２０）のゲート電圧もハイレベルにすることにより
、従来のパワーＭＯＳスイッチにおいてＮチャンネル型
ＭＯＳＦＥＴ（２０）のゲートがＧＮＤ端子（１８）に
接続されてそのゲート電圧が接地電位にクランプされて
いた場合〔図４参照〕よりも、Ｎチャンネル型ＭＯＳＦ
ＥＴ（２０）を確実にＯＮさせることができ、パワーＭ
ＯＳＦＥＴ（３）のゲート電圧を十分に下げてパワーＭ
ＯＳＦＥＴ（３）のＯＦＦ状態を維持できる。この場合
も、図４に示す従来のパワーＭＯＳスイッチのように出
力端子（２）にサージ吸収用ダイオード（２４）を接続
する必要はない。
【００１８】最後に、第３の特徴は、第１、第２の素子
の接地端子とＧＮＤ端子間に各素子の接地端子がアノー
ド、ＧＮＤ端子がカソードとなるようにダイオードを挿
入すると共に上記第３の素子のコントロール端子を第１
、第２の素子のコントロール端子に接続することである
。具体的には上述した二つの技術的手段を組み合わせて
、図３に示すようにＮチャンネル型ＭＯＳＦＥＴ（１３
）（１９）のソースとＧＮＤ端子（１８）間にダイオー
ド（２５）（２６）を挿入すると共にＮチャンネル型Ｍ
ＯＳＦＥＴ（２０）のゲートをＮチャンネル型ＭＯＳＦ
ＥＴ（１３）（１９）のゲートに接続する。
の接地端子とＧＮＤ端子間に各素子の接地端子がアノー
ド、ＧＮＤ端子がカソードとなるようにダイオードを挿
入すると共に上記第３の素子のコントロール端子を第１
、第２の素子のコントロール端子に接続することである
。具体的には上述した二つの技術的手段を組み合わせて
、図３に示すようにＮチャンネル型ＭＯＳＦＥＴ（１３
）（１９）のソースとＧＮＤ端子（１８）間にダイオー
ド（２５）（２６）を挿入すると共にＮチャンネル型Ｍ
ＯＳＦＥＴ（２０）のゲートをＮチャンネル型ＭＯＳＦ
ＥＴ（１３）（１９）のゲートに接続する。
【００１９】このようにすれば、パワーＭＯＳＦＥＴ（
３）がＯＦＦした瞬間に負のサージ電圧が発生しても、
上述したようにパワーＭＯＳＦＥＴ（３）のゲートが接
地電位にクランプされるのをダイオード（２５）（２６
）でもって阻止すると共に、Ｎチャンネル型ＭＯＳＦＥ
Ｔ（１３）（１９）のゲート電圧と共にＮチャンネル型
ＭＯＳＦＥＴ（２０）のゲート電圧もハイレベルにする
ことによりＮチャンネル型ＭＯＳＦＥＴ（２０）を確実
にＯＮさせることができる。その結果、パワーＭＯＳＦ
ＥＴ（３）のゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴ（３）のＯＦＦ状態をより一層確実に維持すること
ができる。尚、この場合も、図４に示す従来のパワーＭ
ＯＳスイッチのように出力端子（２）にサージ吸収用ダ
イオード（２４）を接続する必要はない。
３）がＯＦＦした瞬間に負のサージ電圧が発生しても、
上述したようにパワーＭＯＳＦＥＴ（３）のゲートが接
地電位にクランプされるのをダイオード（２５）（２６
）でもって阻止すると共に、Ｎチャンネル型ＭＯＳＦＥ
Ｔ（１３）（１９）のゲート電圧と共にＮチャンネル型
ＭＯＳＦＥＴ（２０）のゲート電圧もハイレベルにする
ことによりＮチャンネル型ＭＯＳＦＥＴ（２０）を確実
にＯＮさせることができる。その結果、パワーＭＯＳＦ
ＥＴ（３）のゲート電圧を十分に下げてパワーＭＯＳＦ
ＥＴ（３）のＯＦＦ状態をより一層確実に維持すること
ができる。尚、この場合も、図４に示す従来のパワーＭ
ＯＳスイッチのように出力端子（２）にサージ吸収用ダ
イオード（２４）を接続する必要はない。
【００２０】
【発明の効果】本発明に係るパワーＭＯＳスイッチによ
れば、第１、第２の素子の接地端子とＧＮＤ端子間に各
素子の接地端子がアノード、ＧＮＤ端子がカソードとな
るようにダイオードを挿入したり、或いは第３の素子の
コントロール端子を第１、第２の素子のコントロール端
子に接続したり、これらを組み合わせることにより、パ
ワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電圧に負のサ
ージ電圧が発生してもパワーＭＯＳＦＥＴのゲート電圧
を十分に下げてパワーＭＯＳＦＥＴのＯＦＦ状態を維持
することができ、出力端子にサージ吸収用ダイオードを
接続する必要もないので、誤動作を確実に防止すること
ができると共に応答性の良好な実用的価値大なるパワー
ＭＯＳスイッチを提供できる。
れば、第１、第２の素子の接地端子とＧＮＤ端子間に各
素子の接地端子がアノード、ＧＮＤ端子がカソードとな
るようにダイオードを挿入したり、或いは第３の素子の
コントロール端子を第１、第２の素子のコントロール端
子に接続したり、これらを組み合わせることにより、パ
ワーＭＯＳＦＥＴがＯＦＦした瞬間、出力電圧に負のサ
ージ電圧が発生してもパワーＭＯＳＦＥＴのゲート電圧
を十分に下げてパワーＭＯＳＦＥＴのＯＦＦ状態を維持
することができ、出力端子にサージ吸収用ダイオードを
接続する必要もないので、誤動作を確実に防止すること
ができると共に応答性の良好な実用的価値大なるパワー
ＭＯＳスイッチを提供できる。
【図１】本発明に係るパワーＭＯＳスイッチの一実施例
を示す回路図
を示す回路図
【図２】本発明の他の実施例を示す回路図
【図３】図１
と図２のパワーＭＯＳスイッチの特徴を組み合わせた実
施例を示す回路図
と図２のパワーＭＯＳスイッチの特徴を組み合わせた実
施例を示す回路図
【図４】パワーＭＯＳスイッチの従来例を示す回路図
【
図５】図４のパワーＭＯＳスイッチのチャージポンプ回
路の具体例を示す回路図
図５】図４のパワーＭＯＳスイッチのチャージポンプ回
路の具体例を示す回路図
【図６】従来のパワーＭＯＳスイッチでの問題点を説明
するための波形図
するための波形図
１ 給電端子
２ 出力端子
３ パワーＭＯＳＦＥＴ
４ 制御入力端子
５ チャージポンプ回路
１３ 第１の素子
１８ ＧＮＤ端子
１９ 第２の素子
２０ 第３の素子
２５ ダイオード
２６ ダイオード
Claims (3)
- 【請求項１】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーＭＯＳＦＥＴ
と、パワーＭＯＳＦＥＴのゲートと制御入力端子間に接
続され、スイッチＯＮ信号入力によりパワーＭＯＳＦＥ
Ｔを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とＧＮＤ端子間に接続され、スイッチＯ
ＦＦ信号入力時、チャージポンプ回路の入力端子を接地
する第１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮ
Ｄ端子間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そ
のゲートに蓄えられた電荷を放電する第２の素子と、パ
ワーＭＯＳＦＥＴのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーＭＯＳＦＥＴのゲー
トとソースを短絡する第３の素子とを有するパワーＭＯ
Ｓスイッチにおいて、上記第１、第２の素子の接地端子
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入したこと
を特徴とするパワーＭＯＳスイッチ。 - 【請求項２】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーＭＯＳＦＥＴ
と、パワーＭＯＳＦＥＴのゲートと制御入力端子間に接
続され、スイッチＯＮ信号入力によりパワーＭＯＳＦＥ
Ｔを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とＧＮＤ端子間に接続され、スイッチＯ
ＦＦ信号入力時、チャージポンプ回路の入力端子を接地
する第１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮ
Ｄ端子間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そ
のゲートに蓄えられた電荷を放電する第２の素子と、パ
ワーＭＯＳＦＥＴのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーＭＯＳＦＥＴのゲー
トとソースを短絡する第３の素子とを有するパワーＭＯ
Ｓスイッチにおいて、上記第３の素子のコントロール端
子を第１、第２の素子のコントロール端子に接続したこ
とを特徴とするパワーＭＯＳスイッチ。 - 【請求項３】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーＭＯＳＦＥＴ
と、パワーＭＯＳＦＥＴのゲートと制御入力端子間に接
続され、スイッチＯＮ信号入力によりパワーＭＯＳＦＥ
Ｔを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とＧＮＤ端子間に接続され、スイッチＯ
ＦＦ信号入力時、チャージポンプ回路の入力端子を接地
する第１の素子と、パワーＭＯＳＦＥＴのゲートとＧＮ
Ｄ端子間に接続され、パワーＭＯＳＦＥＴのＯＮ時、そ
のゲートに蓄えられた電荷を放電する第２の素子と、パ
ワーＭＯＳＦＥＴのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーＭＯＳＦＥＴのゲー
トとソースを短絡する第３の素子とを有するパワーＭＯ
Ｓスイッチにおいて、上記第１、第２の素子の接地端子
とＧＮＤ端子間に各素子の接地端子がアノード、ＧＮＤ
端子がカソードとなるようにダイオードを挿入すると共
に上記第３の素子のコントロール端子を第１、第２の素
子のコントロール端子に接続したことを特徴とするパワ
ーＭＯＳスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241511A true JPH04241511A (ja) | 1992-08-28 |
| JPH0770981B2 JPH0770981B2 (ja) | 1995-07-31 |
Family
ID=11873084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014871A Expired - Fee Related JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーｍｏｓスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770981B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278719A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 |
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| CN117930732A (zh) * | 2024-03-22 | 2024-04-26 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
-
1991
- 1991-01-14 JP JP3014871A patent/JPH0770981B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| EP2665186A2 (en) | 2003-08-27 | 2013-11-20 | Denso Corporation | Electronic control apparatus for controlling driving of load by mos fets |
| JP2010278719A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 |
| US8896760B2 (en) | 2009-05-28 | 2014-11-25 | Sony Corporation | Signal processing device and signal processing method |
| US9432609B2 (en) | 2009-05-28 | 2016-08-30 | Sony Corporation | Signal processing device and signal processing method |
| CN117930732A (zh) * | 2024-03-22 | 2024-04-26 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
| CN117930732B (zh) * | 2024-03-22 | 2024-06-11 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770981B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8040162B2 (en) | Switch matrix drive circuit for a power element | |
| KR900006538B1 (ko) | 전계효과 트랜지스터용 무변압기 구동회로 | |
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| US20040264084A1 (en) | Polarity protection implemented with a mosfet | |
| US8059437B2 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
| US5172018A (en) | Current control device particularly for power circuits in mos technology | |
| JPH0769749B2 (ja) | 直流電源回路 | |
| JP3528854B2 (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| US5770967A (en) | Device and method for controlling a power switch | |
| JPH07111448A (ja) | インタフェース回路及びこれを具える電圧上昇回路 | |
| JPH04241511A (ja) | パワーｍｏｓスイッチ | |
| US6229339B1 (en) | Circuit for driving switching element | |
| CN112952762B (zh) | 短路确定设备 | |
| KR100745857B1 (ko) | 전자 회로 | |
| US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| US20230163727A1 (en) | Circuit chip with power supply noise rejection | |
| JP2000152606A (ja) | 制御回路 | |
| EP0533354A1 (en) | Driver circuit | |
| US20230421153A1 (en) | Semiconductor integrated circuit | |
| US6556055B2 (en) | Drive circuit for controlled edge power elements | |
| JPH10233661A (ja) | レベルシフト回路 | |
| CN114050713A (zh) | 高压集成电路中的自举电路及充电方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |