JPH04241511A - パワーmosスイッチ - Google Patents
パワーmosスイッチInfo
- Publication number
- JPH04241511A JPH04241511A JP3014871A JP1487191A JPH04241511A JP H04241511 A JPH04241511 A JP H04241511A JP 3014871 A JP3014871 A JP 3014871A JP 1487191 A JP1487191 A JP 1487191A JP H04241511 A JPH04241511 A JP H04241511A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- power mosfet
- power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 8
- 230000004043 responsiveness Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
め要約のデータは記録されません。
Description
関し、詳しくはパワーMOSFETを主スイッチング素
子として用いたランプ或いはソレノイド駆動用ハイサイ
ドスイッチにおける上記パワーMOSFETのゲート制
御回路に関する。
イサイドスイッチとして使用されているパワーMOSス
イッチは、例えば、図4に示すような回路構成を有する
ものがある。同図に示すパワーMOSスイッチは、ドレ
イン及びソースが給電端子(1)及び出力端子(2)に
夫々接続されたNチャンネル型パワーMOSFET(3
)を主スイッチング素子とし、このパワーMOSFET
(3)のゲートと制御入力端子(4)間に、スイッチO
N信号入力によりパワーMOSFET(3)を十分に飽
和させるためにそのゲート電圧を電源電圧VDD以上に
昇圧するチャージポンプ回路(5)を接続する。このチ
ャージポンプ回路(5)は、具体的に図5に示すように
発振器(6)及びダイオード(7a)(7b)(7c)
、コンデンサ(8a)(8b)でもって回路構成される
。チャージポンプ回路(5)の入力端子(9)と制御入
力端子(4)間に、Pチャンネル型MOSFET(10
)(11)とNチャンネル型MOSFET(12)(1
3)からなる二段のインバータ回路(14)(15)を
接続する。また、チャージポンプ回路(5)の出力端子
(16)とパワーMOSFET(3)のゲート間に抵抗
(17)を接続する。前段のインバータ回路(14)で
は、Pチャンネル型MOSFET(10)とNチャンネ
ル型MOSFET(12)の各ゲートを共通接続すると
共にその接続点aを制御入力端子(4)に接続し、また
、各ドレインを共通接続すると共にその接続点bを後段
のインバータ回路(15)の入力に接続する。後段のイ
ンバータ回路(15)では、Pチャンネル型MOSFE
T(11)とNチャンネル型MOSFET(13)の各
ゲートを共通接続すると共にその接続点cを前段のイン
バータ回路(14)の出力である共通接続点bに接続し
、また、各ドレインを共通接続すると共にその接続点d
をチャージポンプ回路(5)の入力端子(9)に接続す
る。尚、各インバータ回路(14)(15)のPチャン
ネル型MOSFET(10)(11)のソースをパワー
MOSFET(3)のドレインに接続すると共に、Nチ
ャンネル型MOSFET(12)(13)のソースをG
ND端子(18)に接続する。上記パワーMOSFET
(3)のゲートとGND端子(18)間に、Nチャンネ
ル型MOSFET(19)のドレイン及びソースを夫々
接続し、そのゲートを前段のインバータ回路(14)の
出力、即ち、Pチャンネル型及びNチャンネル型MOS
FET(10)(12)の各ドレインの接続点bに接続
する。 また、パワーMOSFET(3)のゲート及びソースに
、Nチャンネル型MOSFET(20)のドレイン及び
ソースを夫々接続し、そのゲートをGND端子(18)
に接続する。
スイッチング動作を以下に説明する。まず、制御入力端
子(4)からの入力電圧VINがハイレベルとなると、
前段のインバータ回路(14)のPチャンネル型MOS
FET(10)がOFFしてNチャンネル型MOSFE
T(12)がONし、前段のインバータ回路(14)の
出力がロウレベルとなりNチャンネル型MOSFET(
19)がOFFすると同時に、後段のインバータ回路(
15)のPチャンネル型MOSFET(11)がONし
てNチャンネル型MOSFET(13)がOFFし、後
段のインバータ回路(15)の出力がハイレベルとなり
ほぼ電源電圧VDDとなる。この後段のインバータ回路
(15)の出力、即ち、パワーMOSFET(3)のゲ
ート電圧をチャージポンプ回路(5)によりパワーMO
SFET(3)が十分に飽和するまで電源電圧VDD以
上に昇圧する。このようにして昇圧された電圧は急峻な
スイッチオンによる高周波ノイズを抑制するためにパワ
ーMOSFET(3)のゲート容量と直列回路をなす時
定数回路を構成する抵抗(17)を経て上記パワーMO
SFET(3)のゲートに印加されることによりパワー
MOSFET(3)がONする。この時、Nチャンネル
型MOSFET(20)はそのゲートがGND端子(1
8)に接続されているためにOFFしている。次に、制
御入力端子(4)からの入力電圧VINがハイレベルか
らロウレベルに変わった時、前段のインバータ回路(1
4)の出力がハイレベルになると同時に、後段のインバ
ータ回路(15)の出力がロウレベルとなりチャージポ
ンプ回路(5)への給電がなくなってその昇圧動作も停
止する。この時、前段のインバータ回路(14)の出力
がハイレベルとなることによりNチャンネル型MOSF
ET(19)がONし、これによってチャージポンプ回
路(5)に蓄えられた電荷を放電すると同時に抵抗(1
7)を介してパワーMOSFET(3)のゲートに蓄え
られた電荷を放電し、そのパワーMOSFET(3)を
OFFさせる。
ワーMOSスイッチの使用上、出力端子(2)に接続さ
れる負荷(21)がランプ或いはソレノイド等の場合〔
その等価回路はインダクタンス(22)及び直列抵抗(
23)となる〕、図6の(a)に示すようにパワーMO
SFET(3)がOFFした瞬間、出力電圧VOUT
に負のサージ電圧が発生すると同時に負荷電流ILはO
FFする。このように負のサージ電圧が発生すると、パ
ワーMOSFET(3)のソース電位が下がりゲート電
位との差が大きくなって、パワーMOSFET(3)が
ONし電流が流れて誤動作する。そこで、上記パワーM
OSスイッチでは、パワーMOSFET(3)がOFF
した瞬間に発生した負のサージ電圧により、Nチャンネ
ル型MOSFET(20)のソース電圧も同時に負とな
るためNチャンネル型MOSFET(20)はONする
。このNチャンネル型MOSFET(20)のONによ
りパワーMOSFET(3)のゲートとソースを短絡し
てその誤動作を防止している。しかしながら、上記Nチ
ャンネル型MOSFET(20)のONによりパワーM
OSFET(3)のゲート電圧を下げようとするが、N
チャンネル型MOSFET(20)のゲートがGND端
子(18)に接続されているためにゲート電圧が接地電
圧にクランプされているため、Nチャンネル型MOSF
ET(20)のソース電位、即ち、出力端子(2)がN
チャンネル型MOSFET(20)のしきい値分負にな
るまでNチャンネル型MOSFET(20)はONしな
いため、パワーMOSFET(3)がONして誤動作す
る虞があった。また、上記パワーMOSFET(3)の
誤動作を防止するため、出力端子(2)にサージ吸収用
ダイオード(24)を接続するのが通常である。このサ
ージ吸収用ダイオード(24)があると、図6の(b)
に示すように負のサージ電圧はダイオード(24)の順
方向電圧にクランプされてサージ電圧の発生を防止する
ことができる。しかしながら、その時に流れるダイオー
ド(24)の電流IDが負荷(21)を駆動する電流と
して負荷(21)に戻され負荷電流ILとなって流れる
。この負荷電流ILはダイオード(24)の電流IDが
ゼロになるまで持続的に流れることとなり、その結果、
パワーMOSスイッチにおけるOFFの応答性が悪くな
るという問題があった。
案されたもので、その目的とするところは、簡便な手段
によりパワーMOSFETがOFFした瞬間での誤動作
をなくし且つ応答性も良好なパワーMOSスイッチを提
供することにある。
するため、ドレイン・ソースが給電端子と出力端子に夫
々接続され、ゲートが制御入力端子に接続されて主スイ
ッチング素子として機能するパワーMOSFETと、パ
ワーMOSFETのゲートと制御入力端子間に接続され
、スイッチON信号入力によりパワーMOSFETを十
分に飽和させるためにそのゲート電圧を電源電圧以上に
昇圧するチャージポンプ回路と、チャージポンプ回路の
入力端子とGND端子間に接続され、スイッチOFF信
号入力時、チャージポンプ回路の入力端子を接地する第
1の素子と、パワーMOSFETのゲートとGND端子
間に接続され、パワーMOSFETのON時、そのゲー
トに蓄えられた電荷を放電する第2の素子と、パワーM
OSFETのゲートとソース間に接続され、出力が接地
電位以下に振れた時、パワーMOSFETのゲートとソ
ースを短絡する第3の素子とを有するパワーMOSスイ
ッチにおいて、
2の素子の接地端子とGND端子間に各素子の接地端子
がアノード、GND端子がカソードとなるようにダイオ
ードを挿入したことである。
3の素子のコントロール端子を第1、第2の素子のコン
トロール端子に接続したことである。
1、第2の技術的手段を組み合わせて、上記第1、第2
の素子の接地端子とGND端子間に各素子の接地端子が
アノード、GND端子がカソードとなるようにダイオー
ドを挿入すると共に上記第3の素子のコントロール端子
を第1、第2の素子のコントロール端子に接続すること
が望ましい。
第1に、パワーMOSFETがOFFした瞬間、出力電
圧に負のサージ電圧が発生することによって第1、第2
の素子に寄生するダイオードにより電流が流れてパワー
MOSFETのゲートが接地電位にクランプされるのを
、第1、第2の素子の接地端子とGND端子間に各素子
の接地端子がアノード、GND端子がカソードとなるよ
うに挿入されたダイオードでもって阻止し、パワーMO
SFETのゲート電圧を十分に下げてパワーMOSFE
TのOFF状態を維持する。
第1、第2の素子のコントロール端子に接続したことに
より、パワーMOSFETがOFFした瞬間、第3の素
子のコントロール端子に入力される電圧をハイレベルに
して上記第3の素子を確実にONさせ、パワーMOSF
ETのゲート電圧を十分に下げてパワーMOSFETの
OFF状態を維持する。
とGND端子間に各素子の接地端子がアノード、GND
端子がカソードとなるようにダイオードを挿入すると共
に上記第3の素子のコントロール端子を第1、第2の素
子のコントロール端子に接続することにより、パワーM
OSFETのOFF状態をより一層確実に維持すること
ができて誤動作の防止及び応答性の向上が図れる。
を図1乃至図3を参照しながら説明する。尚、図4及び
図5に示すパワーMOSスイッチと同一部分には同一参
照符号を付して重複説明は省略する。
の素子の接地端子とGND端子間に各素子の接地端子が
アノード、GND端子がカソードとなるようにダイオー
ドを挿入したことである。具体的には、図1に示すよう
にチャージポンプ回路(5)の入力端子(9)とGND
端子(18)間に接続され、スイッチOFF信号入力時
、チャージポンプ回路(5)の入力端子(9)を接地す
る第1の素子、即ち、後段のインバータ回路(15)の
Nチャンネル型MOSFET(13)の接地端子である
ソースとGND端子(18)間にダイオード(25)を
挿入する。 この時、そのダイオード(25)のアノードをNチャン
ネル型MOSFET(13)のソースに、そのカソード
をGND端子(18)に接続する。また、パワーMOS
FET(3)のゲートとGND端子(18)間に接続さ
れ、パワーMOSFET(3)のON時、そのゲートに
蓄えられた電荷を放電する第2の素子、即ち、Nチャン
ネル型MOSFET(19)のソースとGND端子(1
8)間にダイオード(26)を挿入する。この時、その
ダイオード(26)のアノードをNチャンネル型MOS
FET(19)のソースに、そのカソードをGND端子
(18)に接続する。
)がOFFした瞬間、出力電圧に負のサージ電圧が発生
することによってNチャンネル型MOSFET(13)
(19)に寄生するダイオードにより電流が流れてパワ
ーMOSFET(3)のゲートが接地電位にクランプさ
れるのを、Nチャンネル型MOSFET(13)(19
)のソースとGND端子(18)間に挿入されたダイオ
ード(25)(26)でもって阻止し、パワーMOSF
ET(3)のゲート電圧を十分に下げてパワーMOSF
ET(3)のOFF状態を維持する。この場合、図4に
示す従来のパワーMOSスイッチのように出力端子(2
)にサージ吸収用ダイオード(24)を接続する必要は
ない。
ロール端子を第1、第2の素子のコントロール端子に接
続したことである。具体的には、図2に示すようにパワ
ーMOSFET(3)のゲートとソース間に接続され、
出力が接地電位以下に振れた時、パワーMOSFET(
3)のゲートとソースを短絡する第3の素子、即ち、N
チャンネル型MOSFET(20)のコントロール端子
であるゲートを、Nチャンネル型MOSFET(13)
(19)のゲートに接続する。
OFFした瞬間、Nチャンネル型MOSFET(13)
(19)のゲート電圧と共にNチャンネル型MOSFE
T(20)のゲート電圧もハイレベルにすることにより
、従来のパワーMOSスイッチにおいてNチャンネル型
MOSFET(20)のゲートがGND端子(18)に
接続されてそのゲート電圧が接地電位にクランプされて
いた場合〔図4参照〕よりも、Nチャンネル型MOSF
ET(20)を確実にONさせることができ、パワーM
OSFET(3)のゲート電圧を十分に下げてパワーM
OSFET(3)のOFF状態を維持できる。この場合
も、図4に示す従来のパワーMOSスイッチのように出
力端子(2)にサージ吸収用ダイオード(24)を接続
する必要はない。
の接地端子とGND端子間に各素子の接地端子がアノー
ド、GND端子がカソードとなるようにダイオードを挿
入すると共に上記第3の素子のコントロール端子を第1
、第2の素子のコントロール端子に接続することである
。具体的には上述した二つの技術的手段を組み合わせて
、図3に示すようにNチャンネル型MOSFET(13
)(19)のソースとGND端子(18)間にダイオー
ド(25)(26)を挿入すると共にNチャンネル型M
OSFET(20)のゲートをNチャンネル型MOSF
ET(13)(19)のゲートに接続する。
3)がOFFした瞬間に負のサージ電圧が発生しても、
上述したようにパワーMOSFET(3)のゲートが接
地電位にクランプされるのをダイオード(25)(26
)でもって阻止すると共に、Nチャンネル型MOSFE
T(13)(19)のゲート電圧と共にNチャンネル型
MOSFET(20)のゲート電圧もハイレベルにする
ことによりNチャンネル型MOSFET(20)を確実
にONさせることができる。その結果、パワーMOSF
ET(3)のゲート電圧を十分に下げてパワーMOSF
ET(3)のOFF状態をより一層確実に維持すること
ができる。尚、この場合も、図4に示す従来のパワーM
OSスイッチのように出力端子(2)にサージ吸収用ダ
イオード(24)を接続する必要はない。
れば、第1、第2の素子の接地端子とGND端子間に各
素子の接地端子がアノード、GND端子がカソードとな
るようにダイオードを挿入したり、或いは第3の素子の
コントロール端子を第1、第2の素子のコントロール端
子に接続したり、これらを組み合わせることにより、パ
ワーMOSFETがOFFした瞬間、出力電圧に負のサ
ージ電圧が発生してもパワーMOSFETのゲート電圧
を十分に下げてパワーMOSFETのOFF状態を維持
することができ、出力端子にサージ吸収用ダイオードを
接続する必要もないので、誤動作を確実に防止すること
ができると共に応答性の良好な実用的価値大なるパワー
MOSスイッチを提供できる。
を示す回路図
と図2のパワーMOSスイッチの特徴を組み合わせた実
施例を示す回路図
図5】図4のパワーMOSスイッチのチャージポンプ回
路の具体例を示す回路図
するための波形図
Claims (3)
- 【請求項1】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーMOSFET
と、パワーMOSFETのゲートと制御入力端子間に接
続され、スイッチON信号入力によりパワーMOSFE
Tを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とGND端子間に接続され、スイッチO
FF信号入力時、チャージポンプ回路の入力端子を接地
する第1の素子と、パワーMOSFETのゲートとGN
D端子間に接続され、パワーMOSFETのON時、そ
のゲートに蓄えられた電荷を放電する第2の素子と、パ
ワーMOSFETのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーMOSFETのゲー
トとソースを短絡する第3の素子とを有するパワーMO
Sスイッチにおいて、上記第1、第2の素子の接地端子
とGND端子間に各素子の接地端子がアノード、GND
端子がカソードとなるようにダイオードを挿入したこと
を特徴とするパワーMOSスイッチ。 - 【請求項2】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーMOSFET
と、パワーMOSFETのゲートと制御入力端子間に接
続され、スイッチON信号入力によりパワーMOSFE
Tを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とGND端子間に接続され、スイッチO
FF信号入力時、チャージポンプ回路の入力端子を接地
する第1の素子と、パワーMOSFETのゲートとGN
D端子間に接続され、パワーMOSFETのON時、そ
のゲートに蓄えられた電荷を放電する第2の素子と、パ
ワーMOSFETのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーMOSFETのゲー
トとソースを短絡する第3の素子とを有するパワーMO
Sスイッチにおいて、上記第3の素子のコントロール端
子を第1、第2の素子のコントロール端子に接続したこ
とを特徴とするパワーMOSスイッチ。 - 【請求項3】 ドレイン・ソースが給電端子と出力端
子に夫々接続され、ゲートが制御入力端子に接続されて
主スイッチング素子として機能するパワーMOSFET
と、パワーMOSFETのゲートと制御入力端子間に接
続され、スイッチON信号入力によりパワーMOSFE
Tを十分に飽和させるためにそのゲート電圧を電源電圧
以上に昇圧するチャージポンプ回路と、チャージポンプ
回路の入力端子とGND端子間に接続され、スイッチO
FF信号入力時、チャージポンプ回路の入力端子を接地
する第1の素子と、パワーMOSFETのゲートとGN
D端子間に接続され、パワーMOSFETのON時、そ
のゲートに蓄えられた電荷を放電する第2の素子と、パ
ワーMOSFETのゲートとソース間に接続され、出力
が接地電位以下に振れた時、パワーMOSFETのゲー
トとソースを短絡する第3の素子とを有するパワーMO
Sスイッチにおいて、上記第1、第2の素子の接地端子
とGND端子間に各素子の接地端子がアノード、GND
端子がカソードとなるようにダイオードを挿入すると共
に上記第3の素子のコントロール端子を第1、第2の素
子のコントロール端子に接続したことを特徴とするパワ
ーMOSスイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーmosスイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3014871A JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーmosスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04241511A true JPH04241511A (ja) | 1992-08-28 |
JPH0770981B2 JPH0770981B2 (ja) | 1995-07-31 |
Family
ID=11873084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3014871A Expired - Fee Related JPH0770981B2 (ja) | 1991-01-14 | 1991-01-14 | パワーmosスイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770981B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278719A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 |
US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
CN117930732A (zh) * | 2024-03-22 | 2024-04-26 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
-
1991
- 1991-01-14 JP JP3014871A patent/JPH0770981B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157813A (ja) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | ハイサイド・スイッチ駆動回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
EP2665186A2 (en) | 2003-08-27 | 2013-11-20 | Denso Corporation | Electronic control apparatus for controlling driving of load by mos fets |
JP2010278719A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 信号処理装置、フロントエンド回路、信号処理装置におけるスイッチ切替制御方法、フロントエンド回路におけるスイッチ切替制御方法 |
US8896760B2 (en) | 2009-05-28 | 2014-11-25 | Sony Corporation | Signal processing device and signal processing method |
US9432609B2 (en) | 2009-05-28 | 2016-08-30 | Sony Corporation | Signal processing device and signal processing method |
CN117930732A (zh) * | 2024-03-22 | 2024-04-26 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
CN117930732B (zh) * | 2024-03-22 | 2024-06-11 | 江苏展芯半导体技术股份有限公司 | 一种mct型开关的控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0770981B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
KR900006538B1 (ko) | 전계효과 트랜지스터용 무변압기 구동회로 | |
US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
US20040264084A1 (en) | Polarity protection implemented with a mosfet | |
US8059437B2 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
US5172018A (en) | Current control device particularly for power circuits in mos technology | |
JPH0769749B2 (ja) | 直流電源回路 | |
JP3528854B2 (ja) | 電力mosトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
US5770967A (en) | Device and method for controlling a power switch | |
JPH07111448A (ja) | インタフェース回路及びこれを具える電圧上昇回路 | |
JPH04241511A (ja) | パワーmosスイッチ | |
US6229339B1 (en) | Circuit for driving switching element | |
CN112952762B (zh) | 短路确定设备 | |
KR100745857B1 (ko) | 전자 회로 | |
US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
JP5226474B2 (ja) | 半導体出力回路 | |
US20230163727A1 (en) | Circuit chip with power supply noise rejection | |
JP2000152606A (ja) | 制御回路 | |
EP0533354A1 (en) | Driver circuit | |
US20230421153A1 (en) | Semiconductor integrated circuit | |
US6556055B2 (en) | Drive circuit for controlled edge power elements | |
JPH10233661A (ja) | レベルシフト回路 | |
CN114050713A (zh) | 高压集成电路中的自举电路及充电方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |