JPH04194895A

JPH04194895A - 液晶ディスプレイの映像出力回路

Info

Publication number: JPH04194895A
Application number: JP31874290A
Authority: JP
Inventors: Yoshiharu Sakai; 堺　芳晴
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-11-22
Filing date: 1990-11-22
Publication date: 1992-07-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えば水平方向の画素数が多いため水平方
向に複数チャネルに分割して駆動する液晶ディスプレイ
の映像出力回路に関する。

［従来の技術］第３図は、水平方向に複数チャネルに分割して駆動する
例を示している。本例は水平方向に３分割したものであ
る。

同図において、　１は液晶パネル、２ａ〜２Ｃはチャネ
ル１〜チヤネル３（ＣＨＩ〜ＣＨ３）のソースドライバ
、　３はソースライン、４はゲートドライバ、　５はゲ
ートラインである。ソースドライバ２ａ〜２Ｃには、そ
れぞれチャネル１〜チヤネル３の映像出力回路（第３図
には図示せず）より出力される映像信号Ｓａ〜Ｓｃが供
給される。

ところで、分割の数は液晶パネルの水平方向の画素数と
水平周波数およびソースドライバの動作周波数によって
決まる。

例えば、液晶パネルの水平方向の画素数が１０００、水
平周波数３３．５ｋＨｚの場合、ブランキング期間等の
考慮を外して計算すると、ソースドライバの動作周波数
は３３．　５Ｍ）ｌｚとなり非常な高速化が必要となる
。これに対して３分割すると、ソースドライバ２ａ〜２
Ｃの動作速度は１０ＭＨｚ強でよく、技術的にも問題が
なくなる。

しかしながら、このような構成をとる場合、映像出力回
路は各チャネルのソースドライバ２ａ〜２ｃごとに必要
となる。このとき、各映像出力回路の特性に差があり出
力レベルが異なる場合、それは表示画像の明暗の差とな
って画面に表れる。

これを改善するため、従来第４図に示されるような映像
出力回路が提案されている。

同図において、６ａ〜６Ｃは、それぞれソースドライバ
２ａ〜２ｃ（第３図に図示）に対応するチャネル１〜チ
ヤネル３の映像出力回路である。

この出力回路６ａ〜６ｃ’＼の入力信号は、それぞれ切
換スイッチ７ａ〜７Ｃてもって切り換えられる。これら
切換スイ・ノチ７ａ〜７Ｃの切り換えは、スイッチ切換
回路１２によって制御される。

このスイッチ切換回路１２には、タイミング基準信号と
して水平同期信号Ｈ５ｙｎｃおよび垂直同期信号Ｖ　５
ｙｎｃが供給される。

この場合、映像期間中は、切換スイッチ７ａ〜７ｃはｂ
側に接続される。これにより、映像信号Ｓａ〜Ｓｃが出
力回路６ａ〜６Ｃを介してソースドライバ２８〜２Ｃに
供給され、液晶が駆動される。才だ、垂直帰線期間にな
ると、切換スイ・ソチ７ａ〜７ｃはａ側に接続され、予
め形成された一定の基準信号が出力回路６ａ〜６Ｃに入
力され、この出力回路６ａ〜６Ｃより出力される。

また、出力回路６ａ〜６Ｃの出力信号は、それぞれ切換
スイ・ツチ８のａ側、ｂ側およびＣ側の固定端子に供給
される。この切換スイッチ８は、スイッチ切換回路１２
によって、例えば１垂直期間毎に順次接続が切り換えら
れる。この切換スイッチ８の出力信号は計測用のＡ／Ｄ
コンバータ９でディジタルデータに変換された後、ＣＰ
ＬＩＩＯに供給される。

このＣＰＵｌ０には、上述した垂直帰線期間にＡ　／　
Ｄコンバータ９より出力される計測データが読み込すれ
る。ＣＰＵｌ０では、その計測データが適正かどうか判
断される。すなわち、チャネル間の差をなくすために予
め設定された基準データと比較される。計測データが基
準データと差がある場合には、計測データが基準データ
に近付くようにＣＰＬＩ　１０より補正データが出力さ
れ、これが補正用Ｄ　２．／　Ａコンバータｌｌａ〜ｌ
ｌｃでアナログ信号に変換され、それぞれ出力回路６ａ
〜６Ｃに出力レベルを制御する補正信号として供給され
る。ここで、切換スイッチ８がａ側、　ｂ側およびＣ側
に接続される場合、それぞれＣＰＵ　１０からの補正デ
ータはＤ　／　Ａコンバータｌｌミル１１Ｃに供給され
る。

これにより出力回ｉｌｌ　６　ａ〜６Ｃの出力レベルが
基準値に近くなるように動作し、結果的にチャネル１〜
チヤネル３の映像信号出力レベルに偏差がなくなる。

この場合の補正の方法は、ＣＰＵｌ０のソフトウェアに
依存することになる。例えば、ある時点の計測データが
基準データに対して大きくずれているような場合、ＣＰ
Ｕｌ０がその計測データに基づいて補正データを出力す
ると、この補正データによって映像信号の出力レベルが
大きく変動する。

これは実際にそれだけ変動していれば、すみやかに補正
できるため、−見理想的に７芒、えるが、短かい時間、
仮に１垂直期間毎に１チヤネルの補正を行うものとする
と、前回の補正が終了して次回の補正までは３垂直期間
となり、　１／２０秒である（１垂直期間が１／６０秒
）。このような短い時間にレベルが大きく変動すること
は考えにくく、Ａ　、／　Ｄコンバータ９が一過性のノ
イズによって計測ミスを起したと考えるのが自然である
。このような計測データに対して忠実に大きな補正を行
ったとすると画面は不安定な状態となる。

このような弊害を避けるために、通常、計測データが基
準データに対して大きければ、補正データは現在の補正
データより１ビツトあるいは２ビット程度下げるように
出力される。このようにすれば、一過性の計測ミスに対
しても過敏な反応を示さないため、上述したような問題
は発生しない。

［発明が解決しようとする課題］このように第４図例における補正は、ＣＰＵ１０のソフ
トウェアに依存する。そのため、ソフトウェア開発が不
可欠であり、これが開発効率の向上やコストダウン等の
妨げとなっている。

そこで、この発明では、開発効率の向上やコストダウン
等を図ることを目的とする。

［課題を解決するための手段］この発明は、水平方向に複数チャネルに分割して駆動す
る液晶ディスプレイの映像出力回路において、複数チャ
ネルの映像出力回路より基準信号が出力される毎に隣合
う２つのチャネルの出力レベルを比較する比較回路と、
複数チャネルの映像出力回路にそれぞれ対応して設けら
れ、比較回路の比較結果に応じてカウント方向が決定さ
れると共にカウントが１つ進められる複数個のアップタ
ウンカウンタとを備える。そして、複数個のアップダウ
ンカウンタのカウント出力に応じてそれぞれ複数チャネ
ルの映像出力回路の出力レベルが制御される。

［作　用］上述構成においては、隣合う２つのチャネルの出力レベ
ルが異なる場合、対応するチャネルのアップタウンカウ
ンタが力′ウントア・ツブあるいはカウントダウンされ
、対応する２つのチャネルの映像出力回路の出力レベル
が近付くように制御される。このように２チヤネル毎の
出力レベルの制御が順次行なわれるため、結果的に複数
の［Ｐｌ！像出力回路の出力レベルが近付くように制御
されることになる。

［実　施　例］以下、第１図を参照しながら、この発明の一実腋例につ
いて説明する。この第１図において、第３図を対応する
部分には同一符号を付し、その詳細説明は省略する。

本例において、映像出力回路６１．６２および６３の出
力信号は、それぞれ切換スイッチ１４のａ側、ｂ側およ
びａ側の固定端子に供給されると共に、切換スイッチ１
５のａ側、ｂ側およびａ側の固定端子に接続される。こ
れら切換スイッチ１４、１５の切り換えはスイッチ切換
回路１２によって制御され、例えば１垂直期間毎にａ側
、ｂ側およびａ側に順次繰り返し接続される。

また、切換スイッチ１４、１５の出力信号Ｅ１、Ｅ２は
アナログ比較器１６に供給されて比較される。この、比
較器１６からは、Ｅｌ＞Ｅ２であるときには低レベル“
０°°の信号が出力され、一方Ｅ１くＥ２であるときに
は高レベル“°１゛′の信号が出力される。

この比較器１６の出力信号は、アップダウンカウンタ１
７ａ〜１７ｃのアップダウン端子ｕ　／　ｄに供給され
る。これらカウンタ１７ａ〜１７ｃは、アップダウン端
子ｕ　、／　ｄに高レベル°゛１′′の信号が供給され
るときにはカウントアツプの状態となり、一方低レベル
°゛０″の信号が供給されるときにはカウントダウンの
状態となる。これらカウンタ１７ａ〜１７ｃのクロック
端子ＣＬＫには、カウンタクロック回路１８より垂直帰
線期間に１個のクロックが供給される。この場合、切換
スイッチ１４．１５がａ側、ｂ（ｌｌ！ｌおよびａ側に
接続されているとき、それぞれカウンタ１７ａ、　１７
ｂおよび１７ｃのクロック端子ＣＬＫにのみ供給される
。なお、カウンタクロック回Ｆ８１８には、同期信号Ｈ
５ｙｎｃ、Ｖ　５ｙｎｃがタイミング基準信号として供
給される。また、カウンタ１７ａ〜１７ｃには、電源の
投入時にはプリセットデータ（例えばカウント出力の中
間値）がプリセットされる。８ビツトの場合を考えると
、中間値である８０Ｈがプリセットされる。

また、カウンタ１７ａ〜１７ｃのカウント出力は、それ
ぞれＤ／Ａコンバータ１１ａ〜１１Ｃでアナログ信号に
変換されて補正信号として出力回路６ａ〜６Ｃに供給さ
れる。

本例は以上のように構成され、その他は第３図例と同様
に構成される。

垂直帰線期間となると、切換スイッチ７ａ〜７Ｃがａ側
に接続され、予め形成された一定の基準信号が出力回路
６ａ〜６Ｃに入力される。

ます、切換スイッチ１４、１５がａ側に接続される第１
の帰線期間ＢＬＫＩ（第２図Ａ参照）では、切換スイッ
チ１４の出力信号Ｅ１は出力回路６ａより出力される基
準信号となり、一方切換スイッチ１５の出力信号Ｅ２は
出力回路６ｂより出力される基準信号となる。比較器１
６からは、′・Ｅｌ〉Ｅ２であるときには低レベル゛′
０パの信号が出力され、逆にＥｌ＜Ｅ２であるときには
高レベル゛１゛°の信号が出力される。そして、この第
１の帰線期ｆｍＢＬＫ１では、カウンタクロック回路１
８よりカウンタ１７ａのクロック端子ＣＬＫにクロック
、正確にはクロックの立ち下がりが供給され（第２図Ｂ
に図示）、カウンタ１７ａのカウントが１つ進められる
。

この場合、出力回路６ａの出力レベルが出力回路６ｂの
それより大きく、Ｅｌ＞Ｅ２であるときには、カウンタ
１７ａのアップダウン端子ｕ　／　ｄには低トベル゛Ｏ
パの信号が供給されでおり、このカウンタ１７ａがカウ
ントダウン状態となっているので、クロック端子ＣＬＫ
に供給されるクロックのタイミングで「１．たけカウン
トダウンされる。そのため、カウンタ１７ａのカウント
出力が「１」だけ小さくなり、Ｄ　、′Ａコンバータ１
１ａより出力回路６ａに供給される補正信号が小さくな
り、出力回路６ａの出力レベルが小さくなる方向に制御
される。これにより、出力回路６ａの出力レベルが出力
回路６ｂの出力レベルに近付くように制御される。

一方、出力回路６ａの出力レベルが出力回路６ｂのそれ
より小さく、Ｅ　１　＜　Ｅ、　２であるときには、カ
ウンタ１７ａのアップダウン端子ｕ、’ｄには高レベル
“°１°°の信号が供給されており、このカウンタ１７
ａがカウントアツプ状態となっているので、クロック端
子ＣＬＫに供給されるクロックのタイミングで「１」だ
けカウントア・ツブされる。

そのため、カウンタ１７ａのカウント出力が「１」だけ
大きくなり、Ｄ　、／　Ａコンバータｌｌ＆より出力＠
Ｉａ６ａに供給される補正信号が大きくなり、出力回路
６ａの出力レベルが大きくなる方向に制御される。これ
により、出力回路６ａの出力レベルが出力回路６ｂの出
力レベルに近付くように制御される。

次に、切換スイッチ１４、１５がｂ側に接続される第２
の帰線期間ＢＬＫ２（第２図Ａ参照）では、切換スイッ
チ１４の出力信号Ｅ１は出力回路６ｂより出力される基
準信号となり、一方切換スイッチ１５の出力信号Ｅ２は
出力回路６ｃより出力される基準信号となる。比較器１
６からは、Ｅｌ〉Ｅ２であるときには低レベル“′０°
゛の信号が出力され、逆にＥｌ＜Ｅ２であるときには高
レベル”　１　”の信号が出力される。そして、この第
２の帰線期間ＢＬＫ２では、カウンタクロック回路１８
よりカウンタ１７ｂのクロック端子ＣＬＫにクロック、
正確にはクロックの立ち下がりが供給され（第２図Ｃに
図示ン、カウンタ１７ｂのカウントが１つ進められる。

カウンタ１７ｂの動作は上述したカウンタ１７ａにおけ
ると同様であり、説明は省略するが、この第２の帰線期
間ＢＬＫ２では、出力回路６ｂの出力レベルが出力図ｎ
　６　ｃの出力レベルに近付くように制御される。

次に、切換スイッチ１４、１５がａ側に接続される第３
の（！線期間ＢＬＫ３　（第２図Ａ参照）では、切換ス
イッチ１４の出力信号Ｅｌは出力回路６ｃより出力され
る基準信号となり、一方切換スイッチ１５の出力信号Ｅ
２は出力回路６ａより出力される基準信号となる。比較
器１６からは、Ｅｌ〉Ｅ２であるときには低レベル″０
“の信号が出力され、逆にＥｌ＜Ｅ２であるときには高
レベル°′１゛′の信号が出力される。そして、この第
２の帰線期間ＢＬＫ３では、カウンタクロック回路１８
よりカウンタ１７ｃのクロック端子ＣＬＫにクロック、
正確にはクロックの立ち下がりが供給され（第２図りに
図示）、カウンタ１７ｃのカウントが１つ進められる。

カウンタ１７ｃの動作は上述したカウンタ１７ａにおけ
ると同様であり、説明は省略するが、この第３の＋！線
期間ＢＬＫ３では、出力回路６Ｃの出力レベルが出力回
路６ａの出力レベルに近付くように制御される。

以下の各帰線期間では、上述した第１〜第３の帰練期Ｏ
Ｂ　Ｌ　Ｋ　１〜ＢＬＫ：３の動作が繰り返し行なわれ
る。

このように１垂直期間毎に隣合うチャネルの出力回路［
６ａと６ｂ二　［６ｂと６ｃ］、　［６ｃと６ａ］の出
力レベルが近付くように制御されるので、結果的に全て
のチャネルの出力回路６ａ〜６ｃの出力レベルが近付く
ように制御されることになる。

なお、各帰線期間に挟まれる映像期間中には、切換スイ
ッチ７ａ〜７Ｃがｂ側に接続され、　出力回路６ａ〜６
Ｃに映像信号が入力される。この場合、比較器１６の出
力信号の状態は映像信号により不定となるが、カウンタ
１７ａ〜１７ｃにはクロックが供給されないため影響は
ない、本例によれば、比較器１６、カウンタ１７ａ〜１
７ｃ等を用いて出力回路６ａ〜６Ｃの出力レベルの偏差
が補正されるものであり、従来のようにＣＰｔＪｌｏを
用いるものでなく、開発効率の向上およびコストダウン
等を図ることができる。

また、従来のような計測用Ａ　、／　Ｄコンバータ９、
ＣＰＵｌ０による処理等を考えると、　１補正動作に数
１０μｓｅｃの時間がゼ・要であり、従来のような補正
動作は垂直期間でしか行なえない。しかし、本例では切
換スイ・ソチ１４、１５の切換時間、比較器１６のレス
ポンス等を考慮しても、ｎ５ｅＣのオーダーで補正可能
である。したがって、上述実施例とは異なり、　１水平
期間毎に補正することもでき、従来より精度のよい補正
をすることができる８なお、上述実施例においては、水平方向に３チヤネルに
分割した例であるが、分割数はこれに限定されるもので
ないことは勿論である。

「発明の効果」辺上説明したように、この発明によれば、比較器、アッ
プダラシカウンタ等が使用され、これにより２チヤネル
毎の出力レベルの制御が順次行なわれ、結果的に複数の
映像出力回路の出力レベルが近付くように制御される。

したがって、従来のようにＣＰＵを用いるものでなく、
開発効率の向上およびコストダウン等を図ることができ
る。また、ＣＰＵを用いるものに比べて１補正動作の処
理時間が短かいため、補正動作の周期を短く、例えば１
水平期間毎に行なうことができ、より精度のよい補正を
することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２１２Ｉ
はその動作説明のための図、第３図は水平方向にチャネ
ル分割して駆動する液晶ディスプレイの概略を示す図、
第４図は従来例の構成図である。１−・・液晶パネル２ａ〜２ｃ　　　ソースドライバ６ａ〜６ｃ　　　１１！像出力回路７ａ〜７ｃ、　　１４．　１５・　　切換スイッチ１１ａ〜１１ｃ・　　補正用Ｄ／Ａコンバータ１２　　
　スイッチ切換回路１６・　　アナログ比較器１７ａ〜１７ｃ　　　　ア・ツブダウンカウンタ１８　
　　カウンタクロ・γり回ｎｖＩ許出願人　　シャ　−プ株式会社代　理　人　　　弁理士　梅　１）　　勝（他２名）［
す突施伊ｊの動作説明第２図木平乃向に子賃委文、チャネルに介Ｗルで・駄雫力第３
図

Claims

【特許請求の範囲】

（１）水平方向に複数チャネルに分割して駆動する液晶
ディスプレイの映像出力回路において、上記複数チャネ
ルの映像出力回路より基準信号が出力される毎に隣合う
２つのチャネルの出力レベルを比較する比較回路と、上記複数チャネルの映像出力回路にそれぞれ対応して設
けられ、上記比較回路の比較結果に応じてカウント方向
が決定されると共にカウントが１つ進められる複数個の
アップダウンカウンタとを備え、上記複数個のアップダウンカウンタのカウント出力に応
じてそれぞれ上記複数チャネルの映像出力回路の出力レ
ベルが制御されることを特徴とする液晶ディスプレイの
映像出力回路。