JPH03503707A - 統計的にコード化されたデジタル・データを復号するシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 可変長コード化されたデータを復号 するための装置 この発明は可変長コード化されたデータをデコートするための回路に関するもの で、この可変長コードか、データと共に送られるパラメータによって規定される ものである。

デジタル・データ処理の分野における最近の進歩により、比較的に多量のデジタ ル・データを転送したり処理したりてきるシステムに対する要求が発生した。し かし、このデータを、たとえば標準の電話線を介して能率良く伝送したり或いは 比較的小さなメモリに能率的に記憶させることかできるように、圧縮することも 必要である。

比較的多量のデータを転送し処理することか必要なデジタル・データ処理システ ムの一例は、ビデオ信号処理システムである。たとえば、各線か２５６個の８ビ ツト・ピクセル値を含んでいる２４０本の線から成る画像を生成するシステムで は、各画像フレーム烏り６１４４０バイトを必要とする。表示速度を毎秒３０フ レームとすると、このシステムのデータ率は毎秒１，８４３．ＺＯＯバイトであ る。

ビデオ信号処理システムにおける１フレーム当りのバイト数は、そのデータをコ ート化することによりて減少てきることは周知である。ビデオ・データのコート 化システムは、たとえばここに引用する米国特許第４，１２５，８６１号「ビデ オ信号のコート化法」に開示されている。この米国特許に開示されているシステ ムては、先ず差分（Ｄｉｆｆｅｒｅｎｔｉａｌ）パルスコード変調（ＤＰＣＭ） 技法を利用して、ビデオ・データを圧縮し、次に、統計的により高頻度で生じる データ値には短いコードワードを割当て発生頻度があまり高くないデータ値によ り長いコードワードを割当てる形式の可変長コードを使フてコート化している。

この出願では、上記の形式のコード化を統計的コート化と呼ぶ。

データを統計的にコード化する一つの方法は、ハフマン・コードの様な適切な可 変長コードを使用することである。このコードを使用するには、伝送すべきデー タに発生頻度の最も高いものから最も低いものへと順番をっけ、たとえばここで 引用する図書エイブラムソン（Ｎ、Ａｂｒａｍｓｏｎ）氏著「情報論理とコート 化（Ｉｎｆｏｒｍａｔｉｏｎ　ＴｈｅｏｒｙＡｎｄ　Ｃｏｄｉｎｇ）　Ｊマグロ ウヒル社１９６３年発行の第７７〜８５頁に記載されているアルゴリズムを使用 してハフマン・コートを発生させる。この方法を使用するときには、データ値と コート値の間の対応を与えるテーブルをコート化されたデータと共に伝送して、 データの復号システムかそのコートワードを対応するデータ値に翻訳できるよう にする。コート化されたデータと共にこの翻訳テーブルを伝送または記憶せねば ならぬというこの余分な手間は、比較的小量のデータしか伝送または記憶しない 場合にはこのコート化技法を非実用的なものにしてしまう。

５　　データを統計的にコード化する第２の方法は、所定のアルゴリズムに従ワ てデータを処理して、既知の分布に大体近似して統計的に値か分布しているデー タを得ることである０次いでこのデータは、既知の分布に合わせたコードを使っ てコート化し、伝送し、上記のデータコート化に使用したテーブルとは逆の固定 テーブルを使って復号する。

上記した米国特許第４１２５８６１号はこの様な形式のシステムに間するものあ る。この米国特許に記載されているシステムを使って行なわれるＤＰＣＭ処理に よると、０値にピークを有しこのピークの両側に大体指数的な形で分布する値を 有するデータを生成する。このデータは、次に、読取り専用メモリ（ＲＯＭ）に 記憶されているプリセット・テーブルを使って統計的にコート化される。

続いてこのデータは受＠機に伝送され、そこでＲＯＭに記憶されている逆テーブ ルを使ってデータか復号され上述した形式のシステムは、入力データを大きく圧 縮するか、この圧縮されたデータと共に翻訳チーフルを伝送する必要か無いとい う利点を有する。しかし、この形式のシステムには、達成てきる圧縮のレベルか 、より高度の統計的コート化法を使用して得られるもの程に望ましいものとなら ないという不利もある。

データのコード化および復号システムとして、種々の統計的パターンを呈しかつ コート化されたデータと共に広範な翻訳テーブルを供給する必要のない、能率的 なデータコート化を行ない得るようなものを実現できれば有利である。

発明の１！要 この発明は、統計的コードを記述する複数のパラメータ値を含んでいる統計的に コード化されたデータを復号する回路に実施される。この回路は、パラメータ値 を保持するメモリと、コード化データに応答して、パラメータ値をコート化デー タから引出された値と選択的に組合わせて復号されたデータ（復号データ）を生 成する回路とを含んでいる。

図面の概略説明 第１図はこの発明の適用したビデオ信号処理システムのブロック図である。

第２図、第３Ａ図、第３Ｂ図および第３Ｃ図は第１図に示したビデオ信号圧縮器 ２０の動作説明に利用する値のリストおよび図である。

第４Ａ図と第４Ｂ図は、第１図に示す圧縮されたビデオ信号のプロセッサ３０の 動作説明に利用できるＡＬＧＯＬ６０コンピュータ・プログラム言語て記述した コンピュータ・プログラムである。

第５Ａ図、第５Ｂ図、第５Ｃ図および第５Ｄ図は、第１図に示す圧縮された信号 プロセッサ３０の動作説明に有用な値のリストおよび図である。

第６Ａ図と第６Ｂ図は第１図に示す統計的エンコーダ４０の動作説明に有用な、 ＡＬＧＯＬＩｉＯコンピュータ・プログラム言語て記述したコンピュータ・プロ グラムてあ第７図は第１図に示す統計的デコーダ５０として使用するに適した回 路のブロック図である。

第８図は第７図に示す統計的デコーダ回路の動作説明に有用なタイミング図であ る。

詳細な説明 以下、この発明をデジタル・ビデオ信号処理システムに関連して説明する。しか し、ここで説明する技術はビデオ信号以外の形式のデータにも適用できるもので あ図において、幅の広い矢印は複数ビット並列デジタル信号を伝送するブスを、 また線状矢印はアナログ信号または単一ビット・デジタル信号を伝送する接続を 表わすシのである。装置の処理速度に応じて信号路のあるものでは補償用の遅延 を必要とする。デジタル信号処理回路設計の専門家にとっては、与えられたシス テムの中でその様な遅延かどこに必要であるかは判っている筈であ第１図は、こ の発明の実施例を含んだビデオ信号処理システムのブロック図である。第１図に おいて、たとえばビデオカメラであるようなビデオ信号源ｌＯはビデオ信号圧縮 器２０にデジタル化された（以下、デジタル化という）ビデオ信号を供給する。

圧縮器２０は、印加されたビデオ・データを任意のビデオ圧縮技法を用いて処理 する。この後に、２つの技法すなわち差分パルスコート変、３１　（ＤＰＣＭ） アルゴリズムと２進トリー・スプリット・フィル・アルゴリズムを説明する。圧 縮器２０によって生成された圧縮された（以下、圧縮という）ビデオ信号はプロ セッサ３０に供給され、プロセッサ３０は、この圧縮データを、特に統計的エン コーダ４０によりコート化するに適した形に変形する。

統計的エンコーダ４０は、この変形データを処理して、このデータの効率的なコ ートを発生させ次いてそれをコート化する。コード化された（コード化という） 変形データは伝送線４５を通して統計的デコーダ５０に伝送する。

伝送線４５は、たとえば、エンコーダ４０とデコーダ５０間を結ぶビット直列形 接続でよい。

統計的エンコーダ４０によって統計的デコーダに伝送されたデータは、そのデー タをコート化するのに使用した、特定コートを決定いする１組のパラメータを含 んでいる。これらのパラメータは、以下説明するように、データの復号を行なう ためにデコーダ５０か使用するものである。統計的デコーダ５０によって生成さ れた。この復号された（以下、復号という）データはビデオ信号プロセッサ５０ に印加され１表示装置７０に印加されたとき信号源１０から供給された原信号に よって表わされる画像を再生する信号に変換される。

上記の概略説明は、第１図に示されたシステムのより詳細な説明の背景をなすも のである。第１図において、ビデオ信号圧縮器２０、圧縮信号プロセッサ３ｏお よび統計的エンコーダ４０は、共通のデータ・メモリ３５を共用する個別のプロ グラムされたマイクロプロセッサとして、或いはメモリ３５をデータ保持用にお よび１つのマイクロプロセッサをプロセッサ２０．３０および４０の各一つとし て働くように順番に変えてコード化ビデオ信号を生成させるプログラムの保持用 に使用する単一のマイクロプロセッサとして、構成することができる。

第２図は、第１図に示す圧縮器２０によって、一連の入カピクセル値ＤＰＣＭコ ート化する一例を示している。

この発明のこの実施例で使用するＤＰＣＭコード化法は、前記米国特許第４，１ ２５，８６１号で使用している基本的な技法と同じである。ｍ単に言えば、各コ ード値は供給されたピクセル値とそれ以前の全コード値の総和との間の差である 。第２図ては、信号源ＩＯからの１６個のピクセル値からたとえば４Ｘ４の画像 ２１０が作られる。これらのビクセル値は、上記の方法を使ってコード化されて 第２図に示すＤＰＣＭ圧縮データを生成する。

画像を８ビツトの２進値のシーケンスとして表わし得るようにするため、この実 施例におけるＤＰＣＭの最大値は＋１２７であり、最小値は−１２７である。こ の様な限定によって得られる結果はＤＰＣＭ圧縮データの最初の２サンプリンタ 値に示されている。最初のどクセル値は１２７に制限され、第２のピクセル値は １２７に加算するとビクセル値１４１になるような増分である。この発明のこの 実施例で使用しているアルゴリズムは８ビツトのピクセル値を採用しているか、 より多数または少数のビットを用いてビクセル値を表わすこともできる。

多数のビデオ画像から生成したＤＰＣＭコート化データを解析した結果、ＤＰＣ Ｍコード化ビデオ・データは一般にラプラスの統計的分布に従っていることを、 本発明者は見出した。この分布形式は、零の点にピークがあり、零よりも大およ び小の値がそれぞれその値の大きさの負の指数関数に近似した統計的分布になっ ているものである。

第３Ａ図、第３Ｂ図および第３Ｃ図は、２進スプリツト・フィル（ｂｉｎａｒｙ 　５ｐｌｉｔ　ａｎｄ　ｆｉｌｌ）と名付けられたコード化法の概要を示してい る。一般的に下記されたアルゴリズムはビデオ信号圧縮器２０によって実行され る。第１ステツプとしては、単一のビデオ・フレームを表わすピクセル・データ がプロセッサ２０によってメモリ３５中に記憶される。このデータは、たとえば ４列４行の矩形マトリクスとしてａ成されている。この画像マトリクスは第３Ａ 図の矩形３１０で表わされている。

この単純化した実例におけるビデオ画像３１０は上述した画像２１０と同じもの である。この画像はピクセルか一様なプレイ・レベルを持つものとされ（たとえ ば、とり得る２５５　（１のグレイ・レベルの範囲の中の、それぞれ１４１　、 １２］　、　９０および９８）４個の領域（３１２、３１４，３１６および３１ ８）て構成されている。この画像のとクセル値の分布は代表的なものではない、 それは、分解された各領域にフィル値が与えられるような画像の簡単な２進トリ ー分解と、どの様にこの分解を効率的にコート化できるかを例示することを目的 としているからである。

より一般的なケースとしては、このフィル（すなわち、領域のピクセル値を表わ すコード）は、たとえばＡ、ｌ＋８、＋Ｃという様な多項式で表わすことかでき る。この式で、係数Ａは水平（ｘ）方向の傾斜すなわち輝度勾配を表わし、Ｂは 垂直（ｙ）方向の勾配を表わし、またＣは定数すなわち領域全体を通じての一様 な輝度を表わしている。第３Ａ図の例ては、フィルの多項式ＡＸ　＋Ｂ、＋Ｃ中 の係数ＡとＢはどちらも零である。

２進トリー分解は、１つの領域を２分し、次にできればその各半部を、生成され たサブ領域を充分に表わすフィル（Ｆ　Ｉ　ＬＬ）値が見出されるまて２分する ことによって行なわれる。

この例では、第３Ａ図に５ＰＬＩＴＩと付記した最初の分割（スプリット）で画 像３１０を相等しい２つの半部かできるように水平方向に分割する。上半部３１ ２は単一の値１４１て充分にコート化することができるが、下半部は更に分解す ることか必要である。垂直方向の分割５ＰＬＩＴ２により１画像の下半部を相等 しい２つの領域に分割する。その右半部は値＋１２によフて充分にコート化する ことかできるので、それ以上分割する必要はないか、左半部は更に水平方向の分 割５ＰＬＩＴ３を行なって、それぞれ値９０と９８によって充分に表わすことが 可能な２つの領域３１６と３１８を作ることが必要である。

第３Ｂ図と第３Ｃ図は第３Ａ図に示された画像の２進スプリツト・フィル表示の デジタル・コード化を示している。第３Ｅ図に示された倒立トリー状構造は画像 ３１０の連続する順次分割を示している。この構造は、末端節点でない各節点が ２つの分枝を形成するように分れているので、２進トリーと呼ぶ、このトリーの ＴＲ部節点は全画像３１０を表わしている。１つの領域が分割される度に２つの 節点が新たに形成される。トリーの末端節点（すなわち、分校を持）ていないも の）はその領域のフィル値でコード化されている。

第３Ｃ１７は、第３Ｂ図に示すトリー構造を表わすデータ値のアレイである。こ のアレイは、この２進トリーの７個の節点とストップ・タイプ値を含む１つの節 点に対応する８列で構成され、各列はその節点を表わす４個のパラメータ（行） を持っている。第１のパラメータＴＹＰＥは、その節点か水平ター（−１）、フ ィル（０）またはストップ（２）節点であることを表わす、ストップ節点は画像 との対応か無い。これは、このアレイを使用するプログラムに対して最後の節点 の処理が済んだことを示す表示記号として供給される。第２のパラメータＶＡＬ ＵＥは、すべてのフィル節点についてはその節点の値を１分割節点に対しては零 を保持する。最後の２つのパラメータ、ＬＥＦＴとＲＩ　ＧＨＴは、アレイ中の 各入口に対する指標で、水平または垂直の分割動作に関係してそれぞれ左および 右の節点を表わすものである。フィル節点のパラメータＬＥＦＴおよびＲＩ　Ｇ ＨＴの値は零である。

これらのパラメータＬＥＦＴおよびＲＩＧＨＴの値は第３Ｃ図の最も左側の行の 数字に対応している。

２進トリーは画像を表わすために使用されるものであるから、パラメータＬＥＦ Ｔｊ５よびＲＩＧＨＴはどの節点ても必要としない、それらは、この実例で圧縮 信号プロセッサ３０か行な・う動作の説明を簡単化するために挙げたものである 。この２進トリーは、パラメータＬＥＦＴおよびＲＩＧＨＴを使用せずにどの節 点でも他の全節点に対してその位置を明確に決定するような一組の規則に従って 、構成され輪講される。この例において、その規則は、水平または垂直の分割に よってそれぞれ作られた上側または左側の領域に対応するすべてのデータを、そ の分割を表わすデータの直後に置き１次いてその分割によって生じた下側または 右側の領域を表わすデータを入れる、ということである、これは、トリーの頂部 節点すなわち始点節点から始まってすべての末端節点に達するまで、連続する全 節点に対し・て一定の順序て行なわれる、固有の繰返し手順（プロシジャ）であ る、パラメータＬＥＦＴおよびＲＩＧＨＴはこのトリー構造を表わすのに必要で ないから、これらに対してはエンコーダ４０によるコート化は行なわれない。

上述のようにプロセッサ３０は、ＤＰＣＭデータまたは２進スプリツト・フィル ・データを統計的エンコータ４０でコード化するに適した形に変換する。第６図 を参照して後述するように、この統計的エンコーダは、コード化すべき値の統計 的分布が区分的食性指数分布で近似できるときに効率的なコート化を行なう１組 のコードを使用する。ＤＰＣＭコード化ビデオ・データは、一般に、両側に負の 指数分布をもつラプラス分布に近似する統計的分布を呈する。このデータを統計 的エンコーダ４０をコード化するに適した形に変形するために、圧縮信号プロセ ッサ３０は負の数を正の数相互間の空隙位置にマツプする。この変形は、すべて の正の数の値を２倍にし、かつ負の数の極性を変え、変えられたものの値を２倍 にしてその結果から１を差引くことによって行なわれる。このアルゴリズムは第 ３Ｂ図の手順５ＩＧＮ　　ＸＦＯＲＭに記述されている。第５Ａ図はこの符号変 形操作を受けたＤＰＣＭデータの一例である。このデータは第２図に関して説明 した圧縮データの変形されたものである。

２進スプリツト・フィル・データを統計的エンコーダ４０て使用に適した形に変 形することは、非常に複雑な処理である。第４Ａ図と第４Ｂ図は、たとえば第３ Ｃ図に示された形の２進スプリツト・フィル・データをたとえば第５Ｄ図に示さ れた様な形の債のシーケンスに変形するための、ＡＬＧＯＬ６０コンピュータ言 語によるコンピュータ・プログラムである。

第４Ａ図と第４Ｂ図に示されたコンピュータ・プログラムはその図の右余白部に 記された線番号に関連して記述されている。第４Ａ図、第４Ｂ図、第６Ａ図３よ び第６Ｂ図に示したプログラム中で使用されている各アレイ素子および整数変数 は、データの少なくとも９ビツトを保持するものとされ、従って＋２５５と−２ ５６の間のデータ値を表わすことができる。線４０で宣言されたアレイＴＲＥＥ は１つの画像の２進ブリツト・フィル記述を含んでいる。このアレイＴＲＥＥの 中および第４Ａ図、第４Ｂ図、第６ＡｒＸｉ、第６Ｂ図に示されたコンピュータ ・プログラムで使用されている他のアレイ中の素子の数は、−例に過ぎない０通 常のビデオ・データの処理にはより多数の値が必要である。

アレイＴＲＥＥの一例が第３Ｃ図に示されている。このアレイ中のデータは、そ れぞれか４債のパラメータを含んでいる１０２４個の節点を表わしている０種々 のパラメータにアクセスするのに使用される値の呼び名は線５０〜８０に規定さ れている。パラメータＴＹＰＥは、水平分割、垂直分割、フィルおよびストップ に対してそれぞれ１、−１．Ｏまたは２である１節点の形式を示す。パラメータ ＶＡＬＵＥはその節点に関する債である。パラメータＬＥＦＴおよびＲＩＧＨＴ は、水平または垂直分割動作によって発生した２つの節点を指示する、アレイＴ ＲＥＥ中へのインディクスである。これらのインディクスは第３Ｃ図の最も左側 の行の数に対応している。

線９０で宣言されたアレイＯＵＴは、このプログラムによって生成された２進ス プリツト・フィル・データのコンパクトな変形分である。

この変形用アルゴリズムの説明を簡単にするため、ビデオ信号圧縮器２０と統計 的エンコーダ４０はそれぞれ入力ファイルおよび出力ファイルとしてモデル化さ れている。このファイルは線１１０および１２０に表示されている。

線１４０から２００テ宣言された手順ＢＲＡＮＣＨＡＶＧは繰返しアルゴリズム を使用して始点節点から下方の各分割（スプリット）節点および各フィル節点へ と続く、トリーを通してステップする。トリー中の各分割節点に対して、この手 順は左右の分校節点ＶＡＬＵＥパラメータの平均を計算し、この平均値をこのの 分割節点のＶＡＬＵＥパラメータに与える。

線３２０から５４０で宣言された手順ＲＭＩＮＵＳ　　Ｌは手順ＢＲＡＮＣＨＡ ＶＣで使用したアルゴリズムと同じアルゴリズムを使フてトリーを通して繰返し ステップし、各分割節点に対して左右の分枝節点のＶＡＬＵＥパラメータの差を 計算してその結果をその分割節点ＶＡＬＵＥパラメータとして記憶する。

線５５０カら６２０テ宣言された手順５ＩＧＮ　　ＸＦＯＲＭは前述の符号変形 動作を行なう、それは１通過するすべての正の値の債を２倍しまた負の値の符号 を変更し、この符号変更された値を２倍し、それから１を差引く。

この２進トリーのコンパクトな変形分を発生する上記プログラムは、線６６０に その最初の実行可能ステートメントを持っている。この実効可能ステートメント によって、ビデオ信号圧縮プロセッサ２０からアレイＴＲＥＥか取出される。上 述のように、このアレイは第３Ｃ図に示されたアレイと同じ形をしている。

線７００に示されたこのプログラム中の次のステップは、始点節点（アレイＴＲ ＥＥのインディクスＯ）用の手順ＢＲＡＮＣＨ−ＡＶＣを呼出すことである。こ の呼出しは、この２進トリ一全体を通じてトレースし、末端節点から上方に向っ て始点節点まで動作し、各分割節点の左右の分枝節点のＶＡＬＵＥパラメータの 平均値をその分割節点のＶＡＬＵＥパラメータとする。この変形は、第５Ｂ図に 例示されており１図中かぎ括弧内に記入した値は、各分割節点のＶＡＬＵＥパラ メータとされる分校節点の平均値である。

分枝の平均値を計算した後、このプログラムは線番号７１０において、始点節点 の分枝平均値を１２８から差引いてその結果を変数ＺＥＲＯＡＶＧに保管する。

線７５０における、このプログラムの次のステップで、手順Ｒ−ＭＩＮＵＳ　　 Ｌを呼出して各分割節点における左右の分枝節点のＶＡＬυＥパラメータ間の差 を計算する。これらの差値は分割接点の各々のＶＡＬＵＥパラメータに記憶され る。

線７９０から９３０の、このプログラムの最終部分は、アレイＴＲＥＥ中のデー タを、２進スプリツト・フィル・データを表わす、第５Ｄ図に示されているよう な直列ストリーム値に変換することである。プログラムのこの部分では、始点節 点のフィル値、すなわちＺＥＲＯＶＡＬＵＥは、アレイＯＵＴのインディクス零 に置かれる。

次に、アレイＴＲＥＥ中の各節点が順次処理される。各節点に対するＴＹＰＥパ ラメータはアレイＯＵＴに付加され、またその接点が末端節点でない場合にはＦ ＩＬＬ値も付加される。末端節点はフィル値０を持つようにさ　　　′れる。こ の直列ストリーム値中にはパラメータＬＥＦＴおよびＲＩＧ）ＩＴは含まれてい ない、このアレイＯＵＴに付加されている６値は符号変更を受ける。

線９２５で、ステートメントは、負のストップ値を挿入することによってアレイ ＯＵＴにおける有効データの終りをマークする。すべての節点がアレイＯＵＴに 付加されると、ステートメント９３０はアレイＯＵＴ中のデータが統計的エンコ ーダ４０に転送されるようにする。

発明者は、上述した動作で、ビデオ画像の２進スプリツト・フィル分解を表わす データを発生し、このデータは大体区分的負性指数分布に統計的に適合すること を確認した。

変形ＤＰＣＭおよび２進スプリツト・フィル・データを生成するのに使用される このデータ変形アルゴリズムは、データか複号された後、容易に反転させて原デ ータを得ることかできる。

第６Ａ図と第６Ｂ図に示されたプログラム・リストは、統計的エンコーダ４０が １組のデータ値の可変長コードを発生するするときの、および伝送のためにその データ値をコード化するときの、動作を例示するものである。線１０１０で宣言 されているアレイＩＮは第４Ａ図と第４Ｂ図に示すプログラム中で使用されてい る７１４００丁に相当する。このアレイは圧縮信号プロセッサ３０から与えられ た最高２０４８個までのデータ値を保持する。また線１０１Ｏで宣言されたアレ イ５ＴＡＴは、アレイＩＮ中の種々のデータ値のヒストグラムを表わす値を保持 する。

線１０１５て宣言されたファイルＣＯＭＰ　　ＰＲＯＣＥＳＳＯＲは圧縮信号プ ロセッサ３０へのチャンネルであり、線１０２０”ｔ’宣言ｃ５ｔした７ｙイル ＸＭＩＴ　　ＣＨＡＮＮＥＬは統計的デコーダ５０への伝送チャンネル４５であ る。

線１０２５で宣言された列（ストリング）変数ＤＡＴＡ−ＯＵＴは、伝送チャン ネル４５を介して統計的デコーダ５０へ送られるコード化データを保持する２進 列である。線１０３０テ宣言された文字７Ｌ／−１’ＸＬＡＴＥ　　ＴＡＢＬＥ は、アレイＩＮ中の固定長データフードに対応する可変長コートワードを保持す る翻訳テーブルである。上記以外の宣言された変数は、説明するようなプログラ ムにおいて使用される一時記憶である。

統計的エンコーダ４０についてのこのプログラムの最初の実行可能ステートメン トは線１０７０にある。このステートメントは圧縮信号プロセッサ３０か供給す るデータを受入れる。これは第４Ｂ図の線９３０におけるステートメントに対応 している。圧縮信号プロセッサ３０から受入れたこのデータはアレイＩＮに記憶 される。

線１１１０から１１７０までのステートメントはアレイＩＮ中の種々のデータ値 のヒストグラムを表わす値を発生する。これらのステートメントによって表わさ れるアルゴリズムは、アレイ５ＴＡＴ中の２５６個の値−その１つ１つはとり得 る８ビツトのピクセル値の各々に対応している−か最初は０であるものとする。

ステートメント１１２０から１１６０に跨るＷＨＩＬＥループでは、アレイＩＮ における各有効エントリイがアレイ５ＴＡＴへのインディクスとして使用され、 そのインディクスにおける値は増分増加される。線１１７０が実行されるとき、 アレイ５ＴＡＴの個々のエントリイは、アレイＩＮで０から２５５の間でとり得 るデータ値の各々の発生回数を含んでいる。アレイＩＮにおける有効な値の全数 を可変ＴＯＴＡＬ　　Ｃ０ＵＮＴに記憶される。

アレイＩＮにおいてデータのコード化に使用される特定の可変長コードを表わす パラメータは、第６Ａ図のプログラムの線１２１０から１３８０におけるステー トメントに記述されているアルゴリズムを使用して、アレイ５ＴＡＴにおける値 から発生される。

それらのステートメントによって構成されるアルゴリズムを理解するためには、 先ず、このシステムで使用される可変長コードの形式を説明することて有効であ る。

このコード形式は多数のレベルを有するものとして説明することかできる、各レ ベルは、そのレベルの各コートワードの起点て生ずる２進値のシーケンスである プレフィックスによって、および共通のプレフィックスを持ったコート値の数で ある母集団（ポピユレーション）によって規定される。この発明のこの実施例で 使用される可変長コートの形式についていえば、最初のものを除く各プレフィッ クスは連続した２進値ｌのシーケンスを含み、最後のものを除くすべてのプレフ ィックスは２進値０で糾っている。従って、５レベルの可変長コートのプレフィ ックスは、たとえば次の表１で規定される。

表　　　　　１ この実施例で使用される、統計的コートの各レベルの母集団は常に２の！１数乗 値である。異なるレベルの母集団値はそのデータの統計的分布に依存するもので ある。

この実施例で行なわれているように、レベルはｌと１２８の間の相異なるコート 値を表わすコード値を含んでいる。与えられたレベルの母集団の側々の項は、そ のレベルの母集団が２′″てあれば、Ｎビットの無符号２進敢である０個々のコ ード値は、そのレベルの母集団中のそのインディクスを、そのレベルのプレフィ ックスに連結することによって生成てきる。たとえば、表２のレベルおよび母集 団パラメータで表わされるコートは、表３に示されている。

表　　　　　　　　２ 表　　　　　　　　３ 統計的エンコーダ４０によって生成されたコートの形式は、一般に１発生し得る 各データ値に対して長さの異なるコードを使用している前述した米国特許第４１ ２５８６１号て使用しているコードよりも一層効率的であるが、ノＸ７マン・コ ードのような最適コードよりも効率的てない。

統計的エンコーダ４０に印加されるデータの負の指数分布をしていると、生成さ れたコードの効率は実質的に最適コードと同しである。この生成コードは、各レ ベルで同じ母集団を有し、また発生可能性のあるすべてのデータ値を表わす充分 な数のレベルを持っている。

上述したアルゴリズムによって生成されたデータは大体において負の指数分布と 一致するものとされているが、個々の画像を表わすデータに対して最良といわれ るものは、大体単調に減少する統計的分布に従うものである。統計的エンコーダ ４０によって生成されるコードは、比較的良好な効率でこの形式のデータをコー ド化する。

その理由は、そのコードが実際のデータ分布を区分的指数分布としてモデル化し ているからである。しかし、この実施例では相異なるレベルの母集団は異なって おり、２の整数乗値である。ハフマン・コートでは相異なるレベルの母集団か２ の整数部である必要はない。

上述したコートの説明を考慮して、特定のコートを生成するためのパラメータを 選択するアルゴリズムを次に説明する。線１２１０において、アレイ５ＴＡＴへ のインディクスとして使用される変数Ｉと、アレイＴＡＢＬＥへのインディクス として使用される変数ＬＥＶＥＬを、０にセットする。線１２４３〜】２４６に おいて、もし与えられた値の確率が０であればＩＦステートメントはＮに最大値 ７を与える。このステートメントは、不当結果を生成する式Ｌ　ＯＧ　２　（０ ）の数値を求めることを阻止する。線Ｉ２４０のステートメントは、アレイ５Ｔ ＡＴの１番目の入力の確率を計算して、この確率値を突変１１［ＰＲＯＢ中に記 憶させる。この値Ｉの確率は、値Ｉ（すなわち、５ＴＡＴ［Ｉ］）を有するデー タ値の数をデータ値の総数（すなわち、ＴｏゴＡＬ−ＣＯＵＮＴ）　で除したも ノニ等しい、線１２５０において式−ＬＯＧ２　（ＰＲＯＢ）の整数部をまたけ 減らし、その結果は変数Ｎに指定される。線１２５５と１２６３におけるステー トメントは、ステートメント１２５０によって生成された値が負または７より大 であるときは、それぞれ、０または７の値を変数Ｎに指定する。

変ＩＮに指定された値はアレイＩＮにおける値Ｉの統計的重みを表わす。このア レイＩＮで債■が比較的大きな発生回数で生ずると、Ｎの値は比較的小さく、ま た値Ｉが比較的少数回しか発生しないとＮの値は比較的大きい、たとえば、もし ｌか０に等しくアレイＩＮ中の値の２５パーセントのものが０てあれば、Ｏに等 しい１に対するＮの値は１である。しかし、もしアレイＩＮ中の値の僅か１パー セントのものか値Ｏを表わしていれば、Ｏに等しい■に対するＮの値５である。

この発明のこの実施例では、ごの値Ｎかレベルの母集団を決定するために使用さ れる。上記のように計算された値Ｎは、その時のレベルの入力数の、ベースを２ とする対数の初期評価である。すなわち、その時のレベルの母集団の最初の近似 は２Ｈである。変数Ｎの値は整数であるから、Ｎを１だけ増加させること、すな わち線１２５０てその式を切上げることが望ましいことがある。Ｎを増加させる べきかどうかを決定するために、２Ｎの母集団をベースとするその時のレベルの 全入力の確率を加算して、一定値０．３８２０と比較する。それらの確率の総和 がこの一定値より小さければ、Ｎの値をまたけ増加させる。

この動作シーケンスは線１２６５から１３１６のステートメントで表わされてい る。線１３２０から１３５３に亙るＩＦステートメントは、その時のレベルのパ ラメータ値であるＮをアレイＴＡＢＬＥ中に入れる。この値Ｎで表わされる入力 数の２倍かこのテーブルを完全なものとすれば（すなわち、！　＋　””’　＞ ２５５であれば）、その時のそのレベルか最終のレベルである。その時のレベル の入力の数か２倍され変数■か２５５にセットされてループを完結する。

線１３２０におけるテストに失敗すれば、ＥＬＳＥクローズ（線１３３６〜１： １５３）が実行される。このクローズは、その時のレベルの母集団を２Ｈにセッ トし、変数Ｉに保持されている値を増加させてその時のレベルに含まれている入 力の後の最初の入力を指示するようにする。

線１３２０から１３５３のＩＦステートメントは、統計的コートに対するパラメ ータ値またはこの最終レベルとそれに先行する何れかのレベルとの間の区別をつ ける０表３に関連して前記したように、コートの最終レベルのプレフィックスは ２進数１で終り、一方他のコート・レベルのプレフィックスはすべて２進数０て 終る。最終レベルを識別する２進数１の値のシーケンスには２進数０か後続しな いから、この最終レベルは、コードワード中で最終レベル以外のレベルに対する ものと同じビット数てそれらの２倍の数の値を表わすことができる。このＩＦス テートメントは各レベルが計算されるとそれを検査してそれが最終レベルである かどうかを決定する。もし最終レベルであれば、その最終レベルのパラメータ値 を計算してアレイＴＡＢＬＥに割当て、このＷＨＩＬＥリーブは可変ＬＥＶＥＬ を増分増加させることなしに完了する。

もし最終レベルでないときは、中間レベルに対する母集団値か計算されてそのレ ベルに対するパラメータ値として与えられ、ＷＨＩＬＥループか次のレベルに対 する母集団の計算かできるように可変ＬＥＮＥＬが増分増加させられる。

線１３７０におけるステートメントは、ＴＯＴＡＬ−Ｃ０ＵＮＴの値を、直前に 計算されたレベルによって表わされたアレイ５ＴＡＴからの諸値の総和たけ減少 させる。

このステップは、ステートメント１２２０〜１３８０で、以前のレベルの母集団 に関係なく残ったレベルの母集団を計算するようにＷＨＩＬＥループを条件付け る。

ＷＨＩＬ、Ｅループ中のプログラム・ステートメントは、変数Ｉか２５６より大 きな値をとるまで統計的コードの種々のレベルに対する母集団値を計算するよう 、継続する。

この発明者は、上記のアルゴリズムは、データ値が任意の負性指数分布に合致し ているときはハフメン・コートのような最適コードのコード化効率によく近似し た可変長コートを生成し、またデータ値が大体単調に減少する統計的分布の何れ かに合致するときは比較的効率的なコードを生成することを確認した。上記のよ うに、圧縮信号プロセッサ３０によって行なわれるステップは、少なくとも大体 単調に減少する統計的分布を持ったデータを生成するように設計されている。

上記した方法に代るものとして１発明者は、Ｎが０から増分増加するとき２１′ データ値の確率をその累加総和が０．３８２０より大となるまで累算することに よって、満足できる可変長コートを表わすパラメータを発生し得ることを確かめ た。このテストを満足するＮの値かその時のレベルに対するパラメータ値である 。このアルゴリズムは、低レベルの値に対する統計的データを無視して、可能性 のある全データ値にコート値が指定されてしまうまて継続する。

第６Ａ図と第６Ｂ図のプログラムで表わされるアルゴリズムにおける次のステッ プは、統計的コートに対する翻訳テーブルを作ることである。翻訳テーブルを発 生させるアルゴリズムの一例が約１４１Ｏ乃至１６１０のプログラム・ステート メントに示されている。

ステートメント１４１０は２進列ＢＡＳＥに１ビツトの０値を与える。数１４５ ０から１５５０までのステートメントを含むＦＯＲループは、最終レベルを除く 各レベルの翻訳テーブルを作成する。線１４７０において、１番目のテーブル入 力における値（すなわち、１番目のレベルの母集団のベースを２とする対数）が 、変数Ｎに与えられる。線１４８０から１５２０までのステートメントに亙るネ スト化されたＦＯＲループはこの変数Ｎの値を使って、レベルＩの母集団の各項 に対する２進列値を発生させて、この文字列値をアレイＸＬＡＴＥ　　ＴＡＢＬ Ｅ中の連続した位置に入れる。特定レベルの特定項に対して生成されるこの文字 列値は、レベル■の母集団における項のインディクスを表わしているＮビットの ２進値を変数ＢＡＳＥ中に保持されているプレフィックス値に連結することによ って得られる。この動作によって発生されるコード値は、より上位ビット位置に おいて可変ＢＡＳＥ中に保持されている値とより低位ビット位置におけるインデ ィクスを表わす値とを持っている。

ステートメント１５３０は、ＭＳＢ位置で変数ＢＡＳＥによって保持された値に １ビツトの２進数１の値を連結することによって、変ｆｉＢＡｓＥに与えられた 値を変更する。この値は次のレベルに対するプレフィックスである。これは次の レベルのコードワードを発生させるために使用される。

線１５５５乃至１６１（ｌにおけるプログラム・ステートメントは、コードの最 終レベルに対する翻訳テーブル久方を生成する。ステートメント１５５０は、変 数ＲＡＳＨに対して成る値を与える。この値はＬＥＶＥＬ−１２進数１の値の文 字列である。これは、２　ＬＥＶＥＬ　−１の値に相当する。線１５７０から１ ６１０に跨るＦＯＲループは、最終レベルの母集団の各入力のインディクスを表 わしているＮビットの２進値を文字列変数ＲＡＳＨに保持されているプレフィッ クス値に連結することによって、最終レベルに対するコードワードを形成する。

統計的エンコーダ４０に対するプログラムの最終部は。

そのプログラムの他の部分によって発生させられた統計的コートを使）て、アレ イＩＮ中のデータを翻訳する。

線１６５０におけるステートメントは、アレイＩＮへのインディクスとして使用 される変数■に値０を与える。２進列変数ＤＡＴＡ　　ＯＵＴには線１６６ｏの ステートメントによって空白値か与えられる。線１６７ｏ乃至１７１０のステー トメントは、この２進列変数ＤＡＴＡ　　ＯＵＴにアレイＴＡＢＬＥの１６個の ８ビツト入力を付加する。それらの値は、コート・ストリームから固定長データ 値を再生するための統計的デコーダ５０か使用するパラメータである。

アレイＴＡＢＬＥから得られるパラメータ値は、２のパラメータ値乗として（す なわち、対応するレベルの母集団として）アレイ中に記憶される。これらの値は 、ビットの桁順を反転させてその値のＬＳＢｌｌ−最初に文字列ＤＡＴＡ　　Ｏ ＵＴに入れ、ＭＳＢをその文字列に最後に入れるように働く関数ＲＢＳＴＲＩ　 ＮＧを用いて、２進列形に変換される。パラメータ値のこのビット順反転は、２ 進列から下記する統計的デコーダ５０によってパラメータ値を再生するやり方の ために、必要である。線１７２ｏ乃至１７４３におけるＷＨＩＬＥループは、ア レイＩＮ中の固定長のデータ値を対応する可変長コートワードに変換し、かつ各 コードワードをそのＭＳＢを最初にして列変数ＤＡＴＡ　　ＯＵＴに付加する。

このプログラムの最後のステートメント１７７０はコード化データを伝送チャン ネル４５を介して統計的デコーダ５０に送る。上述したように、この伝送チャン ネルは、データ伝送の効率を改善するために統計的コード化が使用される場合に はビット・シリアル・デジタル信号を伝える導体とし、あるいはより効率的な記 憶のためにデータ圧縮に統計的エンコーダ４０が使用される場合にはメモリに多 数ビット信号を伝えるブスとすることができる。第１図に示したこの発明の実施 例ては、統計的エンコーダ４０と統計的デコーダ５０の間の伝送チャンネルは、 ビット・シリアル・データ路である。

第７図は統計的デコーダ５０として使用するに適した回路を示すブロック図であ る。第７図に示された回路は、供給されたデータを、８ビツト・データ路を介し ての記憶および処理のために８ビツト・バイトに分割する０図示された回路をそ のまま拡張した形として、１６．３２または６４ビツトのデータを使用する、上 記と等価な回路も設計可能であることも考慮している。一般に、第７図に示した 回路は、伝送チャンネル４５から受入れたデータをそのまま記憶し、また要求が あったときそのデータをそのままデコーディング（復号）回路に供給するための バッファメモリ７１６を持っている。このデコーディング回路はランダム・アク セス・メモリ（ＲＡＭ）７２４を有し。

これはエンコーディング回路４０で生成したコードを表わすパラメータのテーブ ルを保持する。八ツファメモリ７１６中のデータは、ＲＡ　Ｍ　７２４から得ら れるパラメータ値とメモリ７１６によって与えられるデータから抽出した値とを 、加算器７３８中で合成することによって復号される。復号動作を行なう回路は 制御回路７２０によって制御される。

伝送チャンネル４５を介して供給されるビット・シリアル信号ＤＡＴＡは、シフ トレジスタ７１０と書込みアドレス発生回路７１２とに供給される。この信号Ｄ ＡＴＡは、たとえば、データ再生に必要なりロック信号かデータてコート化され ている非零復帰（ＮＲＺ）信号である。この実施例て使用されている回路７１２ は、信号ＤＡＴＡに応答してこのクロック信号を再生しそれを信号ＤＣにとして シフトレジスタ７１０に供給する位相ロック・ループ（ＰＬＬ、図示省略）を含 んでいる。

この発明のこの実施例で使用されているシフトレジスタ７１０は８ビット直列入 力並列出力レジスタである。定常動作状態、すなわち信号ＤＣＫか安定化されて いる時には、この書込みアドレス発生回路７１２は、シフトレジスタ７１０を制 御して伝送チャンネル４５を介して信号ＤＡＴＡのビット値がこのシフトレジス タ７１０に供給されたときそれを受入れるようにする。書込みアドレス発生回路 ７１２は、更に、信号ＷＬＤを介してレジスタ７１４を制御して、レジスタ７１ ０に８ビツトのデータがシフト入力される度にシフトレジスタ７１０に保持され ていた値をロードするようにする。

レジスタ７１４中に保持された８ビツト値はバッファメモリ７１６のデータ入力 ボートに印加される。書込みアドレス発生器７１２は、書込みアドレス値ＷＡＤ Ｒを発生し、かつレジスタ７１４か保持していた値をバッファメモリフ１６中に 記憶させるようにバッファメモリ書込み可動化信号ＲＷＥをパルス的に供給する 。この書込みアドレス値ＷＡＤＲは回路７１２内蔵のカウンタ（図示なし）で発 生させることができる。

信号ＢＷＥは、また書込みアドレス発生器７１２によって制御回路７２０にも印 加されて、データ書込み動作か進行中であることを表示する。制御回路７２０は この信号をモニタして、データ書込み動作と干渉し合わないときにデータ読出し 動作の期間を設定する。制御回路７２０は、読出しアドレス発生回路７１８に印 加される信号ＲＲＥＱをパルス的に供給することによってデータ読出し動作を開 始させる。この信号は１回路７１８を制御して、ハッフアメモリ７１６に読出し アドレス値ＲＡＤＨを供給する内蔵タクンタ（図示なし）を増分増加させる。こ の読出しアドレス値に応じて、バッファメモリ７１Ｇは８ビツトのデータ値を並 列入力並列出力レジスタ７２２に印加する。

バッファメモリ７１６は、別々のデータ入力ハスとデータ出力バスおよび別々の 読出しバスと書込みハスを持っているように図示されているが、単一のデータ・ バスと単一のアドレス・ハスを有するメモリも使用可能である。その様なメモリ を使用した場合には、読出しアドレス発生器７１８と書込みアドレス発生器７１ ２の出力ボートおよびレジスタ７１４の出力ボートを、３状態装置によってメモ リの各アドレス・ハスとデータ・ハスとに結合されるようにする必要かある。こ のメモリと共に用いるレジスタ７１４と回路７１２は、信号ＲＷＥより制御され て。

書込み動作の進行中に各バスにデータまたはアドレス値を印加しかつその他のハ スには高インピーダンスを示す、同様に１回路７１８は信号ＲＲＥ　Ｑにより制 御されて、読出し動作の進行中にバスにアドレス値を供給し、他のハスには高イ ンピーダンスを与える。

バッファメモリ７１６からレジスタ７２２に供給されるデータ値は、制御回路７ ２０によってこのレジスタ７２２に印加される信号ＯＲＬの立下がり（ｎｅｇａ ｔｉｖ−ｇｏｉｎｇ）端縁と同期して、ロートされる。レジスタ７２２に保持さ れているデータ値はランダム・アクセス・メモリ（ＲＡＭ）７２４と並列入力直 列出力抵抗７３２に印加される。

この実施例で使用されているＲ　Ａ　Ｍ　７２４は、上述のように、統計的エン コーダ４０が生成する統計的コードで規定されるパラメータを保持している。こ れらのパラメータ値はチャンネル４５を通過して来たデータ・ストリーム中に埋 め込まれる。それは、デコーダ５０で、下記のようにコート化データを再生する ために使用される。バッファメモリ７１６からレジスタ７２２にパラメータ値が 印加されると、制御回路７２０か信号ＷＥをパルス的に供給して、カウンタ７２ １＋が供給するアドレス値によってアドレスされたメモリセル中にそのパラメー タ値を蓄積するように、ＲＡ　Ｍ　７２４を制御する。ＲＡＭ７２４中にこのパ ラメータ値か書込まれると、制御回路７２０は信号ＣＣＫをパルス的に供給して カウンタ７２５を制御しその値を増分増加させる。

これらのパラメータ値はＲＡ　Ｍ　７２４から読出されて１対のレジスタ７２８ と７３０に印加される。レジスタ７２８は１ビツト・レジスタであって、ＲＡＭ ７２４から供給される。この１ビツト・レジスタに保持されている値は信号ＥＮ Ｄとして制御回路７２０に印加される。レジスタ７３０は、７ビツト並列入力、 並列または直列出力レジスタで、ＲＡ　Ｍ　７２４か供給するパラメータ値の７ 個のＬＳＢを受入れるように構成されている。制御回路７２０から供給される信 号ＭＳＬＤに応じて、新しいパラメータ値かレジスタ７２８と７３０中にロード される。レジスタ７３０に保持されているデータ値は、制御回路７２０によって 供給される信号ＭＳＨに応じてより低位のビット位置側にシフトされる。シフト レジスタ７３０から供給されるシリアル出力信号は信号ＬＢで制御回路７２０に 印加される。

レジスタ７３０のこのビット・シフト能力は、データ・ストリームからコートワ ードの母集団インディクス部を抽出するのに使用される。この値が抽出されると 、レジスタ７３０中に保持されている２の整数乗であるパラメータ値か、そのパ ラメータ値の２進数１がこのレジスタのＬＳＢ位置をとるまで、連続的により低 位のビット位置に向けてシフトされる。すなわち、その信号ＬＢの値が１になる までである。この値がシフトされるにつれて。

母集団インディクス値は、以下説明するように対をなすレジスタ７３４と７３５ 中にロックステップ的にシフトされる。信号ＬＢの値が１になると、このシフト 動作は完了し、母集団のインディクス値かレジスタ７３４と７３５に保持される 。

レジスタ７３０から供給される７ビツト並列出力値はマルチプレクサ７３６の１ つの入力ボートに印加される。信号源７３１から供給される値か０の１ビツト値 号か、マルチプレクサ７３５の上記１人カポ−１−てこの７ビツト値のＭＳＢ位 置に連結されて８ビツト値を形成する。マルチプレクサ７３６の第２の入力ボー トにはレジスタ７３４と７３５からデータ値か供給される。これらのデータ値は 、下記するように、バッファメモリ７】６により供給される統計的コート化デー タから生成されるものである。

デコーディング・プロセッサ５０は統計的なコード化データを表わす８ビツト値 を要求するので、これらがバッファメモリ７１６から供給される。これらの値は 、制御回路７２０から供給される信号ＯＲＬに応して並列入力、並列出力レジス タ７２２中にロードされる。このレジスタ７２２中に保持されているこの８ビツ ト値は、制御回路７２０によりて与えられる制御信号０３ＲＬに応じて並列入力 シリアル出力レジスタ７３２に転送される。レジスタ７３２中に保持されている データ値は１対御回路７２０から供給される信号Ｏ３Ｈに応じて、より低位のビ ット位置に向ってシフトされる。

８ビツト・データ値の最終ビットがレジスタ７３２からシフト出力されると、制 御回路７２０から供給される制御信号０ＳＲＬに応じてレジスタ７２２からレジ スタ７３２中に新しい８ビツト・データ値がロードされる０回路７２０は、読出 しアドレス・レジスタ７１８とレジスタ７２２を制御して、レジスタ７２２から レジスタ７３２へ１つの値か転送されると直ちにメモリ７１６から新しい８ビツ ト値をロー　ドする。従って、レジスタ７３２は信号０Ｓ）ｌと同期して連続的 なビット値のストリームを供給することになる。

信号Ｏ３Ｈは、また１ビツト・レジスタ７３５にも結合され、続いて直列入力並 列出力レジスタ７３４に結合される。レジスタ７３５は、レジスタ７３２からビ ット・シリアル出力信号を受入れる。このビット・シリアル信号は、レジスタ７ ３５の出力端子からレジスタ７３４のＬＳＢ位置へ印加され、信号Ｏ５Ｈに応じ てレジスタ７３４のより上位のビット位置へ向ってシフトされる。レジスタ７３ ５に保持されている１ビツト値は信号ＢＴとして制御回路７２０に供給される。

レジスタ７３４と７３５に保持されている８ビツト値は、上述したようにマルチ プレクサ７３６の第２人力ボートに供給される。上記に加えて、レジスタ７３４ は、制御回路７２０が供給するリセット信号Ｒ５Ｔに応じて、そのレジスタに保 持されている値の７個のビットの各々をＯにセットする。デコーディング・アル ゴリズムにより母集団インディクス値が要求されると、レジスタ７３４はリセッ トされ、Ｎ−１ビツト値がレジスタ７３２から対をなすレジスタ７３４と７３５ にシフトされる。

これらのビット値は、信号ＭＳＨによりロウツ・ステップ的にシフトされる。信 号ＭＳＨは、レジスタ７３０を１からＮ−１までカウントするカウンタとして働 くように、制御するやこの場合、Ｎは、レジスタ７３０に保持されているパラメ ータ値によって表わされるレベルの母集団の底を２とする対数て、すなわちパラ メータ値中の２進数ｌのビ・シト位置である。

マルチプレクサ７３６は、制御回路７２０から供給される信号ＭＸＣにより制御 されて、レジスタ７３０に保持されている７ビツト値と信号源７３１から供給さ れる値０のＭＳＢとを、或いはレジスタ７３４と７３５に保持されている８ビツ ト値を、加算器７３８の１入力ボートに供給する。

加算器７３８の出力ボートは、８ビット並列入力並列出力レジスタ７４０の入力 ボートに結合され、レジスタ７４０の出力ボートは加算器７３８の第２人力ボー トに結合されている。加算器７３８とレジスタ７４０の組合せは累算器を形成し ている。この累算器レジスタ７４０に保持された値は、制御回路７２０から信号 ＡＬＤが発生供給されたときに変化する。この信号はレジスタ７４０を制御して 加算器７３８から供給される出力値を負荷するようにする。レジスタ７４０は制 御回路７２０から供給される信号ＡＲによって値Ｏを呈するようにリセットされ る。

加算器７３８からの出力信号は、この統計的デコーダ５０の出力レジスタである ８ビット並列入力並列出力レジスタ７４２にも印加される。制御回路７２０によ って与えられる出力負荷信号ＯＬＤに応じて新しいデータ値がレジスタ７４２に ロートされる。信号ＯＬＤはデコーダ５０の出力信号で、第１図に示すようにビ デオ信号プロセッサ６０に印加されて、復号データ値をデコーダ５０から取出し 得ることをプロセッサ６０に示す。

デコーディング（復号）プロセスを要約すると１次の通りである。エンコーダ４ ０によって新しいコード・ストリームが供給されると、伝送チャンネル４５を介 して与えられるデジタル−ビット・ストリームは８ビツト値のシリーズに分割さ れて、それを受入れるハ・ンファメモリ７１６中に記憶される。このビット・ス トリーム中の最初の１６ｍの８ビツト値は、コートを表わしている１６個のパラ メータ値である。上述のように、このパラメータ値はビット・ストリーム中のコ ードワードに対してビット反転され、従ってレジスタ７１０にロートされたパラ メータ値のＭＳＢはそのレジスタのＭＳＢ位置に在る。ビット・ストリーム中の 残りのビットは可変長コードワードである。上述のように、ビット・ストリーム 中の各コードワードのビットは、より上位ビットかビット・ストリーム中で下位 ビットより前に生ずるように配列されている。この８ビツト値は、増分的に増加 するアドレス値を有するメモリセルに記憶される。こうして記憶された値は、１ ６個のパラメータ値の後の最初の８ビツト値のＬＳＢ位置で開始し増分的に増加 するアドレス値を有するメモリセルを通してバッファ・メモリ７１６中で継続す るビット・ストリームを表わしている。

このデコーディング・プロセスにおける最初のステップは、ビット・ストリーム の先頭て生ずる１６個のパラメータ値をＲＡ　Ｍ　７２４にロードすることであ る。最初のパラメータはアドレスＯに負荷され、２番目のものはアドレスｌに、 以下同様にしてアドレス１５までにロートされる。ＲＡＭ７２４に対するアトレ スイ１を発生するカウンタ７２６か１次に０にリセットされて、そのパラメータ 値かコート化データを復号するために順次使用されるようになる。

パラメータ値が一旦ロードされると、データのデコーディングか開始される。バ ッファメモリ７１６からコード化データを表わす８ビツト値か順番に読出されて シフトレジスタ７３２にロードされる。コードワードの始点て。

シフトレジスタ７３２から供給される各２進数１の値かデコーディング回路を制 御して、レジスタ７３０からその時のパラメータ値をレジスタ７４０に保持され ている累算値に加算するようにする。シフトレジスタ７３２から供給されるビッ ト・ストリーム中の最初のＯが出て来るか、またはそのＥＮＤビット中に２進数 ｌを有するパラメータが出て来たとき、その時のパラメータ値で表わされたビッ ト数が、レジスタ７３０をビット・シフト・カウンタとしてレジスタ７３４と７ ３５中にシフト入力され、デコーディング回路は、レジスタ７３４と７３５中に シフト入力されている値を累算値に加算して復号データ値を生成するように制御 される。カウンタ７２６、レジスタ７４０およびシフトレジスタ７３４は次いで 、リセットされて次のコード化データ値を復号する準備をする。レジスタ７３４ 中の値をレジスタ７４０中の値に加算した後、制御回路７２０は信号ＯＬＤを発 生させて復号された値をレジスタ７４２にロードする。

統計的デコーダ５０の動作を、時間期間Ｔ。からＴ　ｔＲまて入力データ・クロ ック信号ＤＣＫの２３周期に亙る時間期間を示す第８図のタイミング図を参照し て説明する。

第７図の回路の説明を簡単にするため、第７図に示さＶた回路はすべて信号ＤＣ Ｋに同期して動作するものとする、しかし、バッファメモリ７１６からコード化 データを読出す回路およびデコーディング動作を行なう回路には、別々の非同期 クロ・ンク信号を使用し得るものと理解されたい０表３に示されたコードは次の 説明通りのものとする。

第８図に示された全時間期間に、コード化データの２３ビツトが信号ＤＡＴＡと して統計的エンコーダ４０から供給される。これらのビットは、信号ＤＣＫの連 続する２３個の立下り部（ｎｅｇａｔｉｖｅ−ｇｏｉｎｇ　ｔｒａｎｓｉｔｉｏ ｎ）と同期してレジスタ７１０中にシフト入力される。そのデータ・ビットのう ち１６個は、一度に８ビツトずつ１時間期間ＴアとＴａｇの終りに生ずる信号Ｗ ＬＤの立下り部と同期してレジスタ７】４に転送される。これらのデータ値は、 信号ＢＷＥとＷＡＤＲて示されるように、それぞれ時間期間Ｔ８とＴ１６の期間 中にバッファメモリ７１６に書込まれる。

第８図における信号の残りは、統計的デコーダ５０かコードの最終パラメータ値 をＲＡ　Ｍ　７２４中にロードして、次にビット・ストリーム１１０１１０１０ １００を復号して３個の８ビツト２進値ｏｏｏｏｉｏｏｉと、０００ｏｏｏｉｏ および０００００１００　（すなわち、９，２および４）を得るときの、統計的 デコーダ５０の動作を示している。

１６個のパラメータ値はコード化データで伝送されるか、この列ては３個のパラ メータ値だけが関係するものて、そのパラメータ値はＰ。χ０００００１００、 ｐ。

＝００００００１０およびｐｉ　＝　１０００１０００である。

時間期間Ｔ１の間、制御回路７２０は信号ＲＲＥＱをパルス的に供給１／て、バ ッファメモリ７１６から８ビツト・データ値を読出すことを要求する。この信号 ＲＲＥＱに応じて、読出しアドレス発生器７１８は、期間ＴＩ中にバッファメモ リ７１６に読出しアドレス値ＲＡＤＲを供給する０期間Ｔ、の終りに、この読出 しアドレス発生器７１８はその内部読出しアドレス値を増分増加させて次の読出 し動作の準備をするや印加された読出しアドレス値に応じてバックアメモリ７１ ６から供給される値は、期間Ｔ。

の終りに生じる制御回路７２０からの信号ＯＲＬの立下り部と一致して、レジス タ７２２に記憶される。

第８図のｍ個タイミング図において、時点ＴＩにバッフアメ千す７１６から読出 されるデータ値は、統計的デコーダ４０が信号ＤＡＴＡを発生させるのに使用し たコードを表わす最後の（１５番目の）パラメータ値である０時間期間Ｔユの間 に、時点Ｔ。以前に増分増加されていたカウンタ７２６は、ＲＡＭ７２４中の最 終パラメータ値のアドレス（１，Ｅ、１５）を、ＲＯＭ　７２４のアドレス入力 ボートＡＤに供給する。また時間期間Ｔ３の間に、制御回路７２０は信号ＷＥを パルス的に供給して、そのパラメータ値をアドレスされたメモリ位置に記憶する ようにＲＡＭ７２４を制御する。

最終パラメータ値をＲＡ　Ｍ　７２４中に記憶させた後、制御回路７２０は時間 期間Ｔ４中に信号ＣＲを発生してカウンタ７２６に保持されていた値をＯにリセ ットする。コード化データの最初のビットの準備をするために、制御回路７２０ は１時間期間Ｔ４の後半期間中に最初のパラメータ値Ｐ０を対をなすレジスタ７ ２８と７３０にロードするため、信号ＭＳＬＤをパルス的に供給する。

時間期間Ｔｓの間に、制御回路７２０は信号ＲＲＥＱをパルス的に供給して、バ ッファメモリ７１６から次の連続する８ビツト値を読出すことを要求する。この 値は期間Ｔ、の終りに信号ＯＲＬの立下り部と同期してレジスタ７２２中にロー ドされる。レジスタ７２２に保持されている８ビツト値は、期間Ｔ６の終りに生 ずる信号０３ＲＬの立下り部と同期してレジスタ７３２に転送される。

期間Ｔ６の間に、制御回路７２０は信号ＡＲをパルス的に発生してレジスタ７４ ０中の全ビットをリセットし、累算器としての動作を始める。

期間Ｔ７の間に、制御回路７２０はバッファメモリ７１６からメモリ読出し動作 を開始し、読出した値をレジスタ７２２に記憶させる。またこの期間Ｔ７の間に 、制御回路７２０は信号ＯＳＨをパルス的に供給してレジスタ７３２のＬＳＢ位 置にあるビット値（すなわち、最初のコードワードして転送される。第８図のｍ 個タイミング図で、このビット値は２進数ｌである。従って、期間Ｔ７の中央で は、レジスタ７３５が保持している値を表わす信号ＢＴの値はｌである。

値ｌを有するこの信号ＢＴに応して、制御回路７２０は信号ＭＸＣの値を２進数 ｌに変化させ、マルチプレクサ７３６を制御してレジスタ７３０からのその時の パラメータ値を、そのＭＳＢ位置にある信号源７３１からの２進ａＯと共に加算 器７３８に供給する。加算器７３８はこの値をレジスタ７４０か保持する０値と 加算する。この２つの値の和は１期間丁８の中央で生ずる信号ＡＬＤの立下り点 と同期してレジスタ７４０中に記憶される。

信号ＣＣＫは期間Ｔ７中に発生してカウンタ７２６に保持されている値を増分増 加させて、ＲＡＭ７２４の出力ボートから２番目のパラメータ値Ｐｌが取出せる ようにする０期間丁。の間に、制御回路７２０は信号ＭＳＬＤを発生してこの２ 番目のパラメータ値をレジスタ７２８と７３０にロードする。更に、回路７２０ は信号Ｏ３Ｈをパルス的に発生してシフトレジスタ７３２を制御し１次のコード ワードの連続するビットをシフトレジスタ７３５に供給する。この例では、この ビット値は２進数１である。

この値ｌの信号ＢＴに応じて、制御回路７２０は、マルチプレクサ７３６、加算 器７３８およびレジスタ７４０を制御して、レジスタ７３０に保持された２番目 のパラメータ偵ｐ、ｆｔ既にレジスタ７４０に保持されていた値に加算する。こ の加算結果は、期間Ｔ９の中央で生ずる信号ＡＬＤの負向きの変化部と同期して レジスタ７４０中に記憶する。

この期間Ｔ、の間に、制御回路７２０は信号ＣＣにを発生してカウンタ７２６を 増分増加させ、ＲＡ　Ｍ　７２４にその出力ボートに３番目のパラメータｐ、を 生成する準備をさせる。

期間Ｔ９に、この３番目のパラメータはレジスタ７コＯ中にロードされ、コート 化データの次のビットがシフトレジスタ７３２からレジスタ７３５に与えられる 。この例において、１ビツト・レジスタ７２８に保持されている３番目のパラメ ータ値のＥＮＤビットは２進数ｌである。レジスタ７２８から供給された。２進 数ｌの値をもっこの信号ＥＮＤに応じて、制御回路７２０は信号ＭＸＣを論理０ に変化させ、マルチプレクサ７３６を制御してレジスタ７３４と７３５に保持さ れている値を加算器７３８に供給するようにする。信号ＥＮＤの値２進数ｌは、 また制御回路７２０を制御し信号Ｒ３Ｔを発生させて、シフトレジスタ７３４の ７個のビットを０にセットする。

期間Ｔ９の後半の間、制御回路７２０は信号ＭＳＨをパルス的に供給して、レジ スタ７３０に保持されている３番目のバラメー゛夕偵の７ｇ４のＬＳＢを下位に 向って１ビツト位置シフトさせる。このモードては、レジスタ７３０は、シフト レジスタ７３２から対をなすレジスタ７３５と７３４ヘシフトされるビットの数 をカウントするカウンタとして使用される。この例では、Ｍ御回路７２０は、期 間Ｔｌ！の始点で２進数ｌがレジスタ７３０のＬＳＢ位置ヘシフトされるまで１ 期間Ｔ、、Ｔ、。およびＴ　Ｉ＋の開信号ＭＳＨと０５）ｆのパルスをロックス テップ的に発生し続ける。この状態になると、レジスタ７３０から供給される信 号ＬＢは値が１となり、制御回路７２０を制御して信号Ｏ３ＨとＭＳＨを２進数 Ｏの値に保持する０期間Ｔ１２の開始点て、対をなすレジスタ７３４と７３５は 最初の可変長コードワードの母集団インディクス（すなわち、ｏｏｏ。

００１１）を保持する。

マルチプレクサ７３６は、レジスタ対７３４と７３５中の８ビツト値を加算器７ ３８に供給するように制御されているので、加算器７３８の出力値は上記の値と レジスタ７４０に保持されている値との和である。この和は復号されたデータ値 である。これは、期間Ｔ１２の後半期間中に、制御回路７２０から発生する信号 ＯＬＤによって出力レジスタ７４２中にロードされる。

制御回路７２０は、この出力データ値をロードするように出力レジスタ７４２を 制御するとき、信号ＡＲをパルス的に供給してレジスタ７４０の内容を０にセッ トする。

期間Ｔ１．の間、連続する次のコードワードの最初のビットである２進数Ｏはレ ジスタ７３５にシフトされる。レジスタ７３５から供給される信号ＢＴの２進ａ Ｏは、信号ＥＮＤの２進数１の値と同し作用を持っている６期間ＴＩ４およびＴ ４の期間中、制御回路７２０は、ビット・ストリームから得られるビットをレジ スタ７３４と７３５のより上位のビット位置にシフトし、同時にレジスタ７３０ に保持されているパラメータ０のビ・ントを期間Ｔ　１６中に信号ＳＢか２進数 ｌの値をとるまで下位ビット位置にシフトする。この状態になると、レジスタ７ ３４と７３５中の値は加算器７３８に供給され、レジスタ７４０に保持されてい る０値と加算されて１期間Ｔ１６の終りに生ずる信号ＯＬＤの立下り部と時間的 に一致して出力レジスタ７４２中に記憶される。

第７図に示す回路は、残余の期間Ｔ　ｌ？乃至Ｔ２２においても上記と同様に動 作する０期間ＴＩ！と７１６の終りにデコーダから供給される値はそれぞれ９と ２である。第８図のタイミング図は、期間ＴＩ９の終りにデータ値４を得るため にコート化２進値ｌＯＯを復号する作用にも関連している。

統計的デコーダ５０によって与えられるデータ値はビデオ信号プロセッサ６０に 供給される。プロセッサ６０はこのデータ値をフィールド記憶メモリまたはフレ ーム記憶メモリ（図示なし）に記憶させ、次にこの記憶されたデータを処理して 表示装置７０に表示する。

以上説明したこの発明の実施例においては、ビクセル値かデコーダ５０から供給 されるとき、ビデオ信号プロセッサ６０はそのビクセル値を処理するに充分な速 度で動作するものと仮定している。しかし、より低速のビデオ信号プロセッサを 用いるシステムにおいては、プロセッサ６０かデコーダから供給されるデータを 受入れる用意がてきていない場合にそのデコーダの動作を一時停止させる回路（ 図示なし）をデコーダ中に設けることか必要である。この回路は、制御回路７２ ０に内蔵させてプロセッサ６０から供給されるＷＡＩＴ信号（図示なし）に応じ て信号０３）Ｉ、ＭＳＨ，０ＳＲＬおよびＭＳＬＤ（’１発生を禁止するものと することができる。

ＦＩ６．６８ Ｈθ、θ 国際調査報告 国際調査報告

Claims (6)

【特許請求の範囲】
1. １．各々が、それぞれの固定長データ値を表わす一組のコードワードを記述する 複数のパラメータ値を含む統計的にコード化されたデジタル・データのデータ源 と、上記データ源に結合されており、上記複数のパラメータ値を保持するための メモリ手段と、 上記データ源とメモリ手段とに結合されており、上記複数のパラメータ値の中の 選択されたものを上記コード化デジタル・データから引出されたデータ値と算術 的に組合わせて固定長復号データ値を生成する復号手段と、を含む統計的にコー ド化されたデジタル・データを復号するためのシステム。
2. ２．上記の復号手段が、 第１の制御信号に応答し、供給されたデジタル値の和を生成して上記固定長復号 データ値を生成するデジタル値果算手段と、 上記メモリ手段とデータ源とに結合されており、第２の制御信号に応答して、上 記メモリ手段によって供給されるパラメータ値の１つ、または、上記データ源に よって供給されるコード化デジタル・データから引出された上記データ値の１つ を選択的に上記デジタル値累算手段に供給するデータ・マルチプレクシング手段 と、上記データ源によって供給されるコード化データの連続したビット値に応答 して、上記第１と第２の制御信号を生成する制御手段と、 を含むものである、請求項１に記載のシステム。
3. ３．上記復号手段が、さらに、 上記データ源に結合されており、第３の制御信号に応答して、上記データ源によ って供給されるコード化データの連続したビット値を順序上位のビット位置にシ フトさせて、上記データ・マルチプレクシング手段に供給するために上記コード 化データから上記データ値を引出すシフトレジスタを含み、 上記制御手段が、上記コード化デジタル・データの予め定められたビット値と上 記複数のパラメータ値の中の選択されたものとに応答して上記第３の制御信号を 生成する手段を含むものである、請求項２に記載のシステム。
4. ４．各々が、それぞれの固定長データ値を表わす一組のコードワードを記述する 複数のパラメータ値を含む統計的にコード化されたデジタル・データのデータ源 と，上記データ源に結合されており、このデータ源によって供給されるコード化 デジタル・データを記憶し、データ読出し制御信号に応答して上記記憶されたデ ータをビットシリアル信号として供給するバッファ手段と、上記バッファ手段に 結合されており、パラメータ書込み制御信号に応答して、上記バッファ手段によ って供給される上記複数のパラメータ値を記憶し、また、パラメータ読出し制御 信号に応答して、上記記憶されたパラメータ値を出力部に供給するメモリ手段と 、上記バッファ手段とメモリ手段とに結合されており、復号制御信号に応答して 、上記複数のパラメータ値の中の選択されたものと上記バッファ手段によって供 給されるビットシリアル信号から引出された複数ビットからなるデータ値とを加 算して固定長の復号されたデータ値を生成する復号手段と、 上記バッファ手段に結合されており、上記データ読出し制御信号を生成し、また 、上記バッファ手段によって供給されるビットシリアル信号に応答して、上記パ ラメータ書込み制御信号、上記パラメータ読出し制御信号及び上記復号制御信号 を生成する制御手段と、を含む、統計的にコード化されたデジタル・データを復 号するためのシステム。
5. ５．上記復号制御信号が第１と第２と第３の制御信号を含むものであり、 上記復号手段が、 上記バッファ手段に結合されており、上記第３の制御信号に応答して、上記バッ ファ手段によって供給されるビットシリアル・コード化データ信号の連続したビ ット値を順次上位のビット位置にシフトさせて、上記ビットシリアル・コード化 データ信号から上記複数ビットからなるデータ値を生成するシフトレジスタを含 むデータ値抽出手段と、 上記メモリ手段とデータ抽出手段とに結合されており、上記第２の制御信号に応 答して、上記メモリ手段によって供給されるパラメータ値の１つ、または、上記 複数ビットデータ値を選択的に出力部に供給するデータ・マルチプレクシング手 段と、 上記第１の制御信号に応答して、上記データ・マルチプレクシング手段によって 供給されるデジタル値の和を生成して上記固定長復号データ値を生成するデジタ ル値累算手段と、 を含むものである、請求項４に記載のシステム。
6. ６．上記制御手段が、上記メモリ手段によって供給される上記パラメータ値の１ つと、上記ビットシリアルコード化データ信号とに応答して、上記第３の制御信 号を発生する、請求項４に記載のシステム。