JPH03248625A - Error correction circuit - Google Patents
Error correction circuitInfo
- Publication number
- JPH03248625A JPH03248625A JP4449590A JP4449590A JPH03248625A JP H03248625 A JPH03248625 A JP H03248625A JP 4449590 A JP4449590 A JP 4449590A JP 4449590 A JP4449590 A JP 4449590A JP H03248625 A JPH03248625 A JP H03248625A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error correction
- signal
- digital signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims abstract description 153
- 230000005856 abnormality Effects 0.000 claims description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000005562 fading Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えばディジタルマイクロ波無線通信システ
ムなどに適用し、ディジタル信号の伝送時における誤り
を訂正するための誤り訂正回路に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is applied to, for example, a digital microwave wireless communication system, and is an error correction circuit for correcting errors during transmission of digital signals. Regarding.
（従来の技術）
第４図はディジタルマイクロ波無線通信システムの概略
構成を示すブロック図である。図中４０は送信装置であ
り、送信端局装置から送信すべく出力されたディジタル
信号をディジタル信号処理回路４１で伝送するのに適し
た形態とするための信号処理（例えばスクランブルなど
）を行う。(Prior Art) FIG. 4 is a block diagram showing a schematic configuration of a digital microwave wireless communication system. In the figure, reference numeral 40 denotes a transmitting device, which performs signal processing (eg, scrambling) to make the digital signal outputted from the transmitting end station device into a form suitable for transmission by the digital signal processing circuit 41.
このディジタル信号処理回路４１で処理がなされたディ
ジタル信号は、和分演算回路４２で和分演算が行われた
後、スピード変換回路４３に入力される。スピード変換
回路４３は入力されたディジタル信号をフレーム化する
ためのスピード変換を行い、スピード変換されたディジ
タル信号をフレーム同期ビット挿入回路４４へと与える
。そしてフレーム同期ビット挿入回路４４ではディジタ
ル信号にフレーム同期ビットが挿入されてディジタル信
号はフレーム化される。かくしてフレーム化されたディ
ジタル信号は誤り訂正符号化回路４５で誤り訂正符号に
符号化され、また変調回路４６で無線伝送のための変調
が行われた後、送信回路４７を介して送信アンテナ４８
から電波として送出される。The digital signal processed by the digital signal processing circuit 41 is subjected to a summation calculation by a summation calculation circuit 42, and then inputted to a speed conversion circuit 43. The speed conversion circuit 43 performs speed conversion to frame the input digital signal, and supplies the speed-converted digital signal to the frame synchronization bit insertion circuit 44 . Then, a frame synchronization bit insertion circuit 44 inserts a frame synchronization bit into the digital signal to frame the digital signal. The thus framed digital signal is encoded into an error correction code by an error correction encoding circuit 45, and after being modulated for wireless transmission by a modulation circuit 46, it is sent to a transmission antenna 48 via a transmission circuit 47.
is sent out as radio waves.
一方５０は受信装置であり、上述のようにして送信アン
テナ４８から送出された電波を受信アンテナ５１ａ、５
１ｂのそれぞれおよび受信回路５２で２系統受信し、こ
の２系統の受信信号を共にスペースダイパーシティ合成
回路５３へと与える。スペースダイパーシティ合成回路
５３では入力された２系統の受信信号を合成した後、そ
の合成した信号をフェージング自動等化回路５４へと与
える。かくしてスペースダイパーシティ合成回路５３で
はダイパーシティが、またフェージング自動等化回路５
４では波形歪みの補償が行われ、フェージング対策が施
される。続いて受信信号は復調回路５５へと入力され、
復調されてディジタル信号とされる。そしてこのディジ
タル信号は誤り訂正復号回路５６で誤り訂正符号の復号
、すなわち伝送誤りの訂正がなされた後、フレーム同期
回路５７．スピード変換回路５８でフレームの分解がな
される。さらに差分演算回路５９て差分演算が行われた
後ディジタル信号処理回路６０でたとえばデスクランブ
ル等の信号処理がなされて元のディジタル信号（送信端
局装置から出力されたディジタル信号）とされ、受信端
局装置へと与えられる。On the other hand, 50 is a receiving device, which receives the radio waves sent out from the transmitting antenna 48 as described above through the receiving antennas 51a and 5.
1b and the receiving circuit 52, and the received signals of the two systems are both supplied to the space diversity combining circuit 53. The space diversity combining circuit 53 combines the input two systems of received signals, and then supplies the combined signal to the fading automatic equalization circuit 54. In this way, the space diversity synthesis circuit 53 adjusts the diversity, and the fading automatic equalization circuit 5
In step 4, waveform distortion is compensated and fading countermeasures are taken. Subsequently, the received signal is input to the demodulation circuit 55,
It is demodulated into a digital signal. Then, this digital signal is decoded by an error correction code in an error correction decoding circuit 56, that is, transmission errors are corrected, and then sent to a frame synchronization circuit 57. A speed conversion circuit 58 decomposes the frame. Further, after a difference calculation is performed in the difference calculation circuit 59, signal processing such as descrambling is performed in the digital signal processing circuit 60 to obtain the original digital signal (digital signal output from the transmitting terminal equipment). given to the station equipment.
以上のように従来は、送信装置４０側に誤り訂正符号化
回路４５を、また受信装置５０側に誤り訂正復号回路５
６をそれぞれ設けて、伝送誤りの訂正を行うための誤り
訂正回路としている。As described above, conventionally, an error correction encoding circuit 45 is provided on the transmitting device 40 side, and an error correction decoding circuit 5 is provided on the receiving device 50 side.
6 are respectively provided as error correction circuits for correcting transmission errors.
ところで、システムの信頼性が要求されるような場合、
各回路の機能監視を行う必要がある。このような事情に
基づき、上記構成のシステムにおいて誤り訂正符号化回
路４５および誤り訂正復号回路５６、すなわち誤り訂正
回路の機能監視を行う場合、受信装置５０から誤り訂正
復号回路５６にて誤り訂正符号を復号した信号を送信装
置４０側に返送するか、あるいは送信装置４０から誤り
訂正符号化した信号とともに誤り訂正符号化していない
信号を送信する。そして、誤り訂正符号化回路４５また
は誤り訂正復号回路５６において誤り訂正符号化してい
ない信号と誤り訂正符号を復号して得られた信号とを比
較する。これにより、誤り訂正符号化および誤り訂正復
号が正常に行われているか否かを判定し、誤り訂正符号
化回路４５および誤り訂正復号回路５６の機能を検査す
る。By the way, when system reliability is required,
It is necessary to monitor the functionality of each circuit. Based on such circumstances, when monitoring the functions of the error correction encoding circuit 45 and the error correction decoding circuit 56, that is, the error correction circuit in the system having the above configuration, the error correction code is transmitted from the receiving device 50 to the error correction decoding circuit 56. The decoded signal is returned to the transmitting device 40 side, or the transmitting device 40 transmits a signal that has not been encoded along with an error-correction encoded signal. Then, the error correction encoding circuit 45 or the error correction decoding circuit 56 compares the signal that has not been subjected to error correction encoding with the signal obtained by decoding the error correction code. This determines whether error correction encoding and error correction decoding are being performed normally, and tests the functions of error correction encoding circuit 45 and error correction decoding circuit 56.
以上のようにして誤り訂正回路の機能監視を行う場合、
受信装置５０から誤り訂正復号回路５６にて誤り訂正符
号を復号した信号または誤り訂正符号化していない信号
を送受するための設備を第４図示の構成に付加しなけれ
ばならない。When monitoring the function of the error correction circuit as described above,
Equipment for transmitting and receiving a signal decoded with an error correction code or a signal not encoded with an error correction code by the error correction decoding circuit 56 from the receiving device 50 must be added to the configuration shown in FIG.
（発明が解決しようとする課題）
以上のように従来の誤り訂正回路は、誤り訂正符号化回
路を送信装置に、また誤り訂正復号回路を受信装置にそ
れぞれ設けるものとなっているため、誤り訂正符号化回
路および誤り訂正復号回路の機能監視を行なうためには
、送信装置と受信装置との間で誤り訂正符号を復号した
信号または誤り訂正符号化していない信号の送受を行な
う必要がある。これにより、大掛かりな設備を付加しな
ければならず、装置の大型化やコスト上昇などを招くと
いう不具合があった。(Problems to be Solved by the Invention) As described above, in the conventional error correction circuit, an error correction encoding circuit is provided in the transmitting device, and an error correction decoding circuit is provided in the receiving device. In order to monitor the functions of the encoding circuit and the error correction decoding circuit, it is necessary to transmit and receive a signal decoded with an error correction code or a signal not encoded with an error correction code between a transmitter and a receiver. As a result, large-scale equipment must be added, leading to problems such as an increase in the size of the device and an increase in cost.
本発明はこのような事情を考慮してなされたものであり
、その目的とするところは、機能監視を簡易な構成で容
易に行なうことができる誤り訂正回路を提供することに
ある。The present invention has been made in consideration of these circumstances, and its purpose is to provide an error correction circuit that can easily perform function monitoring with a simple configuration.
［発明の構成］
（課題を解決するための手段）
本願第１の発明では、ディジタル信号を誤り訂正符号化
する誤り訂正符号化回路と、この誤り訂正符号化回路の
出力信号と外部からの入力信号とのいずれか一方を選択
出力する選択手段と、この選択手段が選択出力した信号
の誤り訂正符号を復号する誤り訂正復号回路とを具備し
た。[Structure of the Invention] (Means for Solving the Problems) The first invention of the present application includes an error correction encoding circuit that encodes a digital signal with error correction, an output signal of the error correction encoding circuit, and an input from the outside. and an error correction decoding circuit that decodes the error correction code of the signal selected and output by the selection means.
また本願第２の発明では、前記第１の発明に加えて、選
択手段が誤り訂正符号化回路の出力信号を選択出力して
いる状態において前記誤り訂正符号化回路への入力信号
と誤り訂正復号回路の出力信号とを比較し、一致しない
場合に前記誤り訂正符号化回路および前記誤り訂正復号
回路が異常であると判定する異常判定手段を具備した。Further, in a second invention of the present application, in addition to the first invention, in a state where the selection means selectively outputs the output signal of the error correction coding circuit, the input signal to the error correction coding circuit and the error correction decoding The apparatus is equipped with abnormality determining means for comparing the output signals of the circuit and determining that the error correction encoding circuit and the error correction decoding circuit are abnormal if they do not match.
さらに本願第３の発明では、前記第１の発明に加えて、
ディジタル信号を発生するディジタル信号発生手段と、
選択手段が誤り訂正符号化回路の出力信号を選択してい
る状態において前記ディジタル信号発生手段が発生する
ディジタル信号と誤り訂正復号回路の出力信号とを比較
し、一致しない場合に前記誤り訂正符号化回路および前
記誤り訂正復号回路が異常であると判定する異常判定手
段を具備した。Furthermore, in the third invention of the present application, in addition to the first invention,
digital signal generating means for generating a digital signal;
In a state where the selection means selects the output signal of the error correction encoding circuit, the digital signal generated by the digital signal generation means and the output signal of the error correction decoding circuit are compared, and if they do not match, the error correction encoding is performed. An abnormality determining means is provided for determining that the circuit and the error correction decoding circuit are abnormal.
（作 用）
第１の発明によれば、誤り訂正符号化回路および誤り訂
正復号回路の両方を具備しているとともに、誤り訂正符
号化回路の出力信号と外部からの入力信号とのいずれか
一方を選択して誤り訂正復号回路へと与える選択手段を
有しているため、通常時は選択手段によって外部入力を
選択することにより、誤り訂正符号化または誤り訂正復
号を行うことができる。また選択手段により誤り訂正符
号化回路の出力信号を選択することにより、誤り訂正符
号化回路で符号化された信号を誤り訂正復号回路で復号
化することができる。従って、誤り訂正符号化回路の入
力信号と誤り訂正復号回路の出力信号、すなわち当該誤
り訂正回路の入力信号と出力信号とを比較すれば、誤り
訂正符号化回路および誤り訂正復号回路、すなわち当該
誤り訂正回路が正常に動作しているか否かが分かる。(Function) According to the first invention, both the error correction encoding circuit and the error correction decoding circuit are provided, and either the output signal of the error correction encoding circuit or the input signal from the outside is input. Since it has a selection means for selecting and providing it to the error correction decoding circuit, error correction encoding or error correction decoding can be performed by selecting an external input using the selection means in normal times. Further, by selecting the output signal of the error correction encoding circuit by the selection means, the signal encoded by the error correction encoding circuit can be decoded by the error correction decoding circuit. Therefore, if the input signal of the error correction encoding circuit and the output signal of the error correction decoding circuit, that is, the input signal and the output signal of the error correction circuit, are compared, the error correction encoding circuit and the error correction decoding circuit, that is, the error It can be seen whether the correction circuit is operating normally.
また第２および第３の発明によれば、誤り訂正符号化回
路の入力信号と誤り訂正復号回路の出力信号とを比較し
てこの比較結果から当該誤り訂正回路の異常の有無を判
定するようにしているため、新たな構成を全く付加する
こと無く自己の異常の有無の判定を行うことができる。Further, according to the second and third inventions, the input signal of the error correction encoding circuit and the output signal of the error correction decoding circuit are compared, and it is determined from the comparison result whether or not there is an abnormality in the error correction circuit. Therefore, the presence or absence of an abnormality can be determined without adding any new configuration.
（実施例）
以下、図面を参照して本発明の一実施例に係る誤り訂正
回路に付き説明する。(Embodiment) An error correction circuit according to an embodiment of the present invention will be described below with reference to the drawings.
第１図は同誤り訂正回路の概略構成を示すブロック図で
ある。このように当該誤り訂正回路は、誤り訂正符号化
回路（以下、符号化回路と称する）１および誤り訂正復
号回路（以下、復号回路と称する）２の双方を有して構
成されている。ここで符号化回路１の入力側にディジタ
ル信号入力端子３が、また出力側に符号化信号出力端子
４が接続されている。さらに符号化回路１の出力側は、
セレクタ５の一方の入力端子に接続されている。このセ
レクタ５の他方の入力端子には符号化信号入力端子６が
接続されている。そしてセレクタ５は、セレクト信号入
力端子７を介して別途入力されるセレクト信号に応じて
２つの入力端子から入力される信号のうちのいずれかを
選択出力する。セレフタ５の出力端子は復号回路２の入
力端子に接続されており′、セレクタ５で選択゛された
信号は復号回路２へと入力される。復号回路２の出力端
子はディジタル信号出力端子８に接続されている。FIG. 1 is a block diagram showing a schematic configuration of the same error correction circuit. In this way, the error correction circuit is configured to include both an error correction encoding circuit (hereinafter referred to as an encoding circuit) 1 and an error correction decoding circuit (hereinafter referred to as a decoding circuit) 2. Here, a digital signal input terminal 3 is connected to the input side of the encoding circuit 1, and an encoded signal output terminal 4 is connected to the output side. Furthermore, the output side of the encoding circuit 1 is
It is connected to one input terminal of the selector 5. An encoded signal input terminal 6 is connected to the other input terminal of the selector 5 . The selector 5 selects and outputs one of the signals input from the two input terminals in accordance with a select signal input separately via the select signal input terminal 7. The output terminal of the selector 5 is connected to the input terminal of the decoding circuit 2, and the signal selected by the selector 5 is input to the decoding circuit 2. The output terminal of the decoding circuit 2 is connected to a digital signal output terminal 8.
なお以上のように構成された誤り訂正回路は、例えば集
積して１チツプのＬＳＩとしである。The error correction circuit configured as described above may be integrated into a one-chip LSI, for example.
第２図は以上のように構成された誤り訂正回路を適用し
てなるディジタルマイクロ波無線通信システムの送信装
置の要部構成を示すブロック図である。なお、第１図お
よび第４図と同一部分には同一符号を付し、その詳細な
説明を省略する。FIG. 2 is a block diagram showing the configuration of a main part of a transmitter of a digital microwave wireless communication system to which the error correction circuit configured as described above is applied. Note that the same parts as in FIGS. 1 and 4 are denoted by the same reference numerals, and detailed explanation thereof will be omitted.
図中１０が上記構成の誤り訂正回路である。この誤り訂
正回路１０のディジタル信号入力端子３はフレーム同期
ビット挿入回路４４の出力端子に接続されている。また
符号化信号出力端子４は変調回路４６の入力端子に接続
されている。すなわち当該誤り訂正回路１０は、第４図
中の誤り訂正符号化回路４５に置換えて設けられている
。なお、第２図中でフレーム同期ビット挿入回路４４の
前段および変調回路４６の後段の構成は、第４図と同様
である。10 in the figure is an error correction circuit having the above configuration. The digital signal input terminal 3 of this error correction circuit 10 is connected to the output terminal of a frame synchronization bit insertion circuit 44. Further, the encoded signal output terminal 4 is connected to an input terminal of a modulation circuit 46. That is, the error correction circuit 10 is provided in place of the error correction encoding circuit 45 in FIG. In FIG. 2, the configurations of the stage before the frame synchronization bit insertion circuit 44 and the stage after the modulation circuit 46 are the same as those in FIG. 4.
１１は制御部であり、比較回路１２および表示部１Ｂか
接続されている。ここで比較回路１２はフレーム同期ビ
ット挿入回路４４から出力されたディジタル信号、すな
わち符号化回路１への入力ディジタル信号と、復号回路
２から出力されたディジタル信号とがそれぞれ入力され
ており、この両人力信号を比較して比較結果を制御部１
］へと与える。また表示部１３は例えばＬＣＤやＬＥＤ
等により構成されたものであり、制御部１１の制御に応
じて表示動作を行う。Reference numeral 11 denotes a control section, to which the comparison circuit 12 and display section 1B are connected. Here, the comparison circuit 12 receives the digital signal output from the frame synchronization bit insertion circuit 44, that is, the input digital signal to the encoding circuit 1, and the digital signal output from the decoding circuit 2. Control unit 1 compares human signals and outputs the comparison results.
]. Further, the display section 13 is, for example, an LCD or an LED.
etc., and performs display operations under the control of the control unit 11.
ところで制御部１１は例えばマイクロコンピュータを主
制御回路として有するものであり、セレクタ制御手段１
１ａと異常判定手段１１ｂとを具備している。ここでセ
レクタ制御手段１１ａは、セレクタ５のセレクト信号を
生成出力してセレクタの切換え制御を行うものである。By the way, the control section 11 has, for example, a microcomputer as a main control circuit, and the selector control means 1
1a and an abnormality determining means 11b. Here, the selector control means 11a generates and outputs a select signal for the selector 5 to control switching of the selector.
なおセレクト信号はセレクト信号入力端子７を介してセ
レクタ５へと与えられる。また異常判定手段１１ｂは、
比較回路１２から通知される比較結果に基づいて、符号
化回路１および復号回路２が正常であるか否かを判断す
る。Note that the select signal is applied to the selector 5 via the select signal input terminal 7. Further, the abnormality determination means 11b
Based on the comparison result notified from the comparison circuit 12, it is determined whether the encoding circuit 1 and the decoding circuit 2 are normal.
次に以上のように構成された送信装置の動作を説明する
。Next, the operation of the transmitting device configured as above will be explained.
まず通常のディジタル信号送信時においては、送信端局
装置（図示せず）から出力され、ディジタル信号処理回
路（第４図中の４１）、和分演算回路（第４図中の４２
）、スピード変換回路（第４図中の４３）、フレーム同
期ビット挿入回路４４のそれぞれで種々の処理がなされ
て伝送形態とされたディジタル信号がディジタル信号入
力端子３から誤り訂正回路１０へと入力される。そして
誤り訂正回路１０に入力されたディジタル信号は符号化
回路１で誤り訂正符号化がなされたのち、変調回路４６
へと入力される。以降は従来と同様にして送信がなされ
る。First, during normal digital signal transmission, the signal is output from the transmitting terminal device (not shown), and is sent to the digital signal processing circuit (41 in Figure 4), the summation calculation circuit (42 in Figure 4)
), the speed conversion circuit (43 in FIG. 4), and the frame synchronization bit insertion circuit 44 perform various processing to convert the digital signal into a transmission form, and the digital signal is input from the digital signal input terminal 3 to the error correction circuit 10. be done. The digital signal input to the error correction circuit 10 is subjected to error correction encoding in the encoding circuit 1, and then sent to the modulation circuit 46.
is input to. Thereafter, transmission is performed in the same manner as before.
この通常のディジタル信号送信時においては、セレクタ
５は符号化信号入力端子６（オープン状態）側を選択し
ており、復号回路２には信号は入力されない。During this normal digital signal transmission, the selector 5 selects the encoded signal input terminal 6 (open state), and no signal is input to the decoding circuit 2.
このような状態において、例えば図示しない操作スイッ
チなどからの指示入力などによって誤り訂正回路１０の
機能検査の実行が指示されると、制御部１１はセレクタ
制御手段１１ａによってセレクタ５が符号化回路１側を
選択するようセレクタ５を制御する。これにより、復号
回路２へと符号化回路１でディジタル信号を誤り訂正符
号化した符号化信号が与えられる。かくして符号化信号
は復号回路２で即座に復号されたのち、比較回路１２へ
と入力され、この比較回路１２て符号化回路１の入力デ
ィジタル信号（フレーム同期ビット挿入回路４４の出力
信号）と比較される。In such a state, when execution of a functional test of the error correction circuit 10 is instructed by inputting an instruction from an operation switch (not shown), the control section 11 causes the selector control means 11a to switch the selector 5 to the encoding circuit 1 side. The selector 5 is controlled to select. As a result, an encoded signal obtained by error correction encoding the digital signal in the encoding circuit 1 is provided to the decoding circuit 2. In this way, the encoded signal is immediately decoded by the decoding circuit 2 and then input to the comparison circuit 12, where it is compared with the input digital signal of the encoding circuit 1 (the output signal of the frame synchronization bit insertion circuit 44). be done.
制御部１１は、セレクタ５が符号化回路１側を選択する
ようセレクタ５を制御している状態において比較回路１
２が出力する比較結果を監視している。この比較結果の
監視は、異常判定手段１１ｂを用いて行われ、復号回路
２から出力されたディジタル信号と符号化回路１への入
力ディジタル信号とが同一信号であるか否かの監視を行
う。The control unit 11 controls the comparator circuit 1 while the selector 5 is controlling the selector 5 to select the encoding circuit 1 side.
The comparison results output by 2 are monitored. This comparison result is monitored using the abnormality determining means 11b, which monitors whether the digital signal output from the decoding circuit 2 and the digital signal input to the encoding circuit 1 are the same signal.
ここで、符号化回路１および復号回路２がともに正常に
動作していれば、当然のことながら符号化回路１への入
力ディジタル信号と復号回路２の出力ディジタル信号と
は同一信号となる。従って制御部１１（異常判定手段１
１ｂ）は、比較回路１２から通知された比較結果が「不
一致」であった場合、誤り訂正回路１０に異常が生じて
いると判定する。このように制御部１１は誤り訂正回路
１０に異常が生じていると判定すると、その旨を表示部
１３に表示する。この表示部１３への表示は、例えばＬ
ＥＤの点灯や、ＬＣＤへのメツセージの表示などである
。Here, if both the encoding circuit 1 and the decoding circuit 2 are operating normally, the input digital signal to the encoding circuit 1 and the output digital signal from the decoding circuit 2 will of course be the same signal. Therefore, the control section 11 (abnormality determination means 1
1b) determines that an abnormality has occurred in the error correction circuit 10 when the comparison result notified from the comparison circuit 12 is "non-coincidence". In this manner, when the control section 11 determines that an abnormality has occurred in the error correction circuit 10, it displays this on the display section 13. The display on the display unit 13 is, for example, L
These include lighting up the ED and displaying a message on the LCD.
かくして誤り訂正回路１０の機能検査が終了すると、制
御部１１はセレクタ制御手段１１ａにより、セレクタ５
が符号化信号入力端子６（オープン状態）側を選択する
ようセレクタ５を制御する。When the function test of the error correction circuit 10 is thus completed, the control section 11 causes the selector control means 11a to select the selector 5.
controls the selector 5 to select the encoded signal input terminal 6 (open state) side.
第３図は誤り訂正回路１０を適用してなるディジタルマ
イクロ波無線通信システムの受信装置の要部構成を示す
図である。なお、第１図、第２図および第４図と同一部
分には同一符号を付し、その詳細な説明を省略する。FIG. 3 is a diagram showing the main part configuration of a receiving device of a digital microwave wireless communication system to which the error correction circuit 10 is applied. Note that the same parts as in FIGS. 1, 2, and 4 are denoted by the same reference numerals, and detailed explanation thereof will be omitted.
このように誤り訂正回路１０を受信装置に適用する場合
、ディジタル信号入力端子３には信号発生回路１４の出
力端子が接続されている。また符号化信号入力端子６は
復調回路５５の出力端子に、ディジタル信号出力端子８
はフレーム同期回路５７の入力端子にそれぞれ接続され
ている。すなわち当該誤り訂正回路１０は、第４図中の
誤り訂正復号回路５６に置換えて設けられている。なお
、第３図中で復調回路５５の前段およびフレーム同期回
路５７の後段の構成は、第４図と同様である。When the error correction circuit 10 is applied to a receiving device in this way, the output terminal of the signal generation circuit 14 is connected to the digital signal input terminal 3. Further, the encoded signal input terminal 6 is connected to the output terminal of the demodulation circuit 55, and the digital signal output terminal 8 is connected to the output terminal of the demodulation circuit 55.
are connected to input terminals of the frame synchronization circuit 57, respectively. That is, the error correction circuit 10 is provided in place of the error correction decoding circuit 56 in FIG. Note that the configurations of the stage before the demodulation circuit 55 and the stage after the frame synchronization circuit 57 in FIG. 3 are the same as those in FIG. 4.
そして比較回路１２には、復号回路２の出力信号と、信
号発生回路１４の出力信号とかそれぞれ入力されている
。ここで信号発生回路１４は、第２図中のフレーム同期
ビット挿入回路４４が出力するものと同一フォーマット
の所定のディジタル信号を発生して出力するものである
。なお、送信装置４０と同様な構成の送信装置が一体に
構成された送受信装置である場合には、信号発生回路１
４はディジタル信号処理回路で代用できる。The comparison circuit 12 receives the output signal of the decoding circuit 2 and the output signal of the signal generation circuit 14, respectively. Here, the signal generation circuit 14 generates and outputs a predetermined digital signal having the same format as that output by the frame synchronization bit insertion circuit 44 in FIG. Note that if the transmitting device having the same configuration as the transmitting device 40 is an integrated transmitting/receiving device, the signal generating circuit 1
4 can be replaced by a digital signal processing circuit.
かくして以上のように構成された受信装置では、通常の
ディジタル信号送信時においては、セレクタ５か符号化
信号入力端子６側を選択しており、復号化回路２には復
調回路５５で受信信号を復調して得られたディジタル信
号（誤り訂正符号化されている）が入力される。従って
、復調回路５５から出力されたディジタル信号は復号回
路２で誤り訂正符号が復号されたのち、フレーム同期回
路５７へと与えられる。以降は従来と同様にして元のデ
ィジタルデータが再生されて受信端局装置（図示せず）
へと与えられる。Thus, in the receiving device configured as described above, during normal digital signal transmission, the selector 5 or the encoded signal input terminal 6 side is selected, and the received signal is sent to the decoding circuit 2 by the demodulation circuit 55. A digital signal obtained by demodulation (error correction encoded) is input. Therefore, the digital signal output from the demodulation circuit 55 is given to the frame synchronization circuit 57 after the error correction code is decoded by the decoding circuit 2. After that, the original digital data is reproduced in the same manner as before and sent to the receiving terminal equipment (not shown).
given to.
この状態において、例えば図示しない操作スイッチなど
からの指示入力などによって誤り訂正回路１０の機能検
査の実行が指示されると、制御部１１はセレクタ制御手
段１１ａによってセレクタ５が符号化回路１側を選択す
るようセレクタ５を制御する。これにより、復号回路２
へと符号化回路１で、信号発生回路１４が出力したディ
ジタル信号を誤り訂正符号化した符号化信号が与えられ
る。かくして符号化信号は復号回路２で即座に復号され
たのち、比較回路１２へと入力され、この比較回路１２
で符号化回路１の入力ディジタル信号（信号発生回路１
４の出力信号）と比較される。In this state, when execution of the function test of the error correction circuit 10 is instructed by an instruction input from an operation switch (not shown), etc., the control section 11 causes the selector 5 to select the encoding circuit 1 side by the selector control means 11a. The selector 5 is controlled to do so. As a result, the decoding circuit 2
The encoder circuit 1 receives an encoded signal obtained by error-correcting encoding of the digital signal output from the signal generating circuit 14. In this way, the encoded signal is immediately decoded by the decoding circuit 2 and then input to the comparator circuit 12.
The input digital signal of the encoding circuit 1 (signal generation circuit 1
4 output signal).
制御部１２は、セレクタ５が符号化回路１側を選択する
ようセレクータ５を制御している状態において比較回路
１２が出力する比較結果を監視している。この比較結果
の監視は、異常判定手段１１ｂを用いて行われ、復号回
路２から出力されたディジタル信号と符号化回路１への
入力ディジタル信号とが同一信号であるか否かの監視を
行う。The control unit 12 monitors the comparison result output by the comparison circuit 12 while the selector 5 is controlling the selector 5 to select the encoding circuit 1 side. This comparison result is monitored using the abnormality determining means 11b, which monitors whether the digital signal output from the decoding circuit 2 and the digital signal input to the encoding circuit 1 are the same signal.
ここで、符号化回路１および復号回路２かともに正常に
動作していれば、当然のことながら符号化回路１への入
力ディジタル信号と復号回路２の出力ディジタル信号と
は同一信号となる。従って制御部１１（異常判定手段１
１ｂ）は、比較回路１２から通知された比較結果が「不
一致」であった場合、誤り訂正回路１０に異常が生じて
いると判定する。このように制御部１１は誤り訂正回路
１０に異常が生じていると判定すると、その旨を表示部
１３に表示する。Here, if both the encoding circuit 1 and the decoding circuit 2 are operating normally, the input digital signal to the encoding circuit 1 and the output digital signal from the decoding circuit 2 will of course be the same signal. Therefore, the control section 11 (abnormality determination means 1
1b) determines that an abnormality has occurred in the error correction circuit 10 when the comparison result notified from the comparison circuit 12 is "non-coincidence". In this manner, when the control section 11 determines that an abnormality has occurred in the error correction circuit 10, it displays this on the display section 13.
かくして誤り訂正回路１０の機能検査が終了すると、制
御部１１はセレクタ制御手段１１ａｌ：：より、セレク
タ５が符号化信号入力端子６側を選択するようセレクタ
５を制御する。When the function test of the error correction circuit 10 is thus completed, the control section 11 controls the selector 5 by the selector control means 11al:: so that the selector 5 selects the encoded signal input terminal 6 side.
このように本誤り訂正回路であれば、符号化回路１と復
号回路２との双方を有し、かつ復号回路２への入力信号
は、外部からの入力信号または誤り訂正回路１の出力信
号のいずれかを選択するよう切換えることが可能となっ
ているため、符号化回路１の出力を復号回路２に入力す
るよう制御するセレクタ制御手段１１ａと、符号化回路
１の入力信号と復号回路２の出力信号とを比較する比較
回路１２と、この比較回路１２による比較結果から正常
／異常を判定する異常判定手段１１ｂなどの簡単な回路
を付加するのみで容易に当該誤り訂正回路１０の機能検
査を行うことができる。In this way, the present error correction circuit has both an encoding circuit 1 and a decoding circuit 2, and the input signal to the decoding circuit 2 is an input signal from the outside or an output signal of the error correction circuit 1. Since it is possible to switch to select one of the two, the selector control means 11a controls the input of the output of the encoding circuit 1 to the decoding circuit 2, and the input signal of the encoding circuit 1 and the input signal of the decoding circuit 2. The function of the error correction circuit 10 can be easily tested by simply adding simple circuits such as a comparison circuit 12 that compares the output signal with the output signal, and an abnormality determination means 11b that determines normality/abnormality from the comparison result of the comparison circuit 12. It can be carried out.
なお本発明は上記実施例に限定されるものではない。例
えば、上記実施例では符号化回路１．復号回路２および
セレクタ５により構成し、必要に応じて回路を付加して
監視機能を実現するものとなっているが、送信装置用の
誤り訂正回路とじては制御部１１および比較回路１２を
、また受信装置用の誤り訂正回路としては制御部１１．
比較回路１２および信号発生回路１４を含めて構成する
ことにより、予め自己の監視機能を有した誤り訂正回路
とすることができる。また、上記実施例ではセレクタ制
御手段１１ａおよび異常判定手段１１ｂをマイクロコン
ピュータにより実現しているが、例えばロジック回路等
によりノ１−ド的に構成することもできる。さらに上記
実施例では本発明に係る誤り訂正回路をディジタルマイ
クロ波無線通信システムの送信装置または受信装置に適
用して説明しているが、どのようなディジタル通信シス
テムであっても適用が可能である。このほか、本発明の
要旨を逸脱しない範囲で種々の変形実施が可能である。Note that the present invention is not limited to the above embodiments. For example, in the above embodiment, the encoding circuit 1. It consists of a decoding circuit 2 and a selector 5, and additional circuits are added as necessary to realize a monitoring function, but the error correction circuit for the transmitting device includes a control section 11 and a comparison circuit 12. Further, as an error correction circuit for the receiving device, the control unit 11.
By configuring the circuit to include the comparison circuit 12 and the signal generation circuit 14, it is possible to form an error correction circuit that already has its own monitoring function. Further, in the above embodiment, the selector control means 11a and the abnormality determination means 11b are implemented by a microcomputer, but they may also be configured in a node-like manner using, for example, a logic circuit. Further, in the above embodiments, the error correction circuit according to the present invention is applied to a transmitting device or a receiving device of a digital microwave wireless communication system, but it can be applied to any digital communication system. . In addition, various modifications can be made without departing from the gist of the present invention.
［発明の効果］
本願第１の発明では、ディジタル信号を誤り訂正符号化
する誤り訂正符号化回路と、この誤り訂正符号化回路の
出力信号と外部からの入力信号とのいずれか一方を選択
出力する選択手段と、この選択手段が選択出力した信号
の誤り訂正符号を復号する誤り訂正復号回路とを具備し
た。[Effects of the Invention] The first invention of the present application includes an error correction encoding circuit that encodes a digital signal with error correction encoding, and selectively outputs either an output signal of the error correction encoding circuit or an input signal from the outside. and an error correction decoding circuit that decodes the error correction code of the signal selected and output by the selection means.
また本願第２の発明では、前記第１の発明に加えて、選
択手段が誤り訂正符号化回路の出力信号を選択出力して
いる状態において前記誤り訂正符号化回路への入力信号
と誤り訂正復号回路の出力信号とを比較し、一致しない
場合に前記誤り訂正符号化回路および前記誤り訂正復号
回路が異常であると判定する異常判定手段を具備した。Further, in a second invention of the present application, in addition to the first invention, in a state where the selection means selectively outputs the output signal of the error correction coding circuit, the input signal to the error correction coding circuit and the error correction decoding The apparatus is equipped with abnormality determining means for comparing the output signals of the circuit and determining that the error correction encoding circuit and the error correction decoding circuit are abnormal if they do not match.
さらに本願第３の発明では、前記第１の発明に加えて、
ディジタル信号を発生するディジタル信号発生手段と、
選択手段が誤り訂正符号化回路の出力信号を選択してい
る状態において前記ディジタル信号発生手段が発生する
ディジタル信号と誤り訂正復号回路の出力信号とを比較
し、一致しない場合に前記誤り訂正符号化回路および前
記誤り訂正復号回路が異常であると判定する異常判定手
段を具備した。Furthermore, in the third invention of the present application, in addition to the first invention,
digital signal generating means for generating a digital signal;
In a state where the selection means selects the output signal of the error correction encoding circuit, the digital signal generated by the digital signal generation means and the output signal of the error correction decoding circuit are compared, and if they do not match, the error correction encoding is performed. An abnormality determining means is provided for determining that the circuit and the error correction decoding circuit are abnormal.
これにより、機能監視を簡易な構成で容易に行なうこと
ができる誤り訂正回路となる。This provides an error correction circuit that can easily perform function monitoring with a simple configuration.
第１図乃至第３図は本発明の７実施例に係る誤り訂正回
路を説明する図であり、第１図は概略構成を示すブロッ
ク図、第２図は第１図示の誤り訂正回路を適用してなる
ディジタルマイクロ波無線通信システムの送信装置の要
部構成を示すブロック図、第３図は第１図示の誤り訂正
回路を適用してなるディジタルマイクロ波無線通信シス
テムの受信装置の要部構成を示すブロック図、第４図は
従来技術を説明する図である。
１・・・誤り訂正符号化回路、２・・・誤り訂正復号回
路、５・・・セレクタ、１０・・・誤り訂正回路、１１
・・・制御部、ｌｌａ・・・セレクタ制御手段、１１ｂ
・・・異常判定手段、１２・・・比較回路、１３・・・
表示部、１４・・・信号発生回路。1 to 3 are diagrams illustrating error correction circuits according to seven embodiments of the present invention, FIG. 1 is a block diagram showing a schematic configuration, and FIG. 2 is a diagram to which the error correction circuit shown in FIG. 1 is applied. FIG. 3 is a block diagram showing the main part configuration of a transmitting device of a digital microwave wireless communication system formed by the above-mentioned system, and FIG. FIG. 4 is a block diagram illustrating the prior art. DESCRIPTION OF SYMBOLS 1... Error correction encoding circuit, 2... Error correction decoding circuit, 5... Selector, 10... Error correction circuit, 11
...Control unit, lla...Selector control means, 11b
... Abnormality determination means, 12... Comparison circuit, 13...
Display section, 14... signal generation circuit.
Claims (3)
号化回路と、 この誤り訂正符号化回路の出力信号と外部からの入力信
号とのいずれか一方を選択出力する選択手段と、 この選択手段が選択出力した信号の誤り訂正符号を復号
する誤り訂正復号回路とを具備してなることを特徴とす
る誤り訂正回路。(1) An error correction encoding circuit that encodes a digital signal with error correction; a selection means that selectively outputs either an output signal of the error correction encoding circuit or an external input signal; An error correction circuit comprising: an error correction decoding circuit that decodes an error correction code of a selectively outputted signal.
号化回路と、 この誤り訂正符号化回路の出力信号と外部からの入力信
号とのいずれか一方を選択出力する選択手段と、 この選択手段が選択出力した信号の誤り訂正符号を復号
する誤り訂正復号回路と、 前記選択手段が前記誤り訂正符号化回路の出力信号を選
択出力している状態において前記誤り訂正符号化回路へ
の入力信号と前記誤り訂正復号回路の出力信号とを比較
し、一致しない場合に前記誤り訂正符号化回路および前
記誤り訂正復号回路が異常であると判定する異常判定手
段とを具備したことを特徴とする誤り訂正回路。(2) an error correction encoding circuit for error correction encoding a digital signal; a selection means for selectively outputting either an output signal of the error correction encoding circuit or an input signal from an external source; an error correction decoding circuit that decodes an error correction code of a selectively outputted signal; and an input signal to the error correction encoding circuit and the An error correction circuit comprising an abnormality determination means for comparing the output signal of the error correction decoding circuit and determining that the error correction encoding circuit and the error correction decoding circuit are abnormal if they do not match. .
路と、 このディジタル信号発生回路が発生したディジタル信号
を誤り訂正符号化する誤り訂正符号化回路と、 前記誤り訂正符号化回路の出力信号と外部からの入力信
号とのいずれか一方を選択出力する選択手段と、 この選択手段が選択出力した信号の誤り訂正符号を復号
する誤り訂正復号回路と、 前記選択手段が前記誤り訂正符号化回路の出力信号を選
択している状態において前記ディジタル信号発生手段が
発生するディジタル信号と前記誤り訂正復号回路の出力
信号とを比較し、一致しない場合に前記誤り訂正符号化
回路および前記誤り訂正復号回路が異常であると判定す
る異常判定手段とを具備したことを特徴とする誤り訂正
回路。(3) A digital signal generation circuit that generates a digital signal, an error correction encoding circuit that encodes the digital signal generated by the digital signal generation circuit with error correction encoding, and an output signal of the error correction encoding circuit and an external signal. a selection means for selectively outputting one of the input signals; an error correction decoding circuit for decoding the error correction code of the signal selected and output by the selection means; In the selected state, the digital signal generated by the digital signal generating means and the output signal of the error correction decoding circuit are compared, and if they do not match, it is determined that the error correction encoding circuit and the error correction decoding circuit are abnormal. An error correction circuit comprising an abnormality determination means for determining.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02044495A JP3135546B2 (en) | 1990-02-27 | 1990-02-27 | Error correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02044495A JP3135546B2 (en) | 1990-02-27 | 1990-02-27 | Error correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248625A true JPH03248625A (en) | 1991-11-06 |
| JP3135546B2 JP3135546B2 (en) | 2001-02-19 |
Family
ID=12693136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02044495A Expired - Fee Related JP3135546B2 (en) | 1990-02-27 | 1990-02-27 | Error correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135546B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107790593A (en) * | 2017-10-26 | 2018-03-13 | 重庆邓氏厨具制造有限公司 | One kind forges cutter blank roll forming forming machine |
-
1990
- 1990-02-27 JP JP02044495A patent/JP3135546B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107790593A (en) * | 2017-10-26 | 2018-03-13 | 重庆邓氏厨具制造有限公司 | One kind forges cutter blank roll forming forming machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3135546B2 (en) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43907E1 (en) | Radio transmission method and radio transmission device | |
| EP0530633A2 (en) | Intelligent interconnects for broadband optical networking | |
| EP0145983B1 (en) | Digital radio relay equipment and method | |
| JPH03248625A (en) | Error correction circuit | |
| JP2000253187A (en) | Audio communications equipment | |
| JP2000092033A (en) | High speed data transmission reception system | |
| JP2001230704A (en) | Radio transmitter-receiver | |
| US6961366B1 (en) | System and method for redundant path connections in digital communications network | |
| JPH1141146A (en) | Radio communication equipment | |
| JP2560617B2 (en) | Hot standby transmission / reception system | |
| US6882644B1 (en) | System and method for diagnostic multicast switching | |
| JPH11215013A (en) | Digital microwave radio communication device | |
| JP2814954B2 (en) | Transmission hot standby system | |
| JPH0620193B2 (en) | Line monitoring method | |
| JPH10243054A (en) | Transmission code variable transmission equipment, transmission code variable reception equipment and transmission code variable communication system | |
| JP2003163623A (en) | Digital modulation radio repeater | |
| JPS6350220A (en) | Error correction system | |
| US20050226311A1 (en) | Radio base station apparatus | |
| JPH02121429A (en) | Data transmission equipment | |
| JPH07121142B2 (en) | Transmission line selection method | |
| JPH0955777A (en) | Communication device with loop-back function, and modulator demodulator with loop-back function | |
| JP2859086B2 (en) | Path monitoring device | |
| JPH05291982A (en) | Line switching system | |
| JP3705753B2 (en) | Digital wireless transmission device | |
| JPH07177539A (en) | Operating mode setting system for digital trunk |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |