JPH03246973A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH03246973A JPH03246973A JP4402090A JP4402090A JPH03246973A JP H03246973 A JPH03246973 A JP H03246973A JP 4402090 A JP4402090 A JP 4402090A JP 4402090 A JP4402090 A JP 4402090A JP H03246973 A JPH03246973 A JP H03246973A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- semiconductor film
- thin film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000007935 neutral effect Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 2
- 229910052799 carbon Inorganic materials 0.000 claims 2
- 239000010453 quartz Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001146 hypoxic effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、薄膜トランジスタおよびその製造方法に関す
る。
る。
(従来の技術)
多結晶シリコンを使用した薄膜トランジスタの開発か盛
んに行なわれ、これを応用したイメーンセンサ(特開昭
60−22881号公報)、感熱へ・ソト(特開昭82
−181473号公報)、液晶デイスプレィ等、様々な
製品か生み出されている。
んに行なわれ、これを応用したイメーンセンサ(特開昭
60−22881号公報)、感熱へ・ソト(特開昭82
−181473号公報)、液晶デイスプレィ等、様々な
製品か生み出されている。
これらは、いずれも絶縁基板上に多結晶シリコンを用い
て薄膜トランジスタを形成し、駆動回路もしくはスイッ
チング素子を構成している。
て薄膜トランジスタを形成し、駆動回路もしくはスイッ
チング素子を構成している。
多結晶シリコンは薄膜トランジスタの活性層として使用
され、次のような方法で基板上に形成されている。
され、次のような方法で基板上に形成されている。
■低温で非晶質シリコンを成膜しその後熱処理をほどこ
し、結晶粒径を成長させ移動度等を向上させる。
し、結晶粒径を成長させ移動度等を向上させる。
■多結晶シリコンを成膜しその後シリコンイオンインプ
ランテーションでアモルファス化し、その後熱処理を施
して結晶粒径を成長させ、移動度等を向上させる。
ランテーションでアモルファス化し、その後熱処理を施
して結晶粒径を成長させ、移動度等を向上させる。
また、多結晶シリコンの結晶粒の界面等に存在すると考
えられる未結合手の影響を軽減させるために、成膜後の
シリコン膜もしくは、上記■、■の技術を適用した膜に
、さらに水素プラズマアニールなとて水素を混入させ、
シリコンの未結合手と水素とを結合させて電気的に安定
させることか行われている。
えられる未結合手の影響を軽減させるために、成膜後の
シリコン膜もしくは、上記■、■の技術を適用した膜に
、さらに水素プラズマアニールなとて水素を混入させ、
シリコンの未結合手と水素とを結合させて電気的に安定
させることか行われている。
(発明か解決しようとする課題)
ところで、さらに高品質を目指してよりトランジスタ特
性を向上させるには、多結晶シリコンの結晶粒径サイズ
や界面の状態を改善してもあるところで限界か生じ、特
性を向上させることか難しくなっている。
性を向上させるには、多結晶シリコンの結晶粒径サイズ
や界面の状態を改善してもあるところで限界か生じ、特
性を向上させることか難しくなっている。
すなわち、電子の移動度がある値に達すると、測定温度
を徐々に変化させても移動度の値はほとんど温度に影響
されず、一定値のまま向上しないのである。
を徐々に変化させても移動度の値はほとんど温度に影響
されず、一定値のまま向上しないのである。
これは、多結晶シリコンに含まれる電気的中性不純物の
酸素か影響していると考えられる。この電気的中性不純
物である酸素は、多結晶中に1019/cII13程度
混入しており、主にシリコンの成膜時、すなわち、化学
気相蒸着を行う際に混入すると考えられる。
酸素か影響していると考えられる。この電気的中性不純
物である酸素は、多結晶中に1019/cII13程度
混入しており、主にシリコンの成膜時、すなわち、化学
気相蒸着を行う際に混入すると考えられる。
化学気相蒸着は、通常、横型の減圧化学気相蒸着装置を
使用しているのであるが、この装置では炉に取りつけで
あるふたを開けた時点から、炉内に空気の進入が始まり
、ウニ/\−の挿入、取り出しは、空気か混入した状態
で行なわれることになる。また、混入した空気を取り除
く技術も確立されていない。
使用しているのであるが、この装置では炉に取りつけで
あるふたを開けた時点から、炉内に空気の進入が始まり
、ウニ/\−の挿入、取り出しは、空気か混入した状態
で行なわれることになる。また、混入した空気を取り除
く技術も確立されていない。
そして、これらは、半導体膜成膜炉のふたの取りつけ部
か高真空排気に耐え得る構造になっていないという装置
的な要因が絡んでいる。
か高真空排気に耐え得る構造になっていないという装置
的な要因が絡んでいる。
本発明はこのような課題を解決するためになされたもの
で、より高い移動度を実現させる薄膜トランジスタと、
その製造方法を提供することを目的とする。
で、より高い移動度を実現させる薄膜トランジスタと、
その製造方法を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明の薄膜トランジスタは、絶縁基体と、この絶縁基
体上に形成された半導体膜からなるチャネル部およびソ
ース・トレイン部と、前記半導体膜にゲート絶縁膜を介
して形成されたゲート配線とを有する薄膜トランジスタ
ーにおいて、前記チャネル部を構成する半導体膜か含有
する電気的中性不純物の濃度が、1018/C113以
下であることを特徴としている。
体上に形成された半導体膜からなるチャネル部およびソ
ース・トレイン部と、前記半導体膜にゲート絶縁膜を介
して形成されたゲート配線とを有する薄膜トランジスタ
ーにおいて、前記チャネル部を構成する半導体膜か含有
する電気的中性不純物の濃度が、1018/C113以
下であることを特徴としている。
また、本発明の薄膜トランジスタの製造方法は、半導体
膜を形成するための成膜用容器内部の全圧力月0−−5
torr以下になるまで排気し、排気後に絶縁基体上に
半導体膜を形成する工程と、前記半導体膜にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上にゲート電極
を形成する工程と、前記半導体膜を、電気的不純物濃度
が1018/Cll13以下であるチャネル部と、電気
的中性不純物を高濃度で含有するrノース・ドレイン部
とに分離する工程と、前記絶縁基体上に絶縁層を形成す
る工程と、前記絶縁層上に配線層を形成する工程とを有
することを特徴としている。
膜を形成するための成膜用容器内部の全圧力月0−−5
torr以下になるまで排気し、排気後に絶縁基体上に
半導体膜を形成する工程と、前記半導体膜にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上にゲート電極
を形成する工程と、前記半導体膜を、電気的不純物濃度
が1018/Cll13以下であるチャネル部と、電気
的中性不純物を高濃度で含有するrノース・ドレイン部
とに分離する工程と、前記絶縁基体上に絶縁層を形成す
る工程と、前記絶縁層上に配線層を形成する工程とを有
することを特徴としている。
本発明において、多結晶シリコン膜はたとえばLX 1
0−’ torr未満に排気された装置内で成膜する
。このとき、残留ガスは空気であると考えると酸素の割
合は、30%程度であるため酸素分圧は0.3 X 1
0−’ torrである。
0−’ torr未満に排気された装置内で成膜する
。このとき、残留ガスは空気であると考えると酸素の割
合は、30%程度であるため酸素分圧は0.3 X 1
0−’ torrである。
この後、反応ガスを導入し成膜圧力を0.4torr程
度にもどす。このとき、酸素分圧は最大0.75X10
−’ torr(−0,3X 10−’ ) 10.
4)程度となる。
度にもどす。このとき、酸素分圧は最大0.75X10
−’ torr(−0,3X 10−’ ) 10.
4)程度となる。
このような酸素分圧の条件において、装置内に含まれる
酸素のモル数nを気体の状態方程式に従って求めると、 n −P V / RT = (0,75X 10−’ X 133 X 1.
3 X 1O−2)8.3X (273+600) −1,8X10−8 sol となる。
酸素のモル数nを気体の状態方程式に従って求めると、 n −P V / RT = (0,75X 10−’ X 133 X 1.
3 X 1O−2)8.3X (273+600) −1,8X10−8 sol となる。
これがすべて反応生成物に取り込まれたとすると、その
濃度C8は、 C=lX 1016/ Cm” −(6X 1023X
1.8 X 1O−8)となる。
濃度C8は、 C=lX 1016/ Cm” −(6X 1023X
1.8 X 1O−8)となる。
実際問題では、残留ガスが気体の状態方程式からはずれ
ることと、5i−8i結合よりも5t−0結合の方か安
定であることから反応し易いため、実際の反応生成物中
・の酸素濃度は、はぼ1018/cm’程度となる。
ることと、5i−8i結合よりも5t−0結合の方か安
定であることから反応し易いため、実際の反応生成物中
・の酸素濃度は、はぼ1018/cm’程度となる。
すなわちこのことから、成膜を行う装置内部の全圧を前
もって10−’ torr以下に排気することにより
、成膜される膜の電気的中性不純物濃度は、1018/
cm3以下となり、薄膜トランジスタの移動度向上が可
能となる。
もって10−’ torr以下に排気することにより
、成膜される膜の電気的中性不純物濃度は、1018/
cm3以下となり、薄膜トランジスタの移動度向上が可
能となる。
(作 用)
移動度の向上を妨げる原因としては、様々な要因が考え
られるが、本発明者らは多結晶シリコン中に含まれる電
気的中性不純物である酸素に着目した。
られるが、本発明者らは多結晶シリコン中に含まれる電
気的中性不純物である酸素に着目した。
第4図は、多結晶シリコン中に含まれる酸素量を変え、
温度と移動度との関係を調べた結果である。X印は酸素
混入サンプルの結果であり、○印は低酸素サンプルの結
果を示している。
温度と移動度との関係を調べた結果である。X印は酸素
混入サンプルの結果であり、○印は低酸素サンプルの結
果を示している。
第4図から明らかなように、酸素含有量の多い多結晶シ
リコンは移動度の値が横這い状態で、向上が見られない
。
リコンは移動度の値が横這い状態で、向上が見られない
。
さらに、第3図に示した理論的な計算結果からも、電気
的中性不純物濃度が1018/cI01を超えて混入す
ると移動度に影響か現れはじめることかわかる。
的中性不純物濃度が1018/cI01を超えて混入す
ると移動度に影響か現れはじめることかわかる。
本発明では、シリコンの薄膜形成時の雰囲気を所定の状
態にコントロールして、多結晶シリコンの含有する電気
的中性不純物濃度を1018/cm”以下としているた
め、移動度向上の範囲を拡大し、より高品質化を図るこ
とができる。
態にコントロールして、多結晶シリコンの含有する電気
的中性不純物濃度を1018/cm”以下としているた
め、移動度向上の範囲を拡大し、より高品質化を図るこ
とができる。
(実施例)
次に、本発明の実施例について図面を用いて説明する。
第1図は、本発明の一実施例である薄膜トランジスタを
示す図である。
示す図である。
同図において、石英基板1上には多結晶シリコンによる
半導体膜2が、化学気相エツチング法(CDE)等によ
って島状に2000人の厚さで形成され、チャネル部を
構成している。
半導体膜2が、化学気相エツチング法(CDE)等によ
って島状に2000人の厚さで形成され、チャネル部を
構成している。
このチャネル部となる多結晶シリコンの電気的中性不純
物濃度は1018/cm1以下とされている。
物濃度は1018/cm1以下とされている。
半導体膜2上には、塩酸酸化法等でゲート酸化膜3が数
100人の厚さで形成され、さらに、ゲート電極用配線
が減圧化学気相蒸着法(LP−CVD)等で形成され、
その後、反応性イオンエツチング法(RIE)等でパタ
ーニングすることにより、ゲート電極4が形成されてい
る。
100人の厚さで形成され、さらに、ゲート電極用配線
が減圧化学気相蒸着法(LP−CVD)等で形成され、
その後、反応性イオンエツチング法(RIE)等でパタ
ーニングすることにより、ゲート電極4が形成されてい
る。
半導体膜2の周囲には、イオン打ち込みによってソース
・ドレイン部5か形成されている。
・ドレイン部5か形成されている。
さらに、ソース・ドレイン部5の周囲の石英基板1上に
は、常圧化学気相蒸着法等により、層間絶縁膜6が形成
されており、RIEて形成された所定のコンタクトホー
ル7の部分に、アルミニウムまたはアルミニウム合金等
で配線層8が形成されている。
は、常圧化学気相蒸着法等により、層間絶縁膜6が形成
されており、RIEて形成された所定のコンタクトホー
ル7の部分に、アルミニウムまたはアルミニウム合金等
で配線層8が形成されている。
このような薄膜トランジスタにおける半導体膜は、たと
えば第2図に示す縦型の減圧CVD装置を用いて形成す
ることができる。
えば第2図に示す縦型の減圧CVD装置を用いて形成す
ることができる。
第2図において、縦型の減圧CVD装置20には、底板
21に高真空排気用のターボポンプ22と、残留ガスの
分析を行なうためのモニター23とが連結されている。
21に高真空排気用のターボポンプ22と、残留ガスの
分析を行なうためのモニター23とが連結されている。
また、底板21とペルジャー24とは、2重のOリング
25でシールされ、10−’ torr以下でも充分
に気密か保たれるようになっている。
25でシールされ、10−’ torr以下でも充分
に気密か保たれるようになっている。
この減圧CVD装置20を使用する場合は、ますはじめ
に装置内を加熱、排気する。そして、ウェハーを投入し
、さらに加熱して高真空排気を行い、装置内を10−’
torr以下に設定する。
に装置内を加熱、排気する。そして、ウェハーを投入し
、さらに加熱して高真空排気を行い、装置内を10−’
torr以下に設定する。
次いで、モニター23による残留ガス分析を行ない、酸
素、窒素等の分圧が所定の値(たとえば1O−5tor
r以下)に達した時点で反応ガスを導入口26より導入
して成膜を行なう。
素、窒素等の分圧が所定の値(たとえば1O−5tor
r以下)に達した時点で反応ガスを導入口26より導入
して成膜を行なう。
このような条件下で成膜を行うことにより、生成される
多結晶シリコンの電気的中性不純物濃度は1018/c
I113以下となり、移動度の向上が実現された。
多結晶シリコンの電気的中性不純物濃度は1018/c
I113以下となり、移動度の向上が実現された。
[発明の効果]
以上説明したように、本発明によれば半導体膜成膜前に
、成膜容器内部を10−’ torr以下の圧力まで排
気し、低い分圧条件で多結晶シリコンを成膜することに
より、生成される多結晶シリコン膜の電気的中性不純物
濃度を所定の濃度以下に抑え、薄膜トランジスタにおけ
る移動度の向上を図ることかできる。
、成膜容器内部を10−’ torr以下の圧力まで排
気し、低い分圧条件で多結晶シリコンを成膜することに
より、生成される多結晶シリコン膜の電気的中性不純物
濃度を所定の濃度以下に抑え、薄膜トランジスタにおけ
る移動度の向上を図ることかできる。
第1図は本発明による一実施例の薄膜トランジスタを示
す断面図、第2図は多結晶シリコンの成膜装置を説明す
るための概念図、第3図は多結晶シリコンの移動度と電
気的中性不純物濃度との関係を示す図、第4図は温度変
化に伴う移動度の変化を示す図である。 1・・・・・・石英基板、2・・・・・・半導体膜、3
・・・・・・ゲート酸化膜、4・・・・・・ゲート電極
、5・・・・・・ソース・ドレイン部、 6・・・・・・層間絶縁膜、7・・・・・・コンタクト
ホール、8・・・・・・配線層、 20・・・・・・縦型減圧CVD装置、21・・・・・
・底板、22・・・・ターボポンプ、23・・・・・・
モニター 24・・・・・ベルジャ25・・・・・・0
リング、26・・・・・・導入口。 第 四′1 η 第 2[4 0 100 シL 度 00 (K)
す断面図、第2図は多結晶シリコンの成膜装置を説明す
るための概念図、第3図は多結晶シリコンの移動度と電
気的中性不純物濃度との関係を示す図、第4図は温度変
化に伴う移動度の変化を示す図である。 1・・・・・・石英基板、2・・・・・・半導体膜、3
・・・・・・ゲート酸化膜、4・・・・・・ゲート電極
、5・・・・・・ソース・ドレイン部、 6・・・・・・層間絶縁膜、7・・・・・・コンタクト
ホール、8・・・・・・配線層、 20・・・・・・縦型減圧CVD装置、21・・・・・
・底板、22・・・・ターボポンプ、23・・・・・・
モニター 24・・・・・ベルジャ25・・・・・・0
リング、26・・・・・・導入口。 第 四′1 η 第 2[4 0 100 シL 度 00 (K)
Claims (5)
- (1)絶縁基体と、この絶縁基体上に形成された半導体
膜からなるチャネル部およびソース・ドレイン部と、前
記半導体膜にゲート絶縁膜を介して形成されたゲート配
線とを有する薄膜トランジスターにおいて、 前記チャネル部を構成する半導体膜が含有する電気的中
性不純物の濃度が、10^1^8/cm^3以下である
ことを特徴とする薄膜トランジスタ。 - (2)前記半導体膜は、多結晶シリコンである請求項1
記載の薄膜トランジスタ。 - (3)前記電気的中性不純物は、酸素、炭素および窒素
の中の少なくとも1種である請求項1記載の薄膜トラン
ジスタ。 - (4)半導体膜を形成するための成膜用容器内部の全圧
が10^−^4torr以下になるまで排気し、排気後
に絶縁基体上に半導体膜を形成する工程と、前記半導体
膜にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜
上にゲート電極を形成する工程と、 前記半導体膜を、電気的中性不純物濃度が10^1^8
/cm^3以下であるチャネル部と、電気的不純物を高
濃度で含有するソース・ドレイン部とに分離する工程と
、 前記絶縁基体上に絶縁層を形成する工程と、前記絶縁層
上に配線層を形成する工程と を有することを特徴とする薄膜トランジスタの製造方法
。 - (5)前記成膜用容器内部における、酸素、炭素、窒素
の各分圧を10^−^5torr未満とした後に、半導
体膜を形成することを特徴とする薄膜トランジスタの製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4402090A JPH03246973A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4402090A JPH03246973A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03246973A true JPH03246973A (ja) | 1991-11-05 |
Family
ID=12679985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4402090A Pending JPH03246973A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03246973A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245173A (ja) * | 1984-05-18 | 1985-12-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
JPH01321625A (ja) * | 1988-06-23 | 1989-12-27 | Hitachi Ltd | 薄膜形成方法及び薄膜形成装置 |
-
1990
- 1990-02-23 JP JP4402090A patent/JPH03246973A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245173A (ja) * | 1984-05-18 | 1985-12-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
JPH01321625A (ja) * | 1988-06-23 | 1989-12-27 | Hitachi Ltd | 薄膜形成方法及び薄膜形成装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326667B1 (en) | Semiconductor devices and methods for producing semiconductor devices | |
TWI331364B (ja) | ||
EP0344863A1 (en) | A method of producing a thin film transistor | |
US4341818A (en) | Method for producing silicon dioxide/polycrystalline silicon interfaces | |
JP2004022991A (ja) | 半導体装置の製造方法 | |
JP3886085B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
JPH03246973A (ja) | 薄膜トランジスタおよびその製造方法 | |
US20240063027A1 (en) | Method for producing an epitaxial wafer | |
US6218315B1 (en) | HTO (high temperature oxide) deposition for capacitor dielectrics | |
US6238737B1 (en) | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby | |
WO2021140763A1 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
JP3422345B2 (ja) | タングステン膜の形成方法 | |
JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
US6858503B1 (en) | Depletion to avoid cross contamination | |
JPH06333822A (ja) | 半導体装置 | |
JP3665766B2 (ja) | 半導体装置及びその製造方法 | |
JPH0196923A (ja) | エピタキシャル成長方法 | |
JP2795691B2 (ja) | 半導体装置の製造方法 | |
JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
EP0093848A2 (en) | Semiconductor device fabrication process utilizing an added annealing step | |
JPH03235326A (ja) | 半導体装置の製造方法 | |
JPS6360550A (ja) | 半導体装置およびその製造方法 | |
JPH0374842A (ja) | 半導体装置の製造方法 | |
JPH02181918A (ja) | 半導体装置の製造方法 |