JPH0320831B2 - - Google Patents

Info

Publication number
JPH0320831B2
JPH0320831B2 JP55079558A JP7955880A JPH0320831B2 JP H0320831 B2 JPH0320831 B2 JP H0320831B2 JP 55079558 A JP55079558 A JP 55079558A JP 7955880 A JP7955880 A JP 7955880A JP H0320831 B2 JPH0320831 B2 JP H0320831B2
Authority
JP
Japan
Prior art keywords
parity
data
track
tracks
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55079558A
Other languages
Japanese (ja)
Other versions
JPS576417A (en
Inventor
Misao Kato
Koji Matsushima
Shiro Tsuji
Taiji Shimeki
Nobuyoshi Kihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7955880A priority Critical patent/JPS576417A/en
Priority to GB8034233A priority patent/GB2061575B/en
Priority to DE19803040004 priority patent/DE3040004A1/en
Priority to US06/199,703 priority patent/US4375100A/en
Publication of JPS576417A publication Critical patent/JPS576417A/en
Publication of JPH0320831B2 publication Critical patent/JPH0320831B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 本発明は、アナログ信号をデイジタル信号に変
換し、複数トラツクに記録、再生する装置におい
て生ずるトラツク幅方向の誤り及び長手方向のバ
ースト誤りを効率よく訂正する誤り訂正方式を提
供するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides an error correction method that efficiently corrects errors in the track width direction and burst errors in the longitudinal direction that occur in a device that converts an analog signal into a digital signal and records and plays back on multiple tracks. This is what we provide.

従来は第１図に示すように、デイジタルデータ
D1，D2，……を複数トラツク＃１〜＃４に分配
し、トラツクの幅方向のデータ、たとえばD1，
D2，D3，D4によりパリテイP1（P1＝D1D2D3、
はmod.2の加算を示す）を形成する信号フオー
マツトにおいて、たとえばテープ幅方向の傷やし
わにより、D1，D2，D3，P1のうち１データが誤
つた場合は訂正可能であるが、すくなくとも２デ
ータの誤りが生じると、これらのデータは訂正不
能となる。従つて、テープ幅方向の誤り相関の強
いテープ等を使用する場合、このような訂正不能
状態が頻繁に発生する可能性がある。 Conventionally, as shown in Figure 1, digital data
D 1 , D 2 , ... are distributed to multiple tracks #1 to #4, and the data in the width direction of the tracks, for example, D 1 ,
Parity P 1 ( P 1 = D 1 D 2 D 3 ,
indicates addition of mod.2), if one of D 1 , D 2 , D 3 , or P 1 is incorrect due to scratches or wrinkles in the tape width direction, it can be corrected. However, if at least two data errors occur, these data cannot be corrected. Therefore, when a tape or the like having a strong error correlation in the tape width direction is used, such an uncorrectable state may occur frequently.

そこで本発明はテープ幅方向のパリテイをとら
ず、順次トラツクを変え時間的に遅延したデータ
とでパリテイを形成するようにし、しかもパリテ
イをデータと分離し回避して、上記誤りが発生す
る場合にでも効率よく誤り訂正が行なえるように
したものである。 Therefore, the present invention does not take parity in the tape width direction, but forms parity with time-delayed data by changing tracks sequentially, and separates parity from data to avoid the above error. However, it is designed to allow efficient error correction.

以下に本発明の一実施例について第２図以降の
図面と共に説明する。 An embodiment of the present invention will be described below with reference to FIG. 2 and subsequent drawings.

第２図において１はアナログ信号入力端子、２
はアナログ・デイジタル変換回路、３は変調回
路、４は記録アンプ、５は記録ヘツド、６は記録
媒体、７は再生ヘツド、８は再生アンプ、９は復
調回路、１０は誤り訂正回路、１１はデイジタ
ル・アナログ変換回路、１２はアナログ出力端子
である。 In Figure 2, 1 is an analog signal input terminal, 2
3 is an analog-digital conversion circuit, 3 is a modulation circuit, 4 is a recording amplifier, 5 is a recording head, 6 is a recording medium, 7 is a reproduction head, 8 is a reproduction amplifier, 9 is a demodulation circuit, 10 is an error correction circuit, 11 is In the digital-to-analog conversion circuit, 12 is an analog output terminal.

上記実施例において次に４トラツク／チヤネル
のデイジタル式磁気記録再生装置に基づいて動作
を説明する。今、アナログ入力端子１に音声信号
等のアナログ信号が入力されると、アナログ・デ
イジタル変換回路２により、アナログ信号がサン
プリングされ、ｎビツトのデイジタルデータとな
り順次出力され、変調回路３に入力される。この
変調回路３では、データを順次４つのデータ系列
に分配し、さらにｍ（ｍ＞１）データ単位でフレ
ームを構成する。さらに各チヤネルのデータ系列
はそれぞれたとえばテープ上の各トラツクに分配
され、１チヤンネル分のデータ系列は第３図のよ
うなテープ上でのフオーマツトとなる。第３図に
おいて、複数トラツクのうちｉ〜ｉ＋3dのトラ
ツクにデータフレームD1〜D24を分配し、２種類
のパリテイフレームを用意している。これら２種
類のパリテイフレームのうち、第一をＰパリテイ
（P1〜P8）、第２をＱパリテイ（Q1〜Q8）とする。
ここでｉ、ｄ（ｄはトラツク間隔）は自然数であ
り、たとえばｉ＝１、ｄ＝４とすると複数トラツ
クのうち１、５、９、13の番号のトラツクを選択
し、３トラツク間隔離れたトラツクに１チヤンネ
ル分の前記フレームを分配するトラツク間インタ
ーリーブを意味する。Ｐ、Ｑパリテイの形成の方
法は基本的に次の事実に基づいている。第４図に
トラツク長手方向の連続誤り発生確率の一例を示
す。系の誤り発生状態がａのようにランダム的で
あれば、トラツク長手方向の連続誤り発生確率は
急激に低下し、平均誤り率Ａに収束するが、実際
に磁気テープ等を記録媒体とする場合はテープに
よる差はあるが誤り発生率は一般にｂのようにバ
ースト的である為に、たとえば第３図において
D1，D5の平均距離が3000μｍであると誤りが連続
する確率は10-1となり、非常に高くなる。従つて
パリテイを形成する場合は、テープ長手方向にあ
る程度距離をとつたデータを選択する必要があ
る。また第５図には、トラツク幅方向の同時誤り
発生確率を示す。これは、あるトラツクが誤つた
場合、そのトラツクから幅方向にある距離、離れ
た所での同時誤り発生確率を意味している。一般
に、異なるトラツクの誤りは独立と考えられてい
るが、図のように近接トラツクの誤り相関は大き
く、たとえば、250μｍ離れたトラツク同時誤り
発生確率は10-1となり、これらの２つのトラツク
のデータを含んだパリテイの誤り訂正能力は極端
に低下する。従つて、トラツク間隔はできるだけ
とる必要がある。また、トラツク幅方向の傷やし
わ等による全トラツク誤りを回避するために、幅
方向のデータだけでパリテイを形成することを避
ける。 Next, the operation of the above embodiment will be explained based on a 4-track/channel digital magnetic recording/reproducing apparatus. Now, when an analog signal such as a voice signal is input to the analog input terminal 1, the analog signal is sampled by the analog-to-digital conversion circuit 2, and is sequentially output as n-bit digital data, which is input to the modulation circuit 3. . This modulation circuit 3 sequentially distributes data into four data streams, and further configures a frame in units of m (m>1) data. Furthermore, the data series of each channel is distributed, for example, to each track on the tape, and the data series for one channel has a format on the tape as shown in FIG. In FIG. 3, data frames D 1 to D 24 are distributed to tracks i to i+3d among a plurality of tracks, and two types of parity frames are prepared. Among these two types of parity frames, the first one is P parity (P 1 -P 8 ), and the second one is Q parity (Q 1 -Q 8 ).
Here, i and d (d is the track interval) are natural numbers. For example, if i = 1 and d = 4, tracks numbered 1, 5, 9, and 13 are selected from among multiple tracks, and the tracks separated by 3 track intervals are selected. This means interleaving between tracks in which the frames for one channel are distributed to tracks. The method of forming P,Q parity is basically based on the following facts. FIG. 4 shows an example of the successive error occurrence probability in the longitudinal direction of the track. If the error occurrence state of the system is random as shown in a, the probability of continuous error occurrence in the longitudinal direction of the track decreases rapidly and converges to the average error rate A, but when actually using magnetic tape etc. as the recording medium. Although there are differences depending on the tape, the error rate is generally bursty as shown in b, so for example in Fig. 3,
If the average distance between D 1 and D 5 is 3000 μm, the probability of consecutive errors is 10 −1 , which is extremely high. Therefore, when forming parity, it is necessary to select data that is separated by a certain distance in the longitudinal direction of the tape. Further, FIG. 5 shows the probability of simultaneous error occurrence in the track width direction. This means that when a certain track makes an error, the probability of simultaneous errors occurring at a certain distance in the width direction from that track. Generally, errors on different tracks are considered to be independent, but as shown in the figure, the correlation between errors on adjacent tracks is large. For example, the probability of simultaneous error occurrence on tracks 250 μm apart is 10 -1 , and the data on these two tracks The error correction ability of parity that includes this is extremely reduced. Therefore, it is necessary to keep the track spacing as large as possible. Furthermore, in order to avoid total track errors due to scratches, wrinkles, etc. in the track width direction, it is avoided to form parity only with data in the width direction.

以上の結果をもとに以下の規則に従つてパリテ
イを形成する。 Based on the above results, parity is formed according to the following rules.

同一トラツク上のデータとでパリテイを形成
する場合はできるだけ距離をとる。 When forming parity with data on the same track, keep as much distance as possible.

トラツク間隔をできるだけ距離をとつたデー
タとでパリテイを形成する。 Parity is formed with data whose track intervals are as far apart as possible.

トラツクの幅方向に同一パリテイーの構成デ
ータはとらない。 Configuration data with the same parity in the track width direction is not taken.

第６図を用いて、例としてP1、Q1パリテイフ
レームの形成方法を述べる。上記・・の条
件に基づいて、同一トラツク上にパリテイを取る
データが存在しないように、トラツク＃５におい
てD10、トラツク＃９においてD19、トラツク
＃11においてD4をとり、トラツク＃１にパリテ
イP1を形成する。また、トラツク＃１において
D1と４フレーム離れたD17、トラツク＃５におい
てD10と４フレーム離れたP2とで、トラツク＃１
にD17から４フレーム離してQ1を形成する。トラ
ツクは、第３図においてｉ＝１、ｄ＝４とおいて
３トラツク間インターリーブをかけている。以下
に第３図のデータフオーマツトにおける具体的な
パリテイ形成式を列記する、これらはすべて
mod.2の加算式により表現されている。 Using FIG. 6, a method for forming P 1 and Q 1 parity frames will be described as an example. Based on the above conditions, D 10 is taken on track #5, D 19 is taken on track # 9 , D 4 is taken on track #11, and data for which parity is taken is taken on track #1 so that no data exists on the same track. Form parity P 1 . Also, in track #1
D 17 is 4 frames away from D 1 , and P 2 is 4 frames away from D 10 in track #5.
4 frames apart from D 17 to form Q 1 . In FIG. 3, three tracks are interleaved with i=1 and d=4. The specific parity formation formulas in the data format shown in Figure 3 are listed below.
It is expressed by a mod.2 addition formula.

P1＝D4D10D19 P2＝D3D9D20 P3＝D2D12D17 P4＝D1D11D18 P5＝D8D14D23 P6＝D7D13D24 P7＝D6D16D21 P8＝D5D15D22 Q1＝D1D10D17P2 Q2＝D2D9D18P1 Q3＝D3D12D11P4 Q4＝D4D11D20P3 Q5＝D5D14D21P6 Q6＝D6D13D22P5 Q7＝D7D16D23P8 Q8＝D8D15D24P7 ただしは半加算を示している。 P 1 = D 4 D 10 D 19 P 2 = D 3 D 9 D 20 P 3 = D 2 D 12 D 17 P 4 = D 1 D 11 D 18 P 5 = D 8 D 14 D 23 P 6 = D 7 D 13 D 24 P 7 = D 6 D 16 D 21 P 8 = D 5 D 15 D 22 Q 1 = D 1 D 10 D 17 P 2 Q 2 = D 2 D 9 D 18 P 1 Q 3 = D 3 D 12 D 11 P 4 Q 4 = D 4 D 11 D 20 P 3 Q 5 = D 5 D 14 D 21 P 6 Q 6 = D 6 D 13 D 22 P 5 Q 7 = D 7 D 16 D 23 P 8 Q 8 = D 8 D 15 D 24 P 7However , it shows half addition.

上記データフレームD1〜D24、Ｐパリテイフレ
ームP1〜P8、ＱパリテイフレームQ1〜Q8は、デ
ータフレーム、Ｐパリテイフレーム、Ｑパリテイ
フレームの識別を可能にするため、同期信号中に
フレーム同期とは別に異なる信号をそれぞれ付加
し、さらに、誤り検出符号として短縮化巡回符号
（CRCC；Cyclic Redundancy Check Code）を
付加する。そして、第２図の記録アンプ４、記録
ヘツド５を介して磁気テープ等の記録媒体６に記
録される。 The data frames D 1 to D 24 , P parity frames P 1 to P 8 , and Q parity frames Q 1 to Q 8 enable identification of data frames, P parity frames, and Q parity frames. In addition to frame synchronization, different signals are added to the synchronization signal, and a shortened cyclic code (CRCC) is added as an error detection code. The data is then recorded on a recording medium 6 such as a magnetic tape via the recording amplifier 4 and recording head 5 shown in FIG.

次に再生ヘツド７により再生された信号は、再
生アンプ８により増幅され、デイジタルデータに
変換されたのち、復調回路９でジツタ吸収や同期
信号の分離が行なわれ、誤り訂正回路１０に入力
される。誤り訂正回路１０では第３図のフオーマ
ツトで記録再生されたデータD1〜D24、２種類の
パリテイP1〜P8，Q1〜Q8を検査することにより
訂正可能な訂りは訂正を行なう。第７図にＰ、Ｑ
パリテイの構成表を示す。前記Ｐ、Ｑパリテイ形
成式は、表中のそれぞれ縦、横のデータを構成要
素とし、まずＰパリテイを参照し、１データ誤り
の場合は訂正を行ない、訂正不能な場合は続いて
Ｑパリテイを参照することにより訂正する。一例
としてD4が誤つている場合、P1パリテイにより
D4は訂正される。またD4の他にD19が誤つた場合
は、P1により訂正不可能であるが、Q3，Q4のパ
リテイのチエツクにより各々訂正される。続い
て、第３図のデータフオーマツトにおいて、第８
図に示す典型的な誤り発生パターンを用いて具体
的な訂正方法を述べる。 Next, the signal reproduced by the reproduction head 7 is amplified by the reproduction amplifier 8 and converted into digital data, after which jitter absorption and synchronization signal separation are performed in the demodulation circuit 9, and the signal is input to the error correction circuit 10. . The error correction circuit 10 checks the data D 1 to D 24 recorded and reproduced in the format shown in FIG. Let's do it. Figure 7 shows P and Q.
The composition table of parity is shown. The above P and Q parity formation formula uses the vertical and horizontal data in the table as constituent elements, first refers to the P parity, performs correction in the case of one data error, and then performs Q parity if correction is not possible. Correct by reference. As an example, if D 4 is incorrect, P 1 parity
D 4 is corrected. Furthermore, if D 19 is erroneous in addition to D 4 , it cannot be corrected by P 1 , but it is corrected by checking the parity of Q 3 and Q 4 respectively. Next, in the data format of Figure 3,
A specific correction method will be described using the typical error occurrence pattern shown in the figure.

第８図アに示すパターン１はテープの幅方向の
傷やしわによる誤りで、前記D1〜D4に相当する
データがE1，E2，E3，E4（E1≠D1、E2≠D2、E3
≠D3、E4≠D4）と誤つた場合の例でである。そ
れらが誤りであるかどうかはCRCCによりポイン
トされ、前記再生データのmod.2の加算を行なう
ことにより完全に訂正される。すなわち、 D1＝E1SP4 D2＝E2SP3 D3＝E3SP2 D4＝E4SP1 ここで、SP4＝E1D11D18P4、SP3＝E2
D12D17P3、SP2＝E3D9D20P2、SP1＝E4
D10D19P1であり、一般にSP4，SP3，SP2，
SP1はシンドロームと呼ばれている。第８図イに
示すパターン２はパターン１のE1〜E4に加え、
さらにE1，E2と同一トラツクにあるD9，D10がバ
ースト的なエラーで同時にE9，E10（E9≠D9、E10
≠D10）と誤つている場合の例である。この場合
は、E1〜E4は上記加算式により訂正され、E9，
E10も同様に以下の加算式により訂正される。 Pattern 1 shown in FIG. 8A is an error caused by scratches and wrinkles in the width direction of the tape, and the data corresponding to D 1 to D 4 are E 1 , E 2 , E 3 , E 4 (E 1 ≠ D 1 , E 2 ≠D 2 , E 3
≠D 3 , E 4 ≠D 4 ). Whether or not they are errors is determined by the CRCC, and is completely corrected by adding mod.2 of the reproduced data. That is, D 1 = E 1 S P4 D 2 = E 2 S P3 D 3 = E 3 S P2 D 4 = E 4 S P1 , where, S P4 = E 1 D 11 D 18 P 4 , S P3 = E 2
D 12 D 17 P 3 , S P2 = E 3 D 9 D 20 P 2 , S P1 = E 4
D 10 D 19 P 1 and generally S P4 , S P3 , S P2 ,
S P1 is called a syndrome. In addition to E 1 to E 4 of pattern 1, pattern 2 shown in FIG.
Furthermore, D 9 and D 10 on the same track as E 1 and E 2 are burst-like errors, and E 9 and E 10 ( E 9 ≠ D 9 , E 10
≠D 10 ). In this case, E 1 to E 4 are corrected by the above addition formula, and E 9 ,
E 10 is similarly corrected using the following addition formula.

D9＝E9SQ2 D10＝E10SQ1 ここで、SQ2＝D2E9D18P1Q2、SQ1＝D1
E10D17P2Q1であり、やはりシンドロー
ムである。ここで、前記のパリテイの形式におい
てD9，D10のデータを含むＱパリテイ系列はそれ
ぞれD2，D1のデータを含んでいる。しかし、誤
りE2，E1はＰパリテイで訂正されるのでE9，E10
はＱパリテイを用いて上式のように訂正できる。 D 9 = E 9 S Q2 D 10 = E 10 S Q1 where, S Q2 = D 2 E 9 D 18 P 1 Q 2 , S Q1 = D 1
E 10 D 17 P 2 Q 1 , which is still a syndrome. Here, in the above parity format, the Q parity series including data D 9 and D 10 includes data D 2 and D 1 , respectively. However, since errors E 2 and E 1 are corrected by P parity, E 9 and E 10
can be corrected as shown in the above equation using Q parity.

第８図ウに示すパターン３のように４トラツク
同時誤りが連続した場合（確率的には非常に稀で
あるが）、訂正不能となり前後の値により平均値
補間等の補正を行なう。 If simultaneous four-track errors occur consecutively as in pattern 3 shown in FIG. 8C (although it is very rare in terms of probability), correction is impossible and corrections such as average value interpolation are performed using the preceding and succeeding values.

以上のように、第３図のデータフオーマツトに
おいて、Ｐパリテイはブロツク内の同一トラツク
上にパリテイを構成する要素がないために10フレ
ームのバースト誤りに対し完全に訂正でき、また
Ｑパリテイも４フレームのバースト誤りに対して
完全に訂正できる。しかも、これらのパリテイの
構成データはトラツクの幅方向の同一場所に位置
しないため、トラツク幅方向の傷、しわ等による
ドロツプアウトにきわめて効果的で、従つて上記
PQパリテイの組合せで充分な訂正能力を得るこ
とができる。 As described above, in the data format of FIG. 3, P parity can completely correct a burst error of 10 frames because there are no parity elements on the same track within a block, and Q parity can also completely correct a 10 frame burst error. Frame burst errors can be completely corrected. Moreover, since these parity configuration data are not located at the same location in the track width direction, it is extremely effective in preventing dropouts due to scratches, wrinkles, etc. in the track width direction.
Sufficient correction ability can be obtained by combining PQ parity.

第３図に示したデータフオーマツトにおいて、
Ｐ、Ｑパリテイは２フレームごとにトラツクを変
えて形成されているが、これらは系の誤りの発生
状態に応じたわけで、たとえば誤りのバースト性
が極端に強い場合は、第９図のフオーマツト（ｌ
＞２）のように長手方向のパリテイ形成法を変え
ることも可能である。前記パリテイの形成法に準
じて、たとえばP1、Q1のパリテイを例としてあ
げるならば、ｉ＋ｄのトラツクにおけるD4l＋２、
ｉ＋2dのトラツクにおけるD8l+3、ｉ＋3dのトラ
ツクにおけるD4とからｉのトラツクにP1を形成
する。またｉのトラツクにおけるD1とそこから2l
フレーム離れたD8l+1、ｉ＋ｄのトラツクにおけ
るD4l+2と２フレーム離れたP2とで、ｉのトラツ
クにD8l+1から2lフレーム離してQ1を形成する。
すなわち P1＝D4l+2D8l+3D4 Q1＝D1D4l+2D8l+1P2となる。 In the data format shown in Figure 3,
P and Q parity are formed by changing the track every two frames, but these changes depend on the error occurrence state of the system. For example, if the burst nature of errors is extremely strong, the format shown in Fig. 9 ( l
It is also possible to change the parity formation method in the longitudinal direction as in >2). According to the above parity formation method, taking the parity of P 1 and Q 1 as an example, D 4l +2 in the i+d track,
P 1 is formed on track i from D 8l+3 on track i+2d and D 4 on track i+3d. Also, D 1 in the track of i and 2l from there
D 8l+1 separated by a frame, D 4l+2 in the i+d track, and P 2 separated by 2 frames form Q 1 in the i track separated by 2l frames from D 8l+1 .
That is, P 1 = D 4l+2 D 8l+3 D 4 Q 1 = D 1 D 4l+2 D 8l+1 P 2 .

第９図のフオーマツトにおいて、Ｐ、Ｑパリテ
イを用いて、それぞれ5l、2lフレームの長手方向
のバースト誤りを訂正することが可能である。 In the format of FIG. 9, it is possible to correct burst errors in the longitudinal direction of 5l and 2l frames, respectively, using P and Q parities.

以上説明したように本発明の誤り訂正方式によ
れば、従来、トラツク幅方向の同一場所に位置す
るデータにより形成されたパリテイではトラツク
縦方向の傷やしわ等によるドロツプアウトにより
２トラツク以上の誤りが生じ、その誤り訂正がで
きないか、あるいは極端に訂正能力が低下したも
のであるが、幅方向のパリテイは形成せず、長手
方向に順次トラツクを変えながら時間的に遅延さ
れたデータとでパリテイを形成（Ｐパリテイ、Ｑ
パリテイ）し、しかも同一パリテイ構成データが
同一トラツクに存在しないように（Ｐパリテイ）
しているので、幅方向の誤り不能発生状態を回避
し、しかも長手方向のバースト誤りに対しても充
分な訂正能力を得ることができる。 As explained above, according to the error correction method of the present invention, conventionally, in parity formed by data located at the same location in the track width direction, errors of two or more tracks may occur due to dropouts due to scratches, wrinkles, etc. in the track longitudinal direction. However, parity is not formed in the width direction, but parity is created by sequentially changing tracks in the longitudinal direction and with time-delayed data. Formation (P parity, Q
Parity), and ensure that the same parity configuration data does not exist on the same track (P parity)
Therefore, it is possible to avoid the occurrence of errors in the width direction, and to obtain sufficient correction ability even for burst errors in the longitudinal direction.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は誤り訂正方式を説明するためのテープ
上のデータフオーマツトを示す図、第２図は本発
明の一実施例における誤り訂正方式を実施するデ
イジタル式記録再生装置のブロツク図、第３図は
同誤り訂正方式を説明するためのデータフオーマ
ツトを示す図、第４図はトラツク長手方向の連続
誤り発生確率を示す図、第５図はトラツク幅方向
の同時誤り発生確率を示す図、第６図はP1、Q1
パリテイフレームの形成について説明するための
図、第７図はＰ、Ｑパリテイの構成を説明するた
めの図、第８図ア〜ウは典型的な誤りパターンを
示す図、第９図は本発明の他の実施例方式を説明
するためのデータフオーマツトを示す図である。 １……アナログ信号入力端子、２……アナロ
グ・デイジタル変換回路、５……記録ヘツド、６
……記録媒体、７……再生ヘツド、１０……訂正
回路、１１……デイジタル・アナログ変換回路、
１２……アナログ信号出力端子。 FIG. 1 is a diagram showing a data format on a tape to explain the error correction method, FIG. 2 is a block diagram of a digital recording/reproducing apparatus implementing the error correction method in one embodiment of the present invention, and FIG. 4 is a diagram showing the probability of successive errors occurring in the longitudinal direction of the track. FIG. 5 is a diagram showing the probability of simultaneous error occurrence in the track width direction. Figure 6 shows P 1 and Q 1
Figure 7 is a diagram for explaining the formation of a parity frame, Figure 7 is a diagram for explaining the configuration of P and Q parity, Figures 8A to 8C are diagrams showing typical error patterns, and Figure 9 is a diagram for explaining the structure of P and Q parity. FIG. 7 is a diagram showing a data format for explaining another embodiment of the invention. 1... Analog signal input terminal, 2... Analog-digital conversion circuit, 5... Recording head, 6
... Recording medium, 7 ... Reproduction head, 10 ... Correction circuit, 11 ... Digital-to-analog conversion circuit,
12...Analog signal output terminal.

Claims (1)

【特許請求の範囲】[Claims] １ アナログ信号をサンプリングすることにより
デイジタルデータに変換し、それを複数トラツク
に分配し、記録再生する装置において、上記デイ
ジタルデータをワード毎に複数トラツクに分配
し、複数個のワード毎に同期信号及び誤り検出符
号を付加してフレームを構成し、トラツクの縦方
向の同一場所に位置するデータフレーム内のデー
タではなく、順次トラツクを変え長手方向に一定
長さ離れたデータフレーム内のデータとで第１の
パリテイを形成し、上記データフレームとは異な
る同期信号と誤り検出符号を付加し、第１のパリ
テイフレームを構成し、第１のパリテイを含め前
記第１のパリテイと同じく順次トラツクを変え長
手方向に一定の長さ離れたフレーム内のデータで
第２のパリテイを形成し、上記データフレーム、
第１のパリテイフレームとは異なる同期信号と誤
り検出符号を付加し第２のパリテイフレームを構
成し、上記データフレーム群と第１のパリテイフ
レーム群及び第２のパリテイフレーム群を時間的
に遅延した状態に分離しそれらをブロツク化する
ことにより、複数トラツクにまたがる同時誤りを
訂正でき、トラツク長手方向のバースト誤りに対
しても訂正能力を持つようにしたことを特徴とす
る誤り訂正方式。1. In a device that samples an analog signal to convert it into digital data, distributes it to a plurality of tracks, and records and reproduces the data, the digital data is distributed word by word to a plurality of tracks, and a synchronization signal and a synchronization signal are generated for each word. An error detection code is added to form a frame, and instead of data in data frames located at the same location in the longitudinal direction of the track, data in data frames that are sequentially changed over the track and separated by a certain length in the longitudinal direction are A synchronization signal and an error detection code different from those of the data frame are added to form a first parity frame, and tracks including the first parity are sequentially changed in the same manner as the first parity. A second parity is formed by data in frames separated by a certain length in the longitudinal direction, and the data frame,
A second parity frame is constructed by adding a synchronization signal and an error detection code different from those of the first parity frame, and the data frame group, the first parity frame group, and the second parity frame group are This error correction system is characterized in that simultaneous errors across multiple tracks can be corrected by separating them into delayed states and blocking them, and it also has the ability to correct burst errors in the longitudinal direction of tracks. method.
JP7955880A 1979-10-24 1980-06-11 Error correction system Granted JPS576417A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7955880A JPS576417A (en) 1980-06-11 1980-06-11 Error correction system
GB8034233A GB2061575B (en) 1979-10-24 1980-10-23 Method and apparatus for encoding low redundancy check words from source data
DE19803040004 DE3040004A1 (en) 1979-10-24 1980-10-23 METHOD AND DEVICE FOR CODING CHECK WORDS OF LOW REDUNDANCY FROM ORIGIN DATA
US06/199,703 US4375100A (en) 1979-10-24 1980-10-23 Method and apparatus for encoding low redundancy check words from source data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7955880A JPS576417A (en) 1980-06-11 1980-06-11 Error correction system

Publications (2)

Publication Number Publication Date
JPS576417A JPS576417A (en) 1982-01-13
JPH0320831B2 true JPH0320831B2 (en) 1991-03-20

Family

ID=13693331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7955880A Granted JPS576417A (en) 1979-10-24 1980-06-11 Error correction system

Country Status (1)

Country Link
JP (1) JPS576417A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186940A (en) * 1984-01-27 1985-09-24 Pioneer Electronic Corp Code error correction system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349414A (en) * 1976-10-18 1978-05-04 Nippon Columbia Pcm recorder reproducer
JPS5597015A (en) * 1979-01-12 1980-07-23 Matsushita Electric Ind Co Ltd Recording method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349414A (en) * 1976-10-18 1978-05-04 Nippon Columbia Pcm recorder reproducer
JPS5597015A (en) * 1979-01-12 1980-07-23 Matsushita Electric Ind Co Ltd Recording method

Also Published As

Publication number Publication date
JPS576417A (en) 1982-01-13

Similar Documents

Publication Publication Date Title
US4375100A (en) Method and apparatus for encoding low redundancy check words from source data
JPH07111815B2 (en) Digital signal recording system
US4541093A (en) Method and apparatus for error correction
EP0301399A2 (en) Magnetic tape having a recording of digital signals and method of producing the same
US4539605A (en) PCM Tape recording and reproducing apparatus having a dropout-immune data recording format
GB2037036A (en) Format for digital tape recorder
JPH0471367B2 (en)
JPH09161417A (en) Digital audio signal processing device and method therefor
US4445216A (en) System for defeating erroneous correction in a digital signal reproducing apparatus
JPS6161467B2 (en)
JPH01228382A (en) Video signal recording and reproducing device
JPH0320831B2 (en)
GB2100034A (en) Method for recording digital signals on multiple tracks of a recording tape
US4853798A (en) Method and apparatus for reproducing digital or analog signals
JPH0125159B2 (en)
JPH08212711A (en) Data forming method, data reproducing method, data forming and reproducing method, data forming device, data reproducing device and disk
JP2600672B2 (en) Error correction encoding method and error correction encoding device
JPH0239036B2 (en)
JPH0973736A (en) Device and method for reproducing digital signal
JP2540804B2 (en) Digital signal recording / reproducing device
JPS6137688B2 (en)
JPS5990440A (en) Data transmitter
JPS6276066A (en) Digital signal recording method
JPS58153213A (en) Recording system of digital signal
JPH0463463B2 (en)