JPH0317422B2 - - Google Patents

Info

Publication number
JPH0317422B2
JPH0317422B2 JP59266574A JP26657484A JPH0317422B2 JP H0317422 B2 JPH0317422 B2 JP H0317422B2 JP 59266574 A JP59266574 A JP 59266574A JP 26657484 A JP26657484 A JP 26657484A JP H0317422 B2 JPH0317422 B2 JP H0317422B2
Authority
JP
Japan
Prior art keywords
scc
data
station
clock
satellite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59266574A
Other languages
English (en)
Other versions
JPS60208136A (ja
Inventor
Maabaagu Bensadon Josefu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60208136A publication Critical patent/JPS60208136A/ja
Publication of JPH0317422B2 publication Critical patent/JPH0317422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H04B7/2125—Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Radio Relay Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は多重化デイジタル通信に係り、更に詳
細に説明すれば時分割多元接続（TDMA）式通
信ネツトワークの同期方式に係る。 〔従来技術〕 一般に、高速のデータ通信ネツトワークは、送
信端で多重化を行い且つ受信端で逆多重化を行う
ために、正確なタイミングを必要とする。処で、
時分割多重化データ通信ネツトワークでは、全二
重式の通信リンクを設けて、その端部で送信及び
受信動作を同時的に行わせようとすると、或る問
題が惹起する。すなわち、全二重モードにおける
通信ネツトワークの効率を最大にするためには、
特定のメンバに対する送信及び受信メツセージの
双方を単一の交換動作で伝えることが必要であ
り、従つて、これらの送信及び受信メツセージを
送信及び受信サイトで同期的に発生しなければな
らないのである。この点に関連して、衛星通信ネ
ツトワーク（以下単に「衛星ネツトワーク」とい
う）はその内部では同期を維持しているとして
も、地上通信ネツトワーク（以下単に「地上ネツ
トワーク」という）と必ずしも同期していないと
いう問題がある。従つて、地上ネツトワークと衛
星リンクとの間のインタフエースに到着するメツ
セージについて、データ・トラヒツクの過不足状
況を補償する手段が必要となる。そうすると、衛
星リンクの反対側の端部で同様の補償ステツプを
行うことが可能となるので、地上ネツトワークの
送信部のタイミング環境を該ネツトワークの受信
部で正確に生成することができるようになる。 米国特許第4320504号には、本発明を適用可能
なTDMA式衛星ネツトワークの例が開示されて
いる。衛星ネツトワークを地上ネツトワークへ接
続するための通信プロトコルとして、たとえば、
国際電信電話諮問委員会（CCITT）によつて規
定されたX.24インタフエースを使用することが
できる。衛星ネツトワークの特性を地上ネツトワ
ークのユーザに対し透明（トランスペアレント）
にするためには、このようなX.24インタフエー
スの特性を、衛星ネツトワークの入口点から出口
点へかけて記述できることが望ましい。 〔発明が解決しようとする問題点〕 従つて、本発明が解決せんとする基本的な問題
点は、地上ネツトワーク中のデータ経路に衛星通
信リンクを挿入するあたり、地上ネツトワークの
送信部と受信部の間のタイミング及び制御信号の
やりとりに支障を与えないようにすることであ
り、更に詳細に説明すれば、衛星ネツトワークの
特性を地上ネツトワークのユーザに対し透明にす
ることである。 〔問題点を解決するための手段〕 この問題を解決するため、本発明の同期方式
は、衛星通信ネツトワーク及び地上通信ネツトワ
ークを割む時分割通信ネツトワークにおいて、送
信ノードに設けられた送信クロツク手段で連続的
な送信インターバルの間に上記衛星通信ネツトワ
ークと地上通信ネツトワークとの間のタイミン
グ・スリツプの値を累積し、該タイミング・スリ
ツプの値をトラヒツク・メツセージとともに受信
ノードへ送信し、該受信ノードに設けられた検出
手段で上記タイミング・スリツプの値を受取つて
これに応答して上記受信ノノードに設けられた受
信クロツク手段を調整するようにしたことを特徴
としている。かくて送信ノードで行われたタイミ
ング・スリツプの調整と対応して、受信ノードで
もこれと同様のタイミング・スリツプの調整が行
われるので、TDMA通信セツシヨンの間に送信
及び受信ステーシヨン間の適正な同期を維持する
ことができる。 〔実施例〕 地上リンク及び衛星リンクから成るデータ通信
ネツトワークを実現する場合、衛星ネツトワーク
をユーザに対し実質的に透明にするためには（但
し、衛星経路に固有の遅延を除く）、衛星ネツト
ワークの入口点と出口点のデイジタル・インタフ
エースについて伝送フオーマツトを同じに維持す
ることがしばしば必要となる。本発明は、たとえ
ば米国特許第4320504号に開示されているように、
衛星通信コントローラ（SCC）を採用した衛星ネ
ツトワークで使用することができる。本発明の適
用例として、X.24インタフエースの特性を衛星
ネツトワークの入口点から出口点へかけて完全に
記述することができる。このようにして、衛星ネ
ツトワークはユーザに対し完全に透明となる。本
発明は任意のデイジタル・インタフエースにも適
用可能である。 第１図を参照するに、衛星ネツトワーク１５は
地上ネツトワーク１３及び１７へそれぞれ接続さ
れている。ステーシヨン１は衛星通信コントロー
ラ（SCC）１２を有し、これはX.24インタフエ
ースを介して地上ネツトワーク１７の多重化デー
タ送信装置（DTE）１６へ接続される。ステー
シヨン２は衛星通信コントローラ（SCC）１０を
有し、これはX.24インタフエースを介して地上
ネツトワーク１３のデータ通信装置（DCE）１
４へ接続される。DCE１４は地上回線によつて
他のDCE１８へ接続され、また後者は地上ネツ
トワーク１３の他の多重化DTE１９へ接続され
る。本発明が解決せんとする問題は、ステーシヨ
ン１のDTE１６へ接続されたX.24インタフエー
スのタイミング特性及びフオーマツト特性を、ス
テーシヨン２のDCE１４へ接続されたX.２４イ
ンタフエースのそれと同じように維持しうよとい
うものである。この目的を達成するため、本発明
は第１図のステーシヨン２において地上ネツトワ
ークと衛星ネツトワークとの間のタイミング・ス
リツプを除去することを意図している。また、本
発明はステーシヨン２からステーシヨン１へクロ
ツク情報を送信するとにより、ステーシヨン１の
クロツクＳをステーシヨン２のクロツクＳと同期
させることができる。さらに、本発明はバイト境
界で切換わるようなフレーミング文字（Ｆビツ
ト）を発生することができる。ステーシヨン１に
おいてこのフレーミング文字（Ｆビツト）はデー
タに対し所定のビツト関係で発生されるが、これ
はステーシヨン２においてフレーミング文字（Ｆ
ビツト）が衛星ネツトワークに入る場合のそれと
同じである。こうすることにより、ステーシヨン
１からステーシヨン２へ送信されるデータをフレ
ーミング文字（Ｆビツト）に関し同期させること
ができる。さらに、本発明は制御ビツトＣ又は指
示ビツトＩを、ステーシヨン２からステーシヨン
１へ送信中のデータ・ストリームに関し実時間的
に送信することができる（第１図参照）。 以下では、ステーシヨン２のDCE１４から衛
星ネツトワーク１５を介してステーシヨン１の
DTE１６へデイジタル情報を送信する際に、タ
イミング・スリツプをどのようにして除去するか
を説明する。通信リンクの地上部分にあるDCE
１８は、ステーシヨン２のDCE１４へ特定周波
数のデータを送信する。ステーシヨン２のDCE
１４はDCE１８から加わる入力データのクロツ
ク特性を、線Ｓを介してステーシヨン２のSCC１
０へ送信する。SCC１０はDCE１４へ接続され
たポートからのデータを読取るためにそれ自体の
クロツクを使用するから、SCC１０のポートへ加
えられているデータの速度とSCC１０から衛星リ
ンクを介してステーシヨン１へ送信されているデ
ータの速度との間で、タイミング・スリツプが生
ずることになる。 ここで、SCC１０のデータ・ポートに設けられ
た送信論理を示す第２図を参照するに、前述のタ
イミング・スリツプは送信RAM２０、読取ポイ
ンタ２４及び書込ポインタ２６の間で生ずる。
「スリツプ」は、SCC１０のデータ・ポートへ到
来するデータと衛星ネツトワーク１５へ送信され
るデータとの間の同期の喪失と定義する。本発明
では、タイミング・スリツプが生ずる場合、この
タイミング・スリツプが正又は負のいずれである
かを指示するコード・ワードをステーシヨン２か
らステーシヨン１へ送信するようにしている。た
とえば、SCC１０のデータ・ポートに加わるＳク
ロツク入力とSCC１０から衛星リンクへ送信され
るデータのタイミングとの間に８ビツト時間のス
リツプが生ずる場合、このスリツプが正又は負の
いずれであるかを指示するコード・ワードは、
SCCクロツクから与えられる250マイクロ秒のク
ロツク時間にレジスタ・フアイル２２のワード０
にロードされる。第２図はレジスタ・フアイル２
２を備えたデータ・ポートの送信論理を示し、本
明細書を末尾近くに記載した表−１はステーシヨ
ン１に対しスリツプの種類を指示するために使用
される複数のコード・ワードを示す。 第３図は本発明に従つた制御チヤネルのタイミ
ングをを示す。米国特許第4320504号に詳述され
ているSCC１０は複数のデータ・ポートを有し、
これらのデータ・ポートは32KbpsのＮ倍の速度
で選択される。15ミリ秒の１フレームあたり60回
の走査が行われ、そして１走査あたりＮ回の選択
が行われる。第３図に示すように、SCC１０の各
データ・ポートは１フレームあたり１つの
（32Kbpsの）追加チヤネルを与えるような速度で
選択される。因に、この追加チヤネルはスリツプ
の程度を指示する制御情報を送信するために使用
されるものである。かくて、SCC１０にある
2048Kbpsの各ポートは（2048Kbps＋32Kbps）
の帯域幅を必要とする。第３図から明らかなよう
に、走査１のC0選択時間には、適当なコード・
ワードがSCC１０中のデイジタル・スイツチ（米
国特許第4320504号参照）へ送信される。また、
制御情報を転送するために、１走査あたり１つの
追加的選択、すなわちC0選択がデータ・ポート
に割当てられる。この追加的選択は、データ及び
制御情報を選択的に送信するために１つのチヤネ
ル・スペース容量がデータ・ポートへ追加される
ことを表わす。 もしタイミング・スリツプが正であれば（すな
わち、外部クロツクがポート・クロツクより高速
であるために、SCC１０から衛星リンクへ送信さ
れているデータよりも多いデータがDCE１４か
らSCC１０に受信される場合）、第３図の次のC0
選択（走査２のC0）は第２図の送信RAM２０か
ら１バイトのデータを読取らせる。この１バイト
のデータはレジスタ・フアイル２２のワード０に
ロードされ、これに応じて読取ポインタ２４が歩
進する。ここで注意すべきは、C0選択は通常は
データを送信するために使用されないので、これ
は32Kbpsの余分の帯域幅を予備として保留する
のに等価であるということである。C0選択が情
報を送信するのに使用されない場合、スペース容
量を消費する必要はなく、従つてこの不用のスペ
ース容量を省略するのにSCC１０のデータ活動圧
縮（DAC）機構を使用することができる。 これとは別に、もしタイミング・スリツプが負
であれば（すなわち、外部クロツクがポート・ク
ロツクより低速であるために、SCC１０から衛星
リンクへ送信されているデータよりも少ないデー
タがDCE１４からSCC１０に受信されている場
合）、送信RAM２０からはデータが読取られな
いのであり、従つて読取ポインタ２４も歩進され
ない。この結果、送信RAM２０の読取速度を実
質的に低下させ、これを書込速度と一致させるこ
とができる。表−１から明らかなように、走査１
のC0選択は負のスリツプを表わすコード・ワー
ドを送信する。 次に、第４Ａ図ないし第４Ｃ図を参照して、本
発明の受信論理を説明する。この受信論理はステ
ーシヨン１を構成する受信SCC１２のデータ・ポ
ートに設けられる。この受信論理は、SCC１２の
デイジタル・スイツチ（米国特許第4320504号参
照）から受信されるC0バイトの状態を定常的に
監視する。もしステーシヨン２のSCC１０からス
テーシヨン１のSCC１２へC0チヤンネルを介し
て情報が送信されなかつたならば、受信論理はい
かなる動作をも行わない。もし正スリツプの指示
が受信されたならば、第４Ａ図の受信RAM３０
へデータがロードされ、これに応じて第４Ｂ図の
書込ポインタ３２が歩進される。 一方、受信論理によつて負スリツプの指示が受
信されたならば、次のデータ選択（第３図の受信
用走査１のデータ選択２）の時点で、受信RAM
３０にはいかなるデータも書込まれず、従つて書
込ポインタ３２が歩進されることもない。 このように受信RAM３０に関連する書込ポイ
ンタ３２はステーシヨン１におけるポート・クロ
ツクの速度よりも高い速度（正スリツプの場合）
又は低い速度（負スリツプの場合）で歩進されて
いるから、受信RAM３０中のタイミング・スリ
ツプ条件が生じないように、読取ポインタ３４を
駆動するクロツクを調整しなければならない。こ
こで、第３図の複数の走査はこの説明を簡単にす
るように参照番号を付されていることに注意され
たい。しかしながら、タイミング・スリツプはフ
レーム同期パルスに関し任意の走査で生じうるも
のである。 次に、本発明のクロツク特性化機能を説明す
る。第２図の送信論理を参照するに、ステーシヨ
ン２のDCE１４からSCC１０によつて受信され
るＳクロツクは、1KヘルツのパルスSNを生じる
ように第２図のカウンタＮで分周される。また、
内部クロツクも基準値を生ずるようにカウンタ
N′で分周される。かくて、SNパルスが生ずるた
びに、カウンタN′の値はレジスタ・スタツク４
２のＫレジスタに記憶される。 SNパルスの出現に続く250マイクロ秒のクロツ
ク時間に、１つのコード・ワードがレジスタ・フ
アイル２２のワード０に記憶され、これにより
SNパルスの遷移が生じたことを指示する。また、
Ｋレジスタ中の値と基準レジスタ５０中の値の差
が算術論理ユニツト（ALU）４６で計算され、
その結果がＫレジスタに戻される。基準レジスタ
５０は250マイクロ秒ごとにカウンタN′の値で更
新されることに注意されたい。この更新を行うた
め、250マイクロ秒のクロツクが使用される。カ
ウンタN′はカウンタＮと同じモジユロを有し、
これを駆動する内部クロツクは外部クロツクＳと
同じ公称周波数を有する。しかしながら、カウン
タN′を駆動するクロツクは、SCC１０のネツト
ワーク・クロツクと同期しており、従つて250マ
イクロ秒のクロツクとも同期している。 後続のC0選択（第３図の走査２）の際、レジ
スタ・フアイル２２のワード０の内容がGCC１
０のデイジタル・スイツチによつて読取られ、こ
の情報が衛星リンクを介してステーシヨン１の
SCC１２へ送信される。これに続く250マイクロ
秒のクロツク時間は、Ｋレジスタの内容がレジス
タ・フアイル２２のワード０へロードされる。 後続のC0選択（第３図の走査３）の際、該ワ
ード０の内容が送信論理中のデイジタル・スイツ
チによつて再び読取られ、この値が衛星リンクを
介してステーシヨン１の行先SCC１２へ送信され
る。この値は、SNパルスの発生時間を250マイク
ロ秒のクロツクの発生時間と関係づける。ここま
で実効的に行われたことは、SNパルスの発生に
続く250マイクロ秒のクロツク境界に関し、カウ
ンタＮとカウンタN′の値の差を決定することで
ある。SNパルスは、スペース容量を接約するた
め、1Kヘルツのパルスであるように選ばれた。
これより高い周波数のSNパルスを使用すること
もできるが、その場合には一層広い帯域幅が必要
となる。 第４Ａ図ないし第４Ｃ図の受信論理を再び参照
するに、R′基準カウンタ６０の内容は250マイク
ロ秒ごとにR′基準レジスタ６２へロードされる。
R′基準カウンタ６０は内部クロツクによつて歩
進される。この内部クロツクはステーシヨン２の
送信論理（第２図参照）に設けられた内部クロツ
クと同じ周波数を有するが、これは衛星ネツトワ
ークが同期式のものであるという理由による。さ
らに、R′基準カウンタ６０のモジユロ値は、送
信論理に設けられたN′カウンタのモジユロ値と
等しい。衛星ネツトワークは同期式のものである
から、受信SCC１２に設けられた250マクロ秒の
クロツクは送信SCC１０に設けられた250マイク
ロ秒のクロツクと同じ周波数を有する。従つて、
第３図に示すように、送信フレームの走査２で送
信されるコード・ワードは、受信フレームの走査
２の対応するC0スロツトでステーシヨン１に受
信される。 ステーシヨン１で受信される最初のコード・ワ
ードは、SNパルスの発生を指示し、これに応じ
てR′基準レジスタ６２中の値がレジスタ・スタ
ツク６４のＫレジスタに記憶される。 次にC0選択（第３図参照）は調整差を含み、
これは第４Ｂ図の調整レジスタ６６へロードされ
る。次いで、この調整差はレジスタ・スタツク６
４のＫレジスタに置かれた値から減算される。こ
の結果は目標アドレスであり、レジスタ・スタツ
ク６４のＫレジスタに戻される。 R′基準カウンタ６０の値がレジスタ・スタツ
ク６４のＫレジスタに記憶されている目標アドレ
スと等しい場合、この比較動作に続くビツト時間
にSCパルスが線６８に生ぜられる。SCパルス
は、第２図の送信論理によつて発生されるSNパ
ルスと同と周波数を有する。 第５図は本発明の動作を図式的に表わす。特
に、衛星ネツトワークの如き同期式ネツトワーク
において、SNパルスの出現頻度を受信ステーシ
ヨン１では複製できることが示されている。上側
のグラフは、第２図のカウンタN′が一定の速度
で歩進され、これにより傾斜ａを生ずることを表
わす。 上側のグラフについては、下記の式が成立す
る。 ｙ＝at A0＝at1 A1＝2at0 A1−A0＝ａ（2t0−t1） A2＝at2 A3＝5at0 A3−A2＝ａ（5t0−t2） τ＝t2−t1＝１／ａ（A2−A0） ａ（t2−t1）＝A2−A0 下側のグラフは、受信ステーシヨン１のR′基
準カウンタ６０（第４Ｂ図参照）を表わす。この
R′基準カウンタ６０は送信ステーシヨン２のカ
ウンタN′（第２図参照）と同じ速度で歩進される
が、前者のカウンタは衛星ネツトワークに固有の
一定の遅延Ｃだけオフセツトされている。 下記のグラフについては、下記の式が成立す
る。 y′＝at＋Ｃ B0＝2at0＋Ｃ−〔ａ（2t0−t1）〕 ＝2at0＋Ｃ−2at0＋at1 ＝at1＋Ｃ B1＝5at0＋Ｃ−〔ａ（5t0−t2）〕 ＝5at0＋Ｃ−5at0＋at2 ＝at2＋Ｃ B1−B0＝ａ（t2−t1） ∴B1−B0＝A2−A0 ∴τ＝τ′ 第５図から明らかなように、SCパルスの周期
はSNパルスの周期に等しい。 第４Ａ図ないし第４Ｃ図の受信論理で発生され
るSCパルスは、通常の位相ロツク・ループを制
御するために使用される。因に、この位相ロツ
ク・ループは、DCE１４からステーシヨン２の
SCC１０へ加えられるＳクロツクと同じ公称周波
数を有するものである。この機構は、受信ステー
シヨン１に設けられたSCC１２の出力ポートでデ
イジタル情報のタイミング・スリツプを防止す
る。ネツトワークにはいかなるジツタも導入され
ないのであり、しかもかかるネツトワークではそ
の特徴として高精度のクロツクが維持されるか
ら、SCC中のタイミング・ジツタは最小化される
ことになる。 次に、フレーミング文字を送信する技法につい
て説明する。多くのデータ通信プロトコルでは、
フレーミング文字を使用して受信機を同期させる
とともに、複数の受信ユニツト間で多重化すべき
複数の情報単位を論郭づけるようにしている。第
１図のステーシヨン１にあるDCE１４は、線Ｆ
を介してSCC１０へフレーミング文字、すなわち
Ｆビツトを送信する。SCC１０がＦビツトの遷移
を検出する場合、次の事象シーケンスが生ずる。 第２図の送信論理を参照するに、Ｆビツトが生
ずる場合、書込ポインタ２６中の値（データを書
込むべき送信RAM２０のアドレス）がレジス
タ・スタツク４２のＦレジスタへ記憶される。こ
のアドレスは、Ｆビツトの遷移時に存在するアド
レスである。 次いで、バイト・カウンタ７０がリセツトさ
れ、かくて送信RAM２０に記憶されたデータが
バイト境界で直列化される。ここで、X.24イン
タフエースの如き通常のデータ通信プロトコルで
は、Ｆビツトの遷移がバイト境界で生ずるものと
仮定する。 250マイクロ秒のクロツク時間（この時間は衛
星ネツトワークにおいて普遍的である）には、第
６図に示したサイクル１はレジスタ・フアイル２
２のワード１に１つのコード・ワードを記憶さ
せ、これによりＦビツトの遷移が生じたことを指
示する。また、読取ポインタ２４の値とレジス
タ・スタツク４２のＦレジスタに記憶された値と
の差が算術論理ユニツト（ALU）４６で計算さ
れ、その差がＦレジスタに戻される。 第６図のサイクル１のC1選択時間には、レジ
スタ・フアイル２２のワード１に置かれたコー
ド・ワードがステーシヨン２のSCC１０に設けら
れたデイジタル・スイツチによつて読取られ、衛
星リンクを介してステーシヨン１の行先SCC１２
に送信される。 第６図に示した250マイクロ秒のサイクル２に
は、レジスタ・スタツク４２のＦレジスタに置か
れた値がレジスタ・フアイル２２のワード１に記
憶される（これは以前にALU４６によつて計算
された差の値である。） 第６図におけるサイクル２のC1選択時間には、
レジスタ・スタツク４２のＦレジスタに置かれた
値がSCC１０のデイジタル・スイツチによつて読
取られ、行先SCC１２へ送信される。ここで注意
すべきは、第２図の送信論理は、読取ポインタ２
４に関しどの250マイクロ秒の時間でＦビツトの
遷移が生じたかを決定するという点である。 次に、Ｆビツトを受信する場合の本発明の動作
を説明する。第１図から明らかなように、受信
SCC１２はC1選択スロツトごとにそのデイジタ
ル・スイツチ（米国特許第4320504号参照）から
受信されるバイトの状態を観視し、衛星ネツトワ
ークからコード・ワードを受信する場合は、Ｆビ
ツトの遷移が生じたことを指示する。 第４Ａ図ないし第４Ｃ図の受信論理では、250
マイクロ秒のクロツク時間ごとに書込ポインタ３
２の値が書込ポインタ基準レジスタ７２に記憶さ
れる。基準レジスタ７２に置かれたこの書込ポイ
ンタ３２の値は、目標バイト（SCC１０のソー
ス・ポートでＦビツトが切換わつたデータ・バイ
ト）を計算するために使用される。この値は、レ
ジスタ・スタツク６４のＦレジスタへロードされ
る。 第６図に示すような後続のC1選択スロツトで
は、SCC１２のデイジタル・スイツチから受信さ
れるデータ・バイトが調整レジスタ６６に記憶さ
れ、そしてレジスタ・スタツク６４のＦレジスタ
にある値へ加算される。この計算値は、目標バイ
トのアドレスを指示する。次いで、この目標バイ
トはレジスタ・スタツク６４のＦレジスタへ再び
ロードされる。 C1選択に続いて、受信SCC１２におけるポー
トのデータ選択中（米国特許第4320504号参照）、
目標バイトは第４Ｂ図の読取ポインタ３４に置か
れた値と比較される。算術論理ユニツト（ALU）
７４で行われるこの比較動作に応じて、SCC１２
からステーシヨン１のDTE１６に至る線が１ク
ロツク・サイクルの間オンに留まる。 本発明によれば、ステーシヨン１のSCC１２か
らステーシヨン２のACC１０へ全二重モードで
逆送信される多重化データを整列させるため、Ｆ
ビツトをSCC１２からSCC１０へ以下のようにし
てエコー・バツクすることができる。かくて、
DTE１６はSCC１２へ送信する多重化データを
Ｆビツトの境界で整列させることができる。 SCC１２は、前述のようにして抽出されたＦビ
ツトを、衛星リンクを介してSCC１０へ送信す
る。SCC１０で抽出されたＦビツトは、ステーシ
ヨン１からステーシヨン２へ逆送信されるデータ
と同期して、SCC１０の発信ポートへ有効にエコ
ー・バツクされる。 通常のデータ通信プロトコルは全二重モードの
通信を可能とするが、このような全二重モードで
は、送信データ・ストリーム中のＦビツトが受信
データ・ストリーム中のＦビツトと同時に生ずる
のが普通である。すなわち、Ｆビツトは両方向で
同時に生ずるのである。以下では、衛星リンクを
介して全二重通信を行う際、Ｆビツトの遷移が両
方向で同期的に生ずるのを保証するため、本発明
がどのように動作するかを説明する。先行技術で
このことが困難であつたのは、衛星ネツトワーク
が非同期的タイミングを必要としており、しかも
衛星ネツトワーク中に広範な信号伝播遅延があつ
たためである。 もちろん、SCC１０及びSCC１０の各々は、同
一の回路を有するものとする。たとえば、SCC１
０はそのデータ・ポートに第４Ａ図ないし第４Ｃ
図の受信論理を備え、また第２図の送信論理も備
えているものとする。さらに、全二重モードの通
信を説明する際、ステーシヨン１のSCC１２から
復帰情報流を受信するSCC１０を中心に説明を行
うものとする。 前述のように、SCC１０に設けられた第４Ａ図
ないし第４Ｃ図の受信論理は目標バイトを計算
し、この値を第４Ｂ図のレジスタ・スタツク６４
にあるFDレジスタに記憶する。次いで、有効ビ
ツトがオンに切換えられ、これによりDCE１４
からSCC１０へ送信されるＦビツトとの同期が必
要であることを指示する。 DCE１４からSCC１０へ送信されるＦビツト
がステーシヨン２のインタフエースでオンに切換
わる場合、第４Ｂ図の読取ポインタ３４に置かれ
た値が、レジスタ・スタツク６４のFDレジスタ
に置かれた目標アドレスから減算され、その差が
FDレジスタに戻される。目標アドレスは前述の
ようにして計算されたものである。目標バイト
は、衛星ネツトワークからのエコー化Ｆビツトが
生じた場所を指示する。レジスタ・スタツク６４
のFDレジスタに現に記憶されている値は、衛星
ネツトワークからのエコー化Ｆビツトと地上ネツ
トワークのDCE１４からのＦビツトとの間のオ
フセツトを表わす。 従つて、この段階での目的は、地上ネツトワー
クからの次のＦビツトが生ずる場合、読取ポイン
タを目標アドレスへ移動することである。このよ
うにして、エコー化Ｆビツトに関連するデータ
は、地上ネツトワークからのＦビツトに関連する
データと一致することになる。 DCE１４からSCC１０へ送信されるＦビツト
が再びオンに切換わる場合、レジスタ・スタツク
６４（第４Ｂ図参照）のFDレジスタに記憶され
ている差が、読取ポインタ３４中の値と算術論理
ユニツト７４で加算される。かくて、第４Ｂ図の
読取ポインタ３４は、DCE１４からSCC１０へ
送信されるＦビツトがオンに切換わる時間に、目
標バイトをポイントする。このようにして、ステ
ーシヨン１のDTE１６で発信されたデータは、
ステーシヨン２のDCE１４でＦビツトと整列さ
れることになる。 この目的バイトの出現頻度は、Ｆビツトの出現
頻度と同じであることに注意されたい。これら
は、地上ネツトワークのフレーム構成に従つて、
Ｎバイトごとに生ずる。目標バイトが地上ネツト
ワークからのＦビツトに対し一旦同期されると、
SCCクロツクと地上クロツクとの間のタイミン
グ・スリツプのために１以上のバイトが失われな
い限り、この同期がそのまま維持される。前述の
タイミング・スリツプ補償方法は、本発明に従つ
てこのような不測の事態が生ずることを防止す
る。 かくして、この衛星ネツトワークは地上ネツト
ワークに対し透明であることが理解されよう。衛
星リンクを介して通信する地上ネツトワーク相互
間のタイミング・スリツプも防止され、従つて全
二重モードの送信データ・ストリーム及び受信デ
ータ・ストリームは通常の地上データ通信プロト
コルについて必要とされるように同期されること
になる。 X.24プロトコル及び他のプロトコルでは、追
加の制御ビツトを送信しなければならない。たと
えば、X.24インタフエースに存在する制御（Ｃ
ビツト）又は指示（Ｉビツト）の送信は、Ｃビツ
トのエコー送信が不要であることを除くと、Ｆビ
ツトについて既に説明した方法と同じである。さ
らに、Ｃビツトは必ずしもバイト境界で切換わら
ないから、バイト中のどこでＣビツトが切換わる
かを指示する追加の３ビツト・フイールドを送信
しなければならない。この情報は、第３図に示す
ようなC0選択とともに最初の制御バイトで送信
される。第４Ａ図ないし第４Ｃ図の受信論理でこ
の最初のC0バイトが復号される場合、この３ビ
ツト・フイールドはＣビツト・レジスタ７８に置
かれる。バイト・カウンタ７６の値がＣビツト・
レジスタ７８中の値と等しくなるとき、Ｃビツト
が切換えられる。Ｆビツトについて既に説明した
ように、このことが生ずるのは読取ポインタ３４
が目標のＣバイトに到達した後である。目標のＣ
バイトは、既に説明したＦ目標の計算と同じよう
にして計算される。次いで、Ｃビツト情報が送信
されるが、このことが行われるのはステーシヨン
２のX.24インタフエースでビツトの状態変化が
存在する場合だけである。かくて、帯域幅の要件
を緩和することが可能となり、また前述のように
C0チヤンネルをスリツプ情報の送信と共有する
ことができる。以下の表−１は、制御バイトのコ
ーデイングを示す。
【表】
〔発明の効果〕
以上詳述したように、本発明によれば、地上ネ
ツトワークのユーザに対し透明なTDMA式通信
ネツトワークを提供することができる。また、こ
のTDMA式通信ネツトワークにおける送信ステ
ーシヨンと受信ステーシヨンの間の同期を容易に
維持することができる。
【図面の簡単な説明】
第１図は衛星通信ネツトワークにおける２つの
ステーシヨンを示すブロツク図、第２図は衛星通
信ネツトワークにおける１ステーシヨンの送信論
理を示すブロツク図、第３図は制御チヤンネルの
タイミングを示す図、第４図は第４Ａ図ないし第
４Ｃ図の結合様式を示す図、第４Ａ図ないし第４
Ｃ図は衛星通信ネツトワークにおける１ステーシ
ヨンの受信論理を示すブロツク図、第５図は本発
明の動作を示すグラフ図、第６図はデータ・チヤ
ンネルのタイミングを示す図である。

Claims (1)

  1. 【特許請求の範囲】 １ 衛星放送ネツトワーク及び地上通信ネツトワ
    ークを含む時分割通信ネツトワークにおいて、 送信ノードに設けられた送信クロツク手段で連
    続的な送信インターバルの間に上記衛星通信ネツ
    トワークと地上通信ネツトワークとの間のタイミ
    ング・スリツプの値を累積し、該タイミング・ス
    リツプの値をトラヒツク・メツセージとともに受
    信ノードへ送信し、該受信ノードに設けられた検
    出手段で上記タイミング・スリツプの値を受取つ
    てこれに応答して上記受信ノードに設けられた受
    信クロツク手段を調整するようにしたことを特徴
    とする時分割通信ネツトワークにおける同期方
    式。
JP59266574A 1984-03-29 1984-12-19 時分割通信ネツトワ−クにおける同期方式 Granted JPS60208136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/594,656 US4592050A (en) 1984-03-29 1984-03-29 Apparatus and method for providing a transparent interface across a satellite communications link
US594656 1984-03-29

Publications (2)

Publication Number Publication Date
JPS60208136A JPS60208136A (ja) 1985-10-19
JPH0317422B2 true JPH0317422B2 (ja) 1991-03-08

Family

ID=24379821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59266574A Granted JPS60208136A (ja) 1984-03-29 1984-12-19 時分割通信ネツトワ−クにおける同期方式

Country Status (5)

Country Link
US (1) US4592050A (ja)
EP (1) EP0156213B1 (ja)
JP (1) JPS60208136A (ja)
CA (1) CA1218773A (ja)
DE (1) DE3573696D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3410188C2 (de) * 1984-03-20 1986-10-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung
SE452231B (sv) * 1986-03-07 1987-11-16 Philips Norden Ab Forfarande for synkronisering av klockor ingaende i ett lokalt netverk av busstyp
US4737971A (en) * 1986-04-07 1988-04-12 American Telephone And Telegraph Company Synchronization detection circuit
US4780896A (en) * 1987-02-09 1988-10-25 Siemens Transmission Systems, Inc. High speed digital counter slip control circuit
US4815109A (en) * 1987-06-25 1989-03-21 Racal Data Communications Inc. Sampling clock synchronization
US4901368A (en) * 1987-10-19 1990-02-13 American Telephone And Telegraph Company Frequency translation correction scheme for satellite communication system
US4850032A (en) * 1987-11-18 1989-07-18 Motorola, Inc. Simulcast data communications system
US5255291A (en) * 1988-11-14 1993-10-19 Stratacom, Inc. Microprocessor based packet isochronous clocking transmission system and method
US5124980A (en) * 1989-03-20 1992-06-23 Maki Gerald G Synchronous multiport digital 2-way communications network using T1 PCM on a CATV cable
US5204882A (en) * 1990-12-14 1993-04-20 Bell Communications Research, Inc. Service clock recovery for variable bit rate services
GB2271251B (en) * 1992-10-01 1996-08-14 Digital Equipment Int Timer synchronisation system
US5991280A (en) * 1995-12-13 1999-11-23 Nec Corporation Method and system for controlling TDMA timing in satellite communication network
GB2321827B (en) 1997-01-31 2001-06-13 Ericsson Telefon Ab L M Telecommunications system
US5933468A (en) * 1997-03-06 1999-08-03 Telefonaktiebolaget L M Ericsson (Publ) Continuous synchronization adjustment in a telecommunications system
DE60041470D1 (de) * 1999-05-11 2009-03-19 Canon Kk Verfahren und Vorrichtung zur Synchronisierung zwischen zwei Netzwerken
FR2828979A1 (fr) * 2001-08-23 2003-02-28 Cit Alcatel Compresseur, decompresseur, bloc de donnees et procede de gestion de ressources

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285720A (en) * 1968-12-18 1972-08-16 Post Office Improvements in or relating to digital communication systems
US4005266A (en) * 1975-07-14 1977-01-25 The Singer Company Method and apparatus for synchronizing master and local time base systems
GB1577331A (en) * 1976-06-19 1980-10-22 Plessey Co Ltd Synchronisation arrangements for digital switching centres
US4144414A (en) * 1978-01-23 1979-03-13 Rockwell International Corporation Network synchronization apparatus
EP0035233B1 (en) * 1980-02-29 1985-05-15 International Business Machines Corporation Method and apparatus for multiplexing data of a plurality of data ports in ground stations of a tdma satellite communication system
US4494211A (en) * 1982-11-24 1985-01-15 The United States Of America As Represented By The Secretary Of The Navy Balanced system for ranging and synchronization between satellite pairs

Also Published As

Publication number Publication date
EP0156213A2 (en) 1985-10-02
EP0156213B1 (en) 1989-10-11
EP0156213A3 (en) 1987-10-21
DE3573696D1 (en) 1989-11-16
CA1218773A (en) 1987-03-03
US4592050A (en) 1986-05-27
JPS60208136A (ja) 1985-10-19

Similar Documents

Publication Publication Date Title
US6278718B1 (en) Distributed network synchronization system
JPH0317422B2 (ja)
US4606023A (en) Guard time elimination in a time-division multiplexed, active star-coupled, half-duplex mode, synchronous communications network
US5054020A (en) Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion
JPH07105766B2 (ja) 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法
NO167349B (no) Kommunikasjons-system.
KR100342566B1 (ko) 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법
JP3011128B2 (ja) Ａａｌタイプ１伝送におけるクロック情報転送方式
EP0878076B1 (en) Virtual time loop
US5654815A (en) Synchronization method as well as synchronizing units, terminal and exchange therefor
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
US6515962B1 (en) Hit-less switching pointer aligner apparatus and method
US5524107A (en) Multiport multidrop digital system
US5477533A (en) Burst transfer device and burst transfer system
US5859850A (en) Elastic store circuit for composite cells switched through an ATM network
US5276859A (en) Accelerated token ring network
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
JP3246423B2 (ja) 網同期装置
US8436938B1 (en) Device and method for receiving data transmitted by means of an asynchronous data transmission technique
JP3202286B2 (ja) Ｓｄｈ光伝送方式における伝送路切替方式
JP4266515B2 (ja) 情報を伝送するシステムおよび方法
JP3030783B2 (ja) 受信データ同期回路
JP3036856B2 (ja) 回線アダプタ装置
JP2001119362A (ja) コントロールタイムスロット中継回路
JPS6292549A (ja) 端末クロック生成回路を有するループ通信システム