JPH03108880A - Video signal output circuit - Google Patents
Video signal output circuitInfo
- Publication number
- JPH03108880A JPH03108880A JP1247735A JP24773589A JPH03108880A JP H03108880 A JPH03108880 A JP H03108880A JP 1247735 A JP1247735 A JP 1247735A JP 24773589 A JP24773589 A JP 24773589A JP H03108880 A JPH03108880 A JP H03108880A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- video
- signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明映像信号出力回路を以下の項目に従って詳細に説
明する。DETAILED DESCRIPTION OF THE INVENTION The video signal output circuit of the present invention will be described in detail according to the following items.
Ａ、ａ集土の利用分野
Ｂ１発明の概要
Ｃ１背景技術
り１発明が解決しようとする課題
６０課題を解決するための手段
Ｆ、実施例
ａ１回路構成［第１図、第２図］
ａ−１，全体の構成［第１図］
ａ−２，要部の回路［第２図］
ｂ、動作
Ｇ０発明の効果
（Ａ、ａ集土の利用分１？）
本発明映像信号出力回路は新規な映像信号出力回路に関
する。詳しくは電源投入時において所定時間映像ミュー
トを行なうことによって接続機器への映像信号の安定供
給を行なうことができるようにした新規な映像信号出力
回路を提供しようとするものである。A, a Field of application of soil collection B1 Overview of the invention C1 Background technology 1 Problems to be solved by the invention 60 Means for solving the problems F, Example a1 Circuit configuration [Figures 1 and 2] a- 1. Overall configuration [Figure 1] a-2. Circuit of main parts [Figure 2] b. Operation G0 Effect of the invention (A. Utilization of a collection 1?) The video signal output circuit of the present invention is new The present invention relates to a video signal output circuit. Specifically, the present invention aims to provide a novel video signal output circuit that can stably supply a video signal to connected equipment by muting the video for a predetermined period of time when the power is turned on.
（Ｂ、発明の概要）
零発′明映像信号出力回路は同期信号発生回路からの同
期信号と映像信号処理回路からの映像信号とを合成して
信号出力端子に送出する信号合成回路を備えた映像信号
出力回路であって、電源投入時から所定時間のあいだ映
像信号のミュートを行なうミュート手段を設けることに
よって、映像出力機器の電源投入時において信号レベル
の不安定な映像信号がそのままの形で接続機器に伝送さ
れることがないようにしたものである。(B. Summary of the Invention) The zero-invented video signal output circuit includes a signal synthesis circuit that combines a synchronization signal from a synchronization signal generation circuit and a video signal from a video signal processing circuit and sends the synthesized signal to a signal output terminal. By providing a video signal output circuit with a mute means that mutes the video signal for a predetermined period of time after the power is turned on, a video signal with an unstable signal level can be maintained as it is when the power is turned on to the video output device. This prevents data from being transmitted to connected devices.
（Ｃ，背景技術）
映像信号を出力する電子機器、例えば、ビデオカメラ等
にあフては通常、電源投入時から直ちに映像信号が出力
されるようになっている。(C. Background Art) Electronic devices that output video signals, such as video cameras, usually output video signals immediately after power is turned on.
（Ｄ、発明が解決しようとする課題）
ところで、映像機器の場合、負荷が所定値（７５Ω）の
時に１ｖｐ−、かつ同期角の出力信号を出力するように
なっているが、結合コンデンサにより信号出力にサグが
生じ、特に、電源投入時において回路系が安定する迄の
間はこのような現象が著しいため、見苦しい画像になっ
たり、場合によっては画像にならなかったりといった不
都合が生じ得るという問題がある。(D. Problem to be Solved by the Invention) By the way, in the case of video equipment, when the load is a predetermined value (75Ω), an output signal of 1 vp- and a synchronization angle is output, but the signal is A sag occurs in the output, and this phenomenon is particularly noticeable until the circuit system stabilizes after power is turned on, resulting in problems such as unsightly images or, in some cases, no images at all. There is.
そこで、通常はこれに対する何らかの対策が接続機器側
に設けられている場合もあるが、すべての機器にこのよ
うな対策が構しられているといった保証はない。Therefore, although some countermeasures against this problem are usually provided on the connected device side, there is no guarantee that such countermeasures are implemented in all devices.
（Ｅ、課題を解決するための手段）
本発明映像信号出力回路は上記した課題を解決するため
に、同期信号発生回路からの同期信号と映像信号処理回
路からの映像信号とを合成して信号出力端子に送出する
信号合成回路を備えた映像信号出力回路であって、電源
投入時から所定時間のあいだ映像信号のミュートを行な
うミュート手段を設けたものである。(E. Means for Solving the Problems) In order to solve the above problems, the video signal output circuit of the present invention synthesizes a synchronization signal from a synchronization signal generation circuit and a video signal from a video signal processing circuit to generate a signal. This is a video signal output circuit including a signal synthesis circuit for sending out to an output terminal, and is provided with muting means for muting the video signal for a predetermined period of time after power is turned on.
従って、本発明映像信号出力回路によれば、映像出力回
路側において電源投入時から所定時間が経過するまでの
間映像ミュートを行なっているので、機器の始動時に映
像が乱れてしまうといったことが避けられる。Therefore, according to the video signal output circuit of the present invention, since the video is muted on the video output circuit side from when the power is turned on until a predetermined time has elapsed, it is possible to avoid the video being disturbed when the device is started. It will be done.
（Ｆ、実施例）
以下に、本発明映像信号出力回路の詳細を図示した実施
例に従って説明する。尚、図示した実施例は本発明映像
信号出力回路をビデオカメラにおける映像信号出力回路
に適用した例１を示すものである。(F. Embodiment) Details of the video signal output circuit of the present invention will be described below according to the illustrated embodiment. The illustrated embodiment is a first example in which the video signal output circuit of the present invention is applied to a video signal output circuit in a video camera.
（ａ、回路）［第１図、第２図］
（ａ−１，全体の構成）［第１図］
第１図は簡易型監視システム用ビデオカメラの基本回路
２の概要を示してい番。(a, circuit) [Figures 1 and 2] (a-1, overall configuration) [Figure 1] Figure 1 shows an outline of a basic circuit 2 of a video camera for a simple surveillance system.
図中３は固体撮像素子であり、例えば、ＭＯ３型エリア
イメージセンサ−が用いられており、被写体からの光が
撮影レンズ４を通して受光される。3 in the figure is a solid-state imaging device, for example, an MO3 type area image sensor is used, and light from a subject is received through a photographing lens 4.
５は固体撮像素子３用のドライブ回路であり、同期信号
発生回路６からの信号を受けて、固体撮像素子３の水平
、垂直シフトレジスタ用クロック信号を発生させたり、
アイリス制御回路７からの制御信号を受けて可変速電子
シャッター機能による電子アイリス制御を行なうために
設けられている。5 is a drive circuit for the solid-state image sensor 3, which receives a signal from the synchronization signal generation circuit 6 and generates clock signals for the horizontal and vertical shift registers of the solid-state image sensor 3;
It is provided to receive a control signal from the iris control circuit 7 and perform electronic iris control using a variable speed electronic shutter function.
８は固体撮像素子３の後段に設けられたプリアンプであ
り、電流入力型増幅回路の構成とされ、固体撮像素子３
の信号出力を所定のレベルに増幅した後光学的黒レベル
検出及びペデスタル生成回路９に送出するようになフて
いる。A preamplifier 8 is provided after the solid-state image sensor 3, and is configured as a current input type amplifier circuit.
The signal output is amplified to a predetermined level and then sent to the optical black level detection and pedestal generation circuit 9.
光学的黒レベル検出及びペデスタル生成回路９は、プリ
アンプ８の温度特性によるＤＣレベルの変動を除去する
と共に、固体撮像素子３に特有のクロックノイズや水平
ブランキング期間におけるスイッチングノイズの影響を
低減して黒レベルの安定化を図るために設けられた回路
である。The optical black level detection and pedestal generation circuit 9 eliminates DC level fluctuations due to the temperature characteristics of the preamplifier 8, and also reduces the effects of clock noise specific to the solid-state image sensor 3 and switching noise during the horizontal blanking period. This circuit is provided to stabilize the black level.
１０はミュート回路であり、電源投入時から所定期間（
０，５〜１秒程度）中は、上記した光学的黒レベル検出
及びペデスタル生成回路９からの信号をミュートするた
めに設けられている。10 is a mute circuit, which is used for a predetermined period (
0.5 to 1 second), it is provided to mute the signal from the optical black level detection and pedestal generation circuit 9 described above.
１１はメイン信号処理回路であり、光学的黒レベル検出
及びペデスタル生成回路９からの信号に関するＡＧＣ（
自動利得制御）やγ補正等の処理を行なうために設けら
れており、同期信号発生回路６からのブランキングパル
スやクランプパルス、同期信号（以下、ｒＳＹＮＣＪと
記す。）が送られてくるようになっている。また、メイ
ン信号処理回路１１は入力信号を所定レベル間で増幅し
た後アイリス制御用の検出信号としてアイリス制御部７
に送出するようになっている。11 is a main signal processing circuit which performs AGC (AGC) regarding the signal from the optical black level detection and pedestal generation circuit 9;
It is provided to perform processing such as automatic gain control) and γ correction, and is designed to receive blanking pulses, clamp pulses, and synchronization signals (hereinafter referred to as rSYNCJ) from the synchronization signal generation circuit 6. It has become. Further, the main signal processing circuit 11 amplifies the input signal between predetermined levels and then outputs the input signal as a detection signal for iris control to the iris control section 7.
It is designed to be sent to
１２はミキサー回路であり、メイン信号処理回路１１の
出力する映像信号と、同期信号発生回路６からの（水平
、垂直の）同期信号とを混合して、出力バッファを介し
て規定レベルＮｖｐ−ｐ）の信号として信号出力端子１
３に出力するための回路である。12 is a mixer circuit, which mixes the video signal output from the main signal processing circuit 11 and the (horizontal and vertical) synchronization signals from the synchronization signal generation circuit 6, and outputs the mixture to a specified level Nvp-p via an output buffer. ) signal output terminal 1 as the signal of
This is a circuit for outputting to 3.
（ａ−２，要部の回路）［第２図］
第２図は儂像信号出力回路１の要部回路１４を示すもの
である。(a-2, Main Part Circuit) [FIG. 2] FIG. 2 shows the main part circuit 14 of the false image signal output circuit 1.
光学的黒レベル検出及びペデスタル生成回路９の出力は
エミッタフォロアのＰＮＰトランジスタ１５及びコンデ
ンサ１６を介してメイン信号処理回路１１の入力端子１
１ａに送出されるようになっている。The output of the optical black level detection and pedestal generation circuit 9 is connected to the input terminal 1 of the main signal processing circuit 11 via an emitter follower PNP transistor 15 and a capacitor 16.
1a.
１７はミュート用のＮＰＮトランジスタであり、そのベ
ースがコンデンサ１８を介して電源ライン１９ （十Ｖ
ｃｃ（Ｖ）とする。）に接続され、そのコレクタが抵抗
２０を介してメイン、信号処理回路１１の入力端子１１
ａに接続されている。そして、エミッタが接地されてい
る。17 is an NPN transistor for muting, the base of which is connected to the power supply line 19 (10V
Let it be cc(V). ), whose collector is connected to the input terminal 11 of the main signal processing circuit 11 via the resistor 20.
connected to a. And the emitter is grounded.
ミキサー回路１２は、メイン信号処理回路１１の出力端
子１１ｂからの出力信号を増幅するＮＰＮ）ランジスタ
２２及びＰＮＰトランジスタ２３の２段構成のアンプと
、その出力段においてトランジスタ２３のコレクタが分
圧抵抗２４．２５を介してアノードに接続されたダイオ
ード２６とからなる。そして、ダイオード２６のカソー
ドは同期信号発生回路６の出力端子６ａ（出力段はＰチ
ャンネル及びＮチャンネルＭＯＳＦＥＴのコンプリメン
タリ接続となっている。）に接続されている。The mixer circuit 12 includes a two-stage amplifier composed of an NPN transistor 22 and a PNP transistor 23 that amplifies the output signal from the output terminal 11b of the main signal processing circuit 11, and a collector of the transistor 23 in the output stage is connected to a voltage dividing resistor 24. and a diode 26 connected to the anode via .25. The cathode of the diode 26 is connected to the output terminal 6a of the synchronization signal generation circuit 6 (the output stage is a complementary connection of P-channel and N-channel MOSFETs).
２７．２Ｂはコンプリメンタリのエミッタフォロアとさ
れた、所謂ダイヤモンド回路構成のバッファであり、各
々ＮＰＮ及びＰＮＰトランジスタから構成されている。Reference numeral 27.2B denotes a buffer having a so-called diamond circuit configuration, which is a complementary emitter follower, and each is composed of an NPN transistor and a PNP transistor.
そして、初段のトランジスタのベースが分圧抵抗２４と
２５との間に接続されると共に、後段のトランジスタの
エミッタが抵抗２９及びコンデンサ３０を介して信号出
力端子１３に接続されている。The base of the first stage transistor is connected between the voltage dividing resistors 24 and 25, and the emitter of the second stage transistor is connected to the signal output terminal 13 via the resistor 29 and capacitor 30.
（ｂ、動作）
しかして、上記した映像信号出力回路１にあっては、電
源投入時から所定時間（即ち、ミュート用トランジスタ
１７の内部抵抗値により規定される時定数に対応してい
る。）が経過する迄の間はトランジスタ１７がオンして
おり、映像ミュートが行なわれ、光学系（投影レンズ４
、固体撮像素子３等）の捉えた映像信号は出力されず、
ミキサー回路１２を介して同期信号だけが出力される。(b. Operation) Therefore, in the video signal output circuit 1 described above, a predetermined period of time (that is, corresponds to a time constant defined by the internal resistance value of the muting transistor 17) from the time the power is turned on. The transistor 17 is on until the time elapses, the image is muted, and the optical system (projection lens 4
, solid-state image sensor 3, etc.) is not output,
Only the synchronization signal is output via the mixer circuit 12.
その後、トランジスタ１７がオフするとメイン信号処理
回路１１の出力信号と同期信号発生回路６からの同期信
号とがミキサー回路１２によりて合成されてコンポジッ
ト信号としてバッファ２７．２８を介して信号出力端子
１３に送出される。即ち、ミキサー回路１２にあっては
同期期間にダイオード２６がオンし、映像期間にはダイ
オード２６がオフすることによって映像信号と同期信号
とが合成される。尚、この場合、シンクチップレベルは
分圧抵抗２４．２５により規定されるレベルとなり、同
期信号の振幅、つまりシンクチップレベルとペデスタル
レベルとの間隔が一定しており、トランジスタによるエ
ミッター接地回路のエミッタ側に結合コンデンサを並列
に設けて交流結合し映像信号と同期信号とを合成するよ
うにしたミキサー回路に比べて、結合コンデンサによっ
て失われる直流分の影響を考慮することなく簡単な回路
構成で同期ミックスが実現できる。Thereafter, when the transistor 17 is turned off, the output signal of the main signal processing circuit 11 and the synchronization signal from the synchronization signal generation circuit 6 are combined by the mixer circuit 12 and sent as a composite signal to the signal output terminal 13 via the buffers 27 and 28. Sent out. That is, in the mixer circuit 12, the diode 26 is turned on during the synchronization period, and the diode 26 is turned off during the video period, so that the video signal and the synchronization signal are combined. In this case, the sync tip level is the level specified by the voltage dividing resistor 24.25, and the amplitude of the sync signal, that is, the interval between the sync tip level and the pedestal level, is constant, and the emitter of the common emitter circuit using the transistor is constant. Compared to a mixer circuit that connects coupling capacitors in parallel to combine the video signal and the synchronization signal, synchronization can be achieved with a simple circuit configuration without considering the influence of the DC component lost due to the coupling capacitor. A mix can be achieved.
（Ｇ、発明の効果）
以上に記載したところから明らかなように本発明映像信
号出力回路は、同期信号発生回路からの同期信号と映像
信号処理回路からの映像信号とを合成して信号出力端子
に送出する信号合成回路を備えた映像信号出力回路であ
って、電源投入時から所定時間のあいだ映像信号のミュ
ートを行なうミュート手段を設けたことを特徴とする。(G. Effects of the Invention) As is clear from the above description, the video signal output circuit of the present invention combines the synchronization signal from the synchronization signal generation circuit and the video signal from the video signal processing circuit, and outputs the signal at the signal output terminal. The present invention is a video signal output circuit equipped with a signal synthesis circuit for outputting a signal to a video signal, and is characterized in that it is provided with a mute means for muting the video signal for a predetermined period of time from when the power is turned on.
従って、本発明映像信号出力回路によれば、映像出力回
路側において電源投入時から所定時間が経過するまでの
開映像ミュートを行なっているので、機器の始動時に映
像が乱れてしまうといった事態が避けられる。Therefore, according to the video signal output circuit of the present invention, since the open video mute is performed on the video output circuit side from when the power is turned on until a predetermined time has elapsed, a situation where the video is distorted when the device is started can be avoided. It will be done.
尚、前記した実施例においてはミュート回路をメイン信
号処理回路の入力段に設けるようにしたが、本発明映像
信号出力回路に係るミュート手段の設けられる位置がこ
のような位置のみに限られる訳ではない。In the above-described embodiments, the mute circuit is provided at the input stage of the main signal processing circuit, but the location where the mute means according to the video signal output circuit of the present invention is provided is not limited to such a location. do not have.
ビデオカメラに適用した場合における実施の一例を示す
もので、第１図は全体の回路ブロック図、第２図は要部
の回路図である。An example of the implementation when applied to a video camera is shown. FIG. 1 is an overall circuit block diagram, and FIG. 2 is a circuit diagram of main parts.
符号の説明 １・・・映像信号出力回路、 ６・・・同期信号発生回路、 １０．１７・・・ミュート手段、 １１・・・映像信号処理、 １２・・・信号合成回路、 １３・・・信号出力端子 出 願 人 ソニー株式会社Explanation of symbols 1... video signal output circuit, 6...Synchronization signal generation circuit, 10.17...Mute means, 11...Video signal processing, 12... Signal synthesis circuit, 13...Signal output terminal Applicant: Sony Corporation
Claims (1)
らの映像信号とを合成して信号出力端子に送出する信号
合成回路を備えた映像信号出力回路であって、 電源投入時から所定時間のあいだ映像信号のミュートを
行なうミュート手段を設けた ことを特徴とする映像信号出力回路[Scope of Claims] A video signal output circuit comprising a signal synthesis circuit that combines a synchronization signal from a synchronization signal generation circuit and a video signal from a video signal processing circuit and sends it to a signal output terminal, the circuit comprising: A video signal output circuit characterized in that it is provided with a mute means for muting the video signal for a predetermined period of time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247735A JPH03108880A (en) | 1989-09-21 | 1989-09-21 | Video signal output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247735A JPH03108880A (en) | 1989-09-21 | 1989-09-21 | Video signal output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108880A true JPH03108880A (en) | 1991-05-09 |
Family
ID=17167892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247735A Pending JPH03108880A (en) | 1989-09-21 | 1989-09-21 | Video signal output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108880A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503715A (en) * | 2000-07-17 | 2004-02-05 | エンプレサ・ブラジレイラ・デイ・コンプレソレス・エシ・ア−エンブラク | Valve device for hermetic compressor |
| JP2013098728A (en) * | 2011-10-31 | 2013-05-20 | Canon Inc | Image output device |
-
1989
- 1989-09-21 JP JP1247735A patent/JPH03108880A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503715A (en) * | 2000-07-17 | 2004-02-05 | エンプレサ・ブラジレイラ・デイ・コンプレソレス・エシ・ア−エンブラク | Valve device for hermetic compressor |
| JP2013098728A (en) * | 2011-10-31 | 2013-05-20 | Canon Inc | Image output device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651210A (en) | Adjustable gamma controller | |
| CA1101988A (en) | Combined blanking level and kinescope bias clamp for a television signal processing system | |
| JPH03108880A (en) | Video signal output circuit | |
| US3699258A (en) | Video processing circuit for producing a composite television signal including blanking and synchronization signals | |
| JPS59127480A (en) | Generating circuit for flare correcting signal | |
| JPH057805Y2 (en) | ||
| US3573354A (en) | Color killer and acc circuits | |
| KR0120462B1 (en) | Circuit of clamping for video camera | |
| JPH09247552A (en) | Signal processing circuit for solid-state image pickup device | |
| JP3021318B2 (en) | Imaging device | |
| JP3208769B2 (en) | Television imaging device | |
| KR960010488B1 (en) | Caption signal generating circuit of tv receiver | |
| JPH0294806A (en) | High level slice circuit | |
| JPH0628476B2 (en) | Imaging device for negative film | |
| JPH03108876A (en) | Pedestal clamp circuit for video signal | |
| JPH084344B2 (en) | Auto white balance circuit | |
| KR930008228Y1 (en) | Tv video signals muting circuit | |
| KR0129987B1 (en) | Image signal level auto control circuit having picture in picture | |
| JP3298868B2 (en) | Video system | |
| KR870003380Y1 (en) | Video signal muting circuit | |
| JPH11136570A (en) | Image pickup device | |
| JPS6124378A (en) | Video camera | |
| JP2000078496A (en) | Image quality adjuster | |
| JPH03276971A (en) | Vertical synchronizing signal detection circuit for tv equipment | |
| KR20080056447A (en) | Circuit for output composite video blanking sync of tuner |