JPH0247731A - Dual comparator - Google Patents
Dual comparatorInfo
- Publication number
- JPH0247731A JPH0247731A JP63198184A JP19818488A JPH0247731A JP H0247731 A JPH0247731 A JP H0247731A JP 63198184 A JP63198184 A JP 63198184A JP 19818488 A JP19818488 A JP 19818488A JP H0247731 A JPH0247731 A JP H0247731A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- duplex
- mode
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title abstract 11
- 238000003745 diagnosis Methods 0.000 claims abstract description 8
- 238000012544 monitoring process Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセサの二重化比較方式に関し、特
に二重化比較エラー発生時の障害切分けに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a duplex comparison method for microprocessors, and particularly to fault isolation when a duplex comparison error occurs.
（従来の技術）
従来、マイクロプロセサによる二重化比較装置において
は、同じ構造をもつ２台のマイクロプロセサが、それぞ
れ実行モードと呼ばれる外部出力信号を駆動するモード
と、監視モードと呼ばれる外部出力信号と自プロセサの
出力しようとする信号とを比較チエツクするモードとで
動作し、監視モード側のマイクロプロセサが実行モード
側のマイクロプロセサを監視するように構成されていた
。また、比較エラーの発生時には、実行モードのマイク
ロプロセサのみで動作が可能になる。このような機能を
備えて信頼性を向上しているが、このような二重化比較
装置で二重化比較エラーが発生したときには、その報告
を受けた診断プロセサは二重化比較モードを解除し、他
方のマイクロプロセサだけで後の運転を続行していた。(Prior Art) Conventionally, in a duplex comparator using a microprocessor, two microprocessors having the same structure operate in a mode called an execution mode in which an external output signal is driven, and a mode called a monitoring mode in which an external output signal is driven. It operates in a mode in which a signal to be output by the processor is compared and checked, and the microprocessor in the monitoring mode monitors the microprocessor in the execution mode. Furthermore, when a comparison error occurs, only the microprocessor in execution mode can operate. Although such a function is provided to improve reliability, when a duplex comparison error occurs in such a duplex comparison device, the diagnostic processor that receives the report cancels the duplex comparison mode and restarts the other microprocessor. Just had to continue driving afterward.
（発明が解決しようとする課題）
上述した従来の技術によれば、実行モードにあるマイク
ロプロセサの故障により二重化比較エラーが発生した場
合、故障したマイクロプロセサにより運転が続行される
場合がある。このため、システムに誤動作が発生する危
険があった。(Problems to be Solved by the Invention) According to the above-described conventional technology, when a duplication comparison error occurs due to a failure of a microprocessor in execution mode, operation may be continued by the failed microprocessor. Therefore, there was a risk that the system would malfunction.
また、間欠的なエラーは命令の再試行により復旧可能な
場合もあり、この場合には、二重化比較モードの解除は
システムの信頼性を低下させるという問題があった。Further, intermittent errors can sometimes be recovered by retrying the instruction, and in this case, there is a problem in that canceling the duplex comparison mode reduces system reliability.
本発明の目的は、上述の従来技術による問題点に対し、
二重化比較エラーの発生時、診断プロセサよりそれぞれ
のマイクロプロセサに対して診断プログラムを実行させ
、その結果に応じて二重化比較モードの続行、または実
行／監視モードの変更を指示することにより上記欠点を
除去し、システムの信頼性を向上させることができるよ
うに構成した二重化比較装置を提供することにある。An object of the present invention is to solve the problems caused by the above-mentioned prior art.
When a duplex comparison error occurs, the diagnostic processor executes a diagnostic program for each microprocessor, and depending on the result, instructs to continue the duplex comparison mode or change the execution/monitoring mode, thereby eliminating the above drawbacks. An object of the present invention is to provide a duplex comparison device configured to improve system reliability.
（課題を解決するための手段）
本発明による二重化比較装置は二重化比較構成が可能な
機能を備えた一対のマイク［コブロセサと、二重化比較
を制御するための診断プロセサにより構成したものであ
る。(Means for Solving the Problems) A duplex comparison device according to the present invention is constituted by a pair of microphones [copro processors] equipped with a function that enables a duplex comparison configuration, and a diagnostic processor for controlling the duplex comparison.
上記構成において、診断プロセサは各マイクロプロセサ
へ二重化比較の実行／監視モード切替え信号、二重化比
較モード指示信号、ならびにマイクロプロセサ初期化信
号を送出することができるように構成したものである。In the above configuration, the diagnostic processor is configured to be able to send a duplex comparison execution/monitoring mode switching signal, a duplex comparison mode instruction signal, and a microprocessor initialization signal to each microprocessor.
いっぽう、各マイクロプロセサは初期化信号により起動
される診断プログラムを内蔵し、二重化比較モード指示
信号によって二重化比較モードとなり、監視モードの他
のマイクロプロセサで二重化比較エラーを検出したこと
を診断プロセサに二重化比較エラー発生信号で報告する
とともに、診断プログラムの正常終了指示信号を送出す
ることかでき、且つ、二重化比較モードで実行中に比較
エラーが発生したならば二重化比較エラー発生信号によ
り診断プロセサに二重化比較モードを解除させるこ、シ
：ができ、二重化比較の実行／監視モード切替え信号お
′よびマイクロプロセサ初期化信号にＸって診断プログ
ラムを２つのマイクロプロセサによって実行したときに
、２つの診断プログラムの正常終了信号から障害の切分
けを行う二重化比較エラー診断指示信号を送出すること
ができるように構成したものである。On the other hand, each microprocessor has a built-in diagnostic program that is activated by an initialization signal, and enters duplex comparison mode by a duplex comparison mode instruction signal, and when a duplex comparison error is detected in another microprocessor in monitoring mode, the duplex comparison mode is notified to the diagnostic processor. In addition to reporting the comparison error occurrence signal, it is possible to send a normal termination instruction signal for the diagnostic program.If a comparison error occurs during execution in the duplex comparison mode, the duplex comparison error occurrence signal causes the diagnostic processor to perform the duplex comparison. mode can be canceled, and when the diagnostic programs are executed by two microprocessors by the duplex comparison execution/monitoring mode switching signal and the microprocessor initialization signal, the two diagnostic programs The configuration is such that a duplication comparison error diagnosis instruction signal for isolating a failure can be sent from the normal completion signal.
（実施例） 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第１図は、本発明による二重化比較装置の一実施例金示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a duplex comparison device according to the present invention.
第１図において、１０は診断プロセサ、２０は第１のマ
イクロプロセサ、３０は第２のマイクロプロセサである
。In FIG. 1, 10 is a diagnostic processor, 20 is a first microprocessor, and 30 is a second microprocessor.
診断プロセサ１０は、信号線６０上の二重化比較モード
指示信号と、信号線４０上の二重化比較実行モード信号
とにより、第１のマイクロプロセサ２０を二重化比較実
行モードで運転し、信号線４０上の二重化比較監視モー
ド信号により第２のマイクロプロセサ３０を監視モード
で運転している。The diagnostic processor 10 operates the first microprocessor 20 in the duplex comparison execution mode using the duplex comparison mode instruction signal on the signal line 60 and the duplex comparison execution mode signal on the signal line 40, and The second microprocessor 30 is operated in the monitoring mode by the duplex comparison monitoring mode signal.
第２のマイクロプロセサ３０より信号線９０を介して診
断プロセサ１０に対し二重化比較エラー信号が送信され
、信号線９０上の第２０マイクロブロセサ３０の二重化
比較エラー信号により、二重化比較エラーが発生する。A duplication comparison error signal is sent from the second microprocessor 30 to the diagnostic processor 10 via the signal line 90, and the duplication comparison error signal of the 20th microprocessor 30 on the signal line 90 causes a duplication comparison error. .
そこで、診断プロセサ１０は、信号線６０上の二重化比
較モード信号をリセットし、二重化比較モードを解除す
る。Therefore, the diagnostic processor 10 resets the duplex comparison mode signal on the signal line 60 and cancels the duplex comparison mode.
第１のマイクロプロセサ２０より信号＆！８０を介して
診断プロセサ１０に対し二重化比較エラー信号が送信さ
れ、信号線８０上の第１のマイクロプロセサ２０の二重
化比較エラー信号により、二重化比較エラーが発生する
。この種の二重化比較エラーが報告された場合も上と同
様の動作となる。Signal &! from the first microprocessor 20! A duplication comparison error signal is sent to the diagnostic processor 10 via line 80, and the duplication comparison error signal of the first microprocessor 20 on signal line 80 causes a duplication comparison error. The same operation as above occurs when this type of duplication comparison error is reported.
外部より信号線１２０に与えられた二重化比較エラー診
断指示信号が真になると、診断プロセサ１０は第１に信
号線７０上のマイクロプロセサ初期化信号を真とし、第
１のマイクロプロセサ２０に対して初期診断プログラム
の開始を指示する。When the duplication comparison error diagnosis instruction signal externally applied to the signal line 120 becomes true, the diagnostic processor 10 first makes the microprocessor initialization signal on the signal line 70 true and sends the signal to the first microprocessor 20. Instructs to start the initial diagnostic program.
第２に第１のマイクロプロセサ２０は初期診断の結果を
信号線ｌＯＯ上の第１のマイクロ７０セサの初期診断正
常終了報告信号によって正常終了ならば真、異常終了な
らば偽として診断プロセサ１０に報告する。Second, the first microprocessor 20 transmits the result of the initial diagnosis to the diagnostic processor 10 as true if the termination is normal, and false if the termination is abnormal, by the initial diagnosis normal termination report signal of the first micro 70 sensor on the signal line lOO. Report.
第３に診断プロセサ１０は、信号線４０上の二重化比較
実行モード信号と、信号線５０上の二重化比較監視モー
ド信号とを入替え、信号線７０上のマイクロプロセサ初
期化信号を真とし、第２のマイクロプロセサ３０に対し
て初期診断プログラムの開始を指示する。Thirdly, the diagnostic processor 10 switches the duplex comparison execution mode signal on the signal line 40 and the duplex comparison monitoring mode signal on the signal line 50, makes the microprocessor initialization signal on the signal line 70 true, and the second The microprocessor 30 is instructed to start an initial diagnosis program.
第４に第２のマイクロプロセサ３０は初期診断の結果を
信号線１１０上に第２のマイクロプロセサ３０から送出
された初期診断正常終了報告信号によって正常終了なら
ば真、異な終了ならば偽として診断プロセサ１０に報告
する。Fourthly, the second microprocessor 30 diagnoses the result of the initial diagnosis as true if it terminates normally, and as false if it terminates incorrectly, using the initial diagnosis normal completion report signal sent from the second microprocessor 30 on the signal line 110. Report to processor 10.
第５に診断プロセサは、第２および第４の診断プログラ
ムの結果により、第１に両方が真のときには信号線６０
上の二重化比較モード指示信号と、信号線７０上のマイ
クロプロセサ初期化信号とを真とし、二重化比較モード
を再開させる。第２に片方が真、他方が偽のときには、
真と報告のあったマイクロプロセサを実行モードとする
。第３に両方が偽のときには、信号線１３０上のシステ
ムダウン信号によりシステムダウンを報告する。Fifthly, the diagnostic processor determines whether first, if both are true, the signal line 60
The duplex comparison mode instruction signal above and the microprocessor initialization signal on the signal line 70 are set to true, and the duplex comparison mode is restarted. Second, when one is true and the other is false,
The microprocessor that has been reported as true is set to execution mode. Third, when both are false, a system down signal on signal line 130 reports system down.
（発明の効果）
以上説明したように本発明は、二重化比較エラーが発生
したときに診断プロセサより、それぞれのマイクロプロ
セサに診断プログラムを実行させることにより、故障し
たマイクロプロセサの切分けができるとともに、間欠障
害時の二重化比較モードを再開でき、システムの信頼性
を向上させることができると云う効果がある。(Effects of the Invention) As explained above, the present invention allows each microprocessor to execute a diagnostic program from the diagnostic processor when a duplex comparison error occurs, thereby making it possible to isolate a failed microprocessor. This has the effect that the duplex comparison mode can be restarted in the event of an intermittent failure, and the reliability of the system can be improved.
第１図は、本発明による二重化比較装置の一実施例を示
すブロック図である。
１０・・・診断プロセサ
２０．３０・・・マイクロプロセサ
４０．５０，６０．７０，８０，９０，１００゜１１０
．１２０．１３０・・・信号線
才 図FIG. 1 is a block diagram showing an embodiment of a duplex comparison device according to the present invention. 10...Diagnostic processor 20.30...Microprocessor 40.50, 60.70, 80, 90, 100°110
．． 120.130...Signal line diagram
Claims (1)
重化比較を制御するための診断プロセサとを具備して構
成した二重化比較装置であって、前記診断プロセサは前
記各マイクロプロセサへ二重比較の実行／監視モード切
替え信号、二重化比較モード指示信号、ならびにマイク
ロプロセサ初期化信号を送出することができるように構
成したものであり、且つ、前記各マイクロプロセサは前
記初期化信号により起動される診断プログラムを内蔵し
、前記二重化比較モード指示信号によって二重化比較モ
ードとなり、監視モードの他マイクロプロセサで二重化
比較エラーを検出したことを前記診断プロセサに二重化
比較エラー発生信号で報告するとともに、前記診断プロ
グラムの正常終了指示信号を送出することができ、且つ
、二重化比較モードで実行中に比較エラーが発生したな
らば前記二重化比較エラー発生信号により前記診断プロ
セサに二重化比較モードを解除させることができ、且つ
、前記二重化比較の実行／監視モード切替え信号および
前記マイクロプロセサ初期化信号によって前記診断プロ
グラムを２つのマイクロプロセサによって実行したとき
に、前記２つの診断プログラムの正常終了信号から障害
の切分けを行う二重化比較エラー診断指示信号を送出す
ることができるように構成したことを特徴とする二重化
比較装置。A duplex comparison device configured to include a pair of microprocessors capable of a duplex comparison configuration and a diagnostic processor for controlling the duplex comparison, the diagnostic processor instructing each of the microprocessors to perform/execute the duplex comparison. The microprocessor is configured to be able to send a monitoring mode switching signal, a duplex comparison mode instruction signal, and a microprocessor initialization signal, and each microprocessor has a built-in diagnostic program activated by the initialization signal. The duplex comparison mode is set by the duplex comparison mode instruction signal, and the duplex comparison error is reported to the diagnostic processor by a duplex comparison error occurrence signal to the other microprocessor in the monitoring mode, and the normal termination of the diagnostic program is instructed. If a comparison error occurs during execution in the duplex comparison mode, the duplex comparison error occurrence signal can cause the diagnostic processor to cancel the duplex comparison mode; a duplex comparison error diagnosis instruction for isolating a fault from normal completion signals of the two diagnostic programs when the diagnostic program is executed by two microprocessors using the execution/monitoring mode switching signal and the microprocessor initialization signal; A duplex comparison device characterized in that it is configured to be able to send out signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198184A JPH0247731A (en) | 1988-08-09 | 1988-08-09 | Dual comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198184A JPH0247731A (en) | 1988-08-09 | 1988-08-09 | Dual comparator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247731A true JPH0247731A (en) | 1990-02-16 |
Family
ID=16386876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198184A Pending JPH0247731A (en) | 1988-08-09 | 1988-08-09 | Dual comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247731A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748873A (en) * | 1992-09-17 | 1998-05-05 | Hitachi,Ltd. | Fault recovering system provided in highly reliable computer system having duplicated processors |
| WO2013001403A1 (en) * | 2011-06-28 | 2013-01-03 | International Business Machines Corporation | Unified, adaptive ras for hybrid systems |
-
1988
- 1988-08-09 JP JP63198184A patent/JPH0247731A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748873A (en) * | 1992-09-17 | 1998-05-05 | Hitachi,Ltd. | Fault recovering system provided in highly reliable computer system having duplicated processors |
| WO2013001403A1 (en) * | 2011-06-28 | 2013-01-03 | International Business Machines Corporation | Unified, adaptive ras for hybrid systems |
| CN103582874A (en) * | 2011-06-28 | 2014-02-12 | 国际商业机器公司 | Unified, adaptive RAS for hybrid systems |
| GB2506551A (en) * | 2011-06-28 | 2014-04-02 | Ibm | Unified,adaptive ras for hybrid systems |
| GB2506551B (en) * | 2011-06-28 | 2020-09-09 | Ibm | Unified, adaptive ras for hybrid systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3486747B2 (en) | Vehicle control device and single processor system incorporated therein | |
| JPH0247731A (en) | Dual comparator | |
| JPH0261755A (en) | Device for monitoring computer system with two processor | |
| JPH0644093A (en) | System for changing-over duplicating device | |
| JP2827713B2 (en) | Redundant device | |
| JP2557990B2 (en) | Dual system switching device | |
| JPH03139736A (en) | System switching method in information processing system | |
| JPS62236056A (en) | Input/output controller for information processing system | |
| JP7403433B2 (en) | Communication device and communication method for plant control system | |
| JP2022156616A (en) | Control device and diagnosis method for reset function | |
| JP2836084B2 (en) | Computer inspection equipment | |
| JP2685061B2 (en) | Micro initial diagnosis method | |
| JPH03296831A (en) | Failure diagnostic system for fail safe circuit | |
| JPS5929890B2 (en) | Preliminary switching control method | |
| JP2555214B2 (en) | Control method of device suspected of failure | |
| JPH02129730A (en) | Fault processor | |
| JPS6123246A (en) | Monitor system of multi-processor system | |
| JPH01163859A (en) | Channel fault restoration controller | |
| JP3062098B2 (en) | Synchronous operation processor fault isolation control system and fault isolation control method | |
| JPH02244233A (en) | Information processing system | |
| JPS62106564A (en) | Using/spare processor switching control system for information processing system | |
| JPH03282943A (en) | Information processor | |
| JPH04324535A (en) | Duplex circuit | |
| JPS63249230A (en) | Duplex system switching system | |
| JPH01302461A (en) | Compound computer system with bus change-over switch device |