JPH02280661A - Constant voltage output circuit - Google Patents
Constant voltage output circuitInfo
- Publication number
- JPH02280661A JPH02280661A JP10324289A JP10324289A JPH02280661A JP H02280661 A JPH02280661 A JP H02280661A JP 10324289 A JP10324289 A JP 10324289A JP 10324289 A JP10324289 A JP 10324289A JP H02280661 A JPH02280661 A JP H02280661A
- Authority
- JP
- Japan
- Prior art keywords
- period
- frequency
- updated
- load
- toni
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000008859 change Effects 0.000 description 44
- 230000007423 decrease Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 241000751487 Tomiyamichthys oni Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、負荷電圧を設定値に定電圧制御する定電圧出
力回路に関し、特に、スイッチング手段のオン/オフの
周波数とオン時間を制御して電源から負荷への給電を制
御する、PWM定電圧出力回路に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a constant voltage output circuit that controls a load voltage to a set value, and in particular, to a constant voltage output circuit that controls the on/off frequency and on time of a switching means. This invention relates to a PWM constant voltage output circuit that controls power supply from a power source to a load.
従来、出力電圧を一定に保つ回路として、電源から負荷
への給電をスイッチングレギュレータ等のスイッチング
回路を用い、そのスイッチングを制御して出力を安定化
するものが一般的である。Conventionally, as a circuit for keeping an output voltage constant, a switching circuit such as a switching regulator is generally used to supply power from a power source to a load, and the switching is controlled to stabilize the output.
このスイッチングの制御には、スイッチングのオンパル
ス幅tonを制御するものと、スイッチングのオンパル
ス幅tonを一定としてスイッチングの周波数f(周期
Tf)を制御するものがある。This switching control includes controlling the switching on-pulse width ton and controlling the switching frequency f (period Tf) while keeping the switching on-pulse width ton constant.
スイッチングのオンパルス幅tonを制御するものは、
トランジスタ等のスイッチングにおいてその速度に限界
があり、スイッチングのパルス幅tonを一定値以下に
できないため、軽負荷時において所要のデユーティ (
t on/ Tf X 100%)に対して実際のデユ
ーティが大きくなり出力電圧が上昇するという問題があ
る。What controls the switching on-pulse width ton is:
There is a limit to the switching speed of transistors, etc., and the switching pulse width ton cannot be kept below a certain value, so the required duty (
There is a problem in that the actual duty becomes larger compared to (t on /Tf x 100%) and the output voltage increases.
また、スイッチングのパルス幅tonを一定としてスイ
ッチングの周波数f(周期Tf)を制御する場合、重負
荷時において周波数fを高くする(周期Tfを短くする
)必要があり、周波数が高くなるにしたがってスイッチ
ングロスが増えて給電効率が低下する。In addition, when controlling the switching frequency f (period Tf) with the switching pulse width ton constant, it is necessary to increase the frequency f (shorten the period Tf) during heavy loads, and as the frequency increases, the switching frequency Loss increases and power supply efficiency decreases.
これらの問題を解決するために、スイッチングのパルス
幅tonとスイッチングの周波数f(周期Tf)を同時
に、デジタル電気回路を用いて制御するもの(特開昭6
3−257459号公報)がある。In order to solve these problems, the switching pulse width ton and the switching frequency f (period Tf) are simultaneously controlled using a digital electric circuit (Japanese Patent Laid-Open No. 6
3-257459).
しかし、特開昭63−2574596号公報においては
、ディスクリートなデジタル回路で実施されるもので、
小型化と汎用性を目的としてマイクロコンピュータを使
用した場合には、パルス幅や周波数を生成するタイマー
やカウンタの最高動作周波数に大きな差があり、軽負荷
でパルス幅を変えることは出力電圧の不安定の原因とな
る。However, in Japanese Patent Application Laid-Open No. 63-2574596, it is implemented using a discrete digital circuit.
When microcomputers are used for the purpose of miniaturization and versatility, there are large differences in the maximum operating frequencies of timers and counters that generate pulse widths and frequencies, and changing the pulse width at light loads can cause output voltage fluctuations. Causes stability.
本発明は、負荷の比較的に広範囲の変動においても負荷
電圧を一定に維持する、小型かつ汎用性の高い、マイク
ロコンピュータ等の論理処理装置によるPWM制御の定
電圧出力回路を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a small, highly versatile, PWM-controlled constant voltage output circuit using a logic processing device such as a microcomputer, which maintains a constant load voltage even when the load varies over a relatively wide range. shall be.
本発明の定電圧出力回路は、電源(1);電源(1)か
ら負荷(7)へパルス給電するスイッチング手段(3)
;負荷(7)の負荷電圧を検出する電圧検出手段(6)
;および、設定値と電圧検出手段(6)が検出した負荷
電圧に対応して、(り負荷電圧が設定値を越えるときに
は、スイッチング手段(3)のオン期間t oni同一
のもとで、(A)負荷電圧を設定値とするに要するパル
ス周波数fiを演算し、演算したパルス周波数fiが所
定上限値(FhH)以上であると。The constant voltage output circuit of the present invention includes a power source (1); a switching means (3) for supplying pulse power from the power source (1) to a load (7);
; Voltage detection means (6) for detecting the load voltage of the load (7)
; and, corresponding to the set value and the load voltage detected by the voltage detection means (6), (if the load voltage exceeds the set value, the ON period of the switching means (3) is the same, ( A) The pulse frequency fi required to set the load voltage to the set value is calculated, and the calculated pulse frequency fi is equal to or higher than a predetermined upper limit value (FhH).
(B)オン期間t oniを1ステップ長いものt o
niφ1に更新し、かつパルス周波数fiを、更新した
オン期間toni+1において、更新前のオン期間t
oniおよび演算したパルス周期fiでスイッチング手
段(3)が負荷(7)に与える出力と実質上同一出力を
負荷(7)に与えるパルス周波数fi+1に更新し、(
C)更新したパルス周波数fi+1が所定上限値(Fh
H)以上であると、更新したオン期間toni+1およ
び更新したパルス周波数fi+1について上記(B)以
下をまた実行し、上記(A)又は(B)で演算又は更新
したパルス周波数が所定上限値(FhH)未満であると
スイッチング手段(3)を、上記(A)又は(ロ)で演
算又は更新したパルス周波数およびオン期間でオン/オ
フ付勢し、(II)負荷電圧が設定値未満のときには、
スイッチング手段(3)のオン期間t oni同一のも
とで、(a)負荷電圧を設定値とするに要するパルス周
波数fiを演算し、演算したパルス周波数fiが所定下
限値(Fsi)以下であると、(b)オン期間t on
iを1ステップ短いものtoni−1に更新し、かつパ
ルス周波数fiを。(B) One step longer than the on period t o
niφ1 and the pulse frequency fi is updated to the on-period t before the update in the updated on-period toni+1.
oni and the calculated pulse period fi, the switching means (3) updates the pulse frequency fi+1 to give substantially the same output as the output given to the load (7) to the load (7), and (
C) The updated pulse frequency fi+1 reaches the predetermined upper limit (Fh
H) or above, the above (B) and subsequent steps are executed again for the updated on-period toni+1 and the updated pulse frequency fi+1, and the pulse frequency calculated or updated in the above (A) or (B) reaches the predetermined upper limit value (FhH ), the switching means (3) is turned on/off with the pulse frequency and on period calculated or updated in (A) or (b) above, and (II) when the load voltage is less than the set value,
Under the same on-period toni of the switching means (3), (a) calculate the pulse frequency fi required to set the load voltage to the set value, and the calculated pulse frequency fi is below a predetermined lower limit value (Fsi); and (b) on period t on
Update i to one step shorter, toni-1, and pulse frequency fi.
更新したオン期間toni−1において、更新前のオン
期間t oniおよび演算したパルス周期fiでスイッ
チング手段(3)が負荷(7)に与える出方と実質上同
一出力を負荷(7)に与えるパルス周波数fi−1に更
新し、(c)更新したパルス周波数fよ−1が所定下限
値(Fsi−HL)以下であると。In the updated on-period toni-1, a pulse that gives substantially the same output to the load (7) as the switching means (3) gives to the load (7) in the on-period toni before updating and the calculated pulse period fi. (c) The updated pulse frequency f-1 is less than or equal to a predetermined lower limit value (Fsi-HL).
更新したオン期間toni−1および更新したパルス周
波数fi−1について上記(b)以下をまた実行し、上
記(a)又は(b)で演算又は更新したパルス周波数が
所定下限値を越えているとスイッチング手段(3)を、
上記(、)又は(b)で演算又は更新したパルス周波数
およびオン期間でオン/オフ付勢する、スイッチング制
御手段(a〜12):を備える。Execute the steps below in (b) above again for the updated on-period toni-1 and the updated pulse frequency fi-1, and if the pulse frequency calculated or updated in (a) or (b) above exceeds the predetermined lower limit value, the switching means (3);
Switching control means (a to 12) are provided for energizing on/off at the pulse frequency and on period calculated or updated in (,) or (b) above.
なお、カッコ内数字記号は、図面に示し後述する実施例
の対応要素を示す。Note that numerical symbols in parentheses indicate corresponding elements in the embodiments shown in the drawings and described later.
スイッチング制御手段(a〜12)の上記(1)および
(4)の機能により、負荷電圧が設定値よりずJしてい
るときには、まず負荷電圧を設定値とするに要する周波
数fi(周期Tfi)が?yi算される。Due to the functions (1) and (4) of the switching control means (a to 12), when the load voltage is less than the set value, first the frequency fi (period Tfi) required to bring the load voltage to the set value is but? yi is calculated.
そして周波数fiが、その時のスイッチング手段(3)
のオン期間t oniに割り当てられている下限値(F
siL)を越え上限値(Fhll)未満の適値範囲内で
あると、演算した周波数f】とその時のオン期間t o
niでスイッチング手段(3)がオン/オフ付勢される
。Then, the frequency fi is the switching means (3) at that time.
The lower limit value (F
siL) and is within the appropriate value range below the upper limit value (Fhll), the calculated frequency f] and the on-period at that time to
The switching means (3) is turned on/off at ni.
周波数fiが、その時のスイッチング手段(3)のオン
期間t oniに割り当てられている下限値(FsiL
)を越え上限値(FhH)未満の適値範囲を上側に外れ
ているときには、オン期間が1ステップ長いものton
i+1に更新され、かつ、パルス周波数fiが、更新し
たオン期間toni+1において、更新前のオン期間t
oniおよび演算したパルス周期fiでスイッチング手
段(3)が負荷(7)に与える出力と実質上同一出力を
負荷(7)に与えるパルス周波数fi+1に更新される
。このように更新したときも、更新されたパルス周波数
fi+1が、オン期間toni+1に割り当てられてい
る上限値(Fhll)未満の適値範囲内にあるかがチエ
ツクされて、外れていると同様にして、オン期間が1ス
テップ長いものtoni+2に更新され、かつ、パルス
周波数もfi+2に更新される。以下同様にして、負荷
電圧を設定値とするに要する、オン期間およびパルス周
波数(適値範囲に入るもの)が演算され、これらでスイ
ッチング手段(3)がオン/オフ付勢される。The frequency fi is the lower limit value (FsiL) assigned to the on-period toni of the switching means (3) at that time.
) and is outside the appropriate value range below the upper limit (FhH), the ON period is one step longer.
i+1 and the pulse frequency fi is updated to the on period toni+1 before the update.
oni and the calculated pulse period fi, the switching means (3) is updated to a pulse frequency fi+1 which gives substantially the same output to the load (7) as the output given to the load (7). When updating in this way, the updated pulse frequency fi+1 is checked to see if it is within the appropriate value range less than the upper limit value (Fhll) assigned to the on period toni+1, and if it is out of the range, the same process is performed. , the on period is updated to toni+2, which is one step longer, and the pulse frequency is also updated to fi+2. Thereafter, in the same manner, the on period and pulse frequency (within the appropriate value range) required to set the load voltage to the set value are calculated, and the switching means (3) is turned on/off using these.
周波数fiが、その時のスイッチング手段(3)のオン
期間t oniに割り当てられている下限値(FsiL
)を越え上限値(FhH)未満の適値範囲を下側に外れ
ているときには、オン期間が1ステップ短いものt o
ni −1に更新され、かつ、パルス周波数fiが、更
新したオン期間toni−1において、更新前のオン期
間t oniおよび演算したパルス周期fiでスイッチ
ング手段(3)が負荷(7)に与える出力と実質上同一
出力を負荷(7)に与えるパルス周波数fi−1に更新
される。このように更新したときも、更新されたパルス
周波数fi−1が、オン期間toni−tに割り当てら
れている下限値(Fsi−、1)を越える適値範囲内に
あるかがチエツクされて、下限値(Fsi−1)未満で
あると同様にして、オン期間が1ステップ短いものt
Oni −2に更新され、かつ、パルス周波数がfi−
2に更新される。以下同様にして、負荷電圧を校゛定値
とするに要する、オン期間およびパルス周波数(適値範
囲に入るもの)が演算され、これらでスイッチング手段
(3)がオン/オフ付勢される。The frequency fi is the lower limit value (FsiL) assigned to the on-period toni of the switching means (3) at that time.
) and is outside the appropriate value range below the upper limit (FhH), the on period is one step shorter.
In the on-period toni-1 updated to ni-1 and the pulse frequency fi updated, the output given by the switching means (3) to the load (7) in the on-period toni before update and the calculated pulse period fi. is updated to a pulse frequency fi-1 that gives substantially the same output to the load (7). When updating in this way, it is checked whether the updated pulse frequency fi-1 is within the appropriate value range exceeding the lower limit value (Fsi-, 1) assigned to the on-period toni-t. In the same way as if it is less than the lower limit value (Fsi-1), the on period is one step shorter t
Oni-2, and the pulse frequency is fi-2.
Updated to 2. Similarly, the on-period and pulse frequency (within the appropriate value range) required to bring the load voltage to the calibrated value are calculated, and the switching means (3) is turned on/off using these values.
このように、負荷電圧を設定値とするに要する周波数f
をまず演算し、それが適値範囲を外れるときにオン期間
を変更する。オン期間tonは周期Tfより短く、調整
幅が狭いのに対して、周期Tfは、調整幅を広くしかも
比較的に微細に調整しうるので、広いダイナミックレン
ジと変動の少い出力電圧制御が実現する。また、1つの
オン期間t oniで所要の周波数fi(周期T fi
)を演算し。In this way, the frequency f required to set the load voltage to the set value is
is calculated first, and the on-period is changed when it is out of the appropriate value range. On-period ton is shorter than period Tf and has a narrower adjustment range, whereas period Tf has a wider adjustment range and can be adjusted relatively finely, achieving a wide dynamic range and output voltage control with little fluctuation. do. In addition, the required frequency fi (period T fi
) is calculated.
これが該オン期間toniでの適値範囲を外れていると
きに、オン期間t oniを1ステツプ変更(例えばt
oni −1に変更)して、周波数fiを、変更した
オン期間toni−1で同一出力をもたらすものfl−
1に更新するが、この演算した周波数fi−1がオン期
間t oni −1の適値範囲にあるかを、その出力前
にチエツクして、適値範囲を外れているときには更にオ
ン期間t oni + 1を変更し対応する周波数fi
−2を算出し、以下同様に、適値範囲内に入る周波数を
得るまで、このような演算を繰返すので、負荷電圧が急
激に変動してtonを数ステップ変更しなければ周波数
が適値範囲に入らない場合でも、負荷電圧の急変に即応
して、たちどころに、オン期間tonが適値に変更され
かつ適値範囲の周波数fが設定されるので、応答性が高
いPWM定電圧制御が実現する。When this is outside the appropriate value range for the on-period toni, change the on-period toni by one step (for example, t
oni-1) and change the frequency fi to the one that produces the same output with the changed on-period toni-1 fl-
However, before outputting it, it is checked whether the calculated frequency fi-1 is within the appropriate value range for the on-period toni-1, and if it is outside the appropriate value range, the on-period toni-1 is updated further. +1 and change the corresponding frequency fi
-2 and repeat the same calculation until a frequency that falls within the appropriate value range is obtained, so unless the load voltage fluctuates rapidly and the ton is changed several steps, the frequency will fall within the appropriate value range. Even if it does not, the on-period ton is immediately changed to an appropriate value in response to a sudden change in load voltage, and the frequency f is set within the appropriate value range, allowing highly responsive PWM constant voltage control. Realize.
本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.
第1図に、本発明の一実施例を示す。第1図において、
インダクタンス2.ダイオード4.スイチング素子3.
およびコンデンサ5は、昇圧形DC/DCコンバータ回
路を形成している。FIG. 1 shows an embodiment of the present invention. In Figure 1,
Inductance 2. Diode 4. Switching element 3.
and capacitor 5 form a step-up DC/DC converter circuit.
この昇圧形DC/DCコンバータ回路においては、スイ
ッチング素子3がオンするとインダクタンス2のコイル
鉄心にエネルギーが蓄積され、スイッチング素子3がオ
フするとこの蓄積されたエネルギーがインダクタンス2
より放出され、ダイオード4を介して負荷7へ電流が流
れる。なお、コンデンサ5は平滑用のコンデンサである
。In this step-up DC/DC converter circuit, when switching element 3 is turned on, energy is accumulated in the coil core of inductance 2, and when switching element 3 is turned off, this accumulated energy is transferred to inductance 2.
The current flows through the diode 4 to the load 7. Note that the capacitor 5 is a smoothing capacitor.
スイッチング素子3のオン/オフを制御するための回路
は、出力電圧を分圧する抵抗6(出力電圧調整用のポテ
ンショメータ)と、抵抗6で分圧された電圧をデジタル
変換するA/Dコンバータ8と、A/Dコンバータ8の
出力と設定値とを比較し、設定値との誤差がなくなるよ
うなPWM信号データ(スイッチング素子8のオン/オ
フ周期Tfを示すデータおよびオン時間Tonを示すデ
ータ)を演算する、ROMおよびRAM内蔵のマイクロ
プロセッサ(以下CPUと称す)9と、プリセットカウ
ンタでなる周期Tf決定用のタイマ10およびオン時間
決定用のタイマ11と、タイマ11の出力であるPWM
パルス信号がH(オン期間=ton期間)のときスイッ
チング素子8をオンにL(オフ期間)のときにオフにす
るドライバ12と、CPU9が与える負荷給電スタート
パルスとタイマ10のタイムオーバパルスをタイマ10
および11のスタート入力端(ロードおよびカウントス
タート指示入力端)に与えるオアゲートORと、により
構成されている。The circuit for controlling on/off of the switching element 3 includes a resistor 6 (potentiometer for adjusting the output voltage) that divides the output voltage, and an A/D converter 8 that digitally converts the voltage divided by the resistor 6. , the output of the A/D converter 8 is compared with the set value, and PWM signal data (data indicating the on/off period Tf of the switching element 8 and data indicating the on time Ton) such that there is no error with the set value is obtained. A microprocessor (hereinafter referred to as CPU) 9 with a built-in ROM and RAM that performs calculations, a timer 10 for determining the period Tf and a timer 11 for determining the on-time, each consisting of a preset counter, and a PWM output from the timer 11.
A driver 12 turns on the switching element 8 when the pulse signal is H (on period = ton period) and turns it off when it is L (off period), and a timer receives the load power supply start pulse given by the CPU 9 and the time over pulse of the timer 10. 10
and an OR gate OR which is applied to the start input terminals (load and count start instruction input terminals) of 11.
第2図に、第1図に示す昇圧コンバータ回路の基本構成
図を示す。今、スイッチング素子3がオンすると入力電
圧Vinによりインダクタンス2に電流fiが流れる。FIG. 2 shows a basic configuration diagram of the boost converter circuit shown in FIG. 1. Now, when the switching element 3 is turned on, a current fi flows through the inductance 2 due to the input voltage Vin.
インダクタンス2に流れる電流11は、第3図に示すよ
うに時間に比例して単調に増加するので、
i 1 =(Vin/ L)X t ・”(1)とな
る。スイッチング素子3の導通期間t=Tonで11は
最大電流ixpとなり、この時インダクタンス2にエネ
ルギーが蓄えられる。このエネルギーPLはスイッチン
グの繰り返し周波数をfとすると、単位時間当りでは、
P L=(L/2)X i 1 p ” X f=(
Vin ” XVo ” )・f/2 L =42
)となる、スイッチング素子3がオフするとインダクタ
ンス2には逆起電力を生じ、ダイオード4を通して平滑
用コンデンサ5を充電する。コンデンサ5の両端電圧が
出力電圧vOとなるので出力電流をIoとすると負荷7
で消費される出力電力Poは、
Po=1oXVo ・・・(3)
となる。出力電流POとインダクタンス2に蓄積される
電力は等しいからPL:POとなり(2)、(3)式よ
り
V o =(Vin” ・Ton2− f )/(2L
−I o) =44)となる、(4)式より入力電圧V
inや出力電流1゜が変化した時にはTonまたはfを
変えると出力電圧を一定にできることが解る。つまり、
入力電圧Vinが低下したり、出力電流Ioが増加した
らTonを長くするか、fを増加させ、逆に入力電圧V
inが増加したり、出力電流が減少したらTonを短く
するか、fを減少させればよい。The current 11 flowing through the inductance 2 increases monotonically in proportion to time as shown in FIG. 3, so i 1 = (Vin/L) At t=Ton, 11 becomes the maximum current ixp, and at this time energy is stored in the inductance 2.If the switching repetition frequency is f, this energy PL is calculated as follows per unit time: PL=(L/2)X i 1 p”X f=(
Vin"XVo")・f/2 L=42
), when the switching element 3 is turned off, a back electromotive force is generated in the inductance 2, which charges the smoothing capacitor 5 through the diode 4. Since the voltage across the capacitor 5 is the output voltage vO, if the output current is Io, the load 7
The output power Po consumed is as follows: Po=1oXVo (3). Since the output current PO and the power stored in the inductance 2 are equal, PL:PO becomes (2), and from equation (3), V o = (Vin” ・Ton2- f )/(2L
-I o) = 44), and from equation (4), the input voltage V
It can be seen that when in or output current changes by 1°, the output voltage can be kept constant by changing Ton or f. In other words,
If the input voltage Vin decreases or the output current Io increases, lengthen Ton or increase f, and conversely increase the input voltage V.
If in increases or output current decreases, Ton may be shortened or f may be decreased.
第1図に示す回路において、今、スイッチングの繰り返
し周波数fを一定にして、オン期間Tonを変化させる
場合を考える。In the circuit shown in FIG. 1, consider the case where the switching repetition frequency f is kept constant and the on period Ton is varied.
スイッチング素子3の能力を考慮し、最小パルス幅を1
〔μ5ee)とし、タイマ回路10.11の最小動作時
間を200 (nsec)とすると、最小負荷(軽負荷
)近辺において1〔μsec〕のパルス幅から1.2〔
μ5ec)のパルス幅に変化したとすると、(4)式に
より出力電圧Voの変化は1.4倍にもなってしまう。Considering the ability of switching element 3, the minimum pulse width is set to 1.
[μ5ee], and the minimum operating time of the timer circuit 10.11 is 200 (nsec), the pulse width of 1 [μsec] to 1.2 [μsec] near the minimum load (light load).
If the pulse width changes to a pulse width of μ5ec), the change in the output voltage Vo will be 1.4 times according to equation (4).
この場合、パルス幅を変化させずに繰り返し周波数fだ
けを変化させた場合には、fを可聴範囲外に限定して上
限を約20 (KHz)とし、タイマ回路10を200
(n 5ealのクロックパルスで動作させると、周
波数の最小変化幅は20 [KHz)(Tf=50μ5
ec)が20.08(にHz)(If=49.8μ5e
c)に変化する事になるので、(4)式より出力電圧v
Oの変化率は0.4%になる。つまり、軽負荷領域にお
いてはオン期間Tonを変化させるよりも、繰り返し周
波数f(周期Tf)を変化させる方が微妙な調整が可能
である。In this case, if only the repetition frequency f is changed without changing the pulse width, f is limited to outside the audible range and the upper limit is set to approximately 20 (KHz), and the timer circuit 10 is set to 200KHz.
(When operated with a clock pulse of n 5eal, the minimum frequency change width is 20 [KHz) (Tf = 50μ5
ec) is 20.08 (Hz) (If=49.8μ5e
c), so from equation (4) the output voltage v
The rate of change in O is 0.4%. That is, in a light load region, it is possible to make more delicate adjustments by changing the repetition frequency f (period Tf) than by changing the on-period Ton.
一方、スイッチングオン期間Tonを一定にして繰り返
し周波数fを変化させる場合について考える。On the other hand, consider the case where the switching-on period Ton is kept constant and the repetition frequency f is varied.
最小負荷時を考慮してオン期間Tonを1〔μ5ec)
一定とした場合、最大負荷でデユーティ−比を50%に
するには、その繰り返し周波数fは500(KHz)に
もなってしまい、スイッチングロスのために効率が著し
く低下してしまう。この場合にはオン期間Tonを5〔
μsec〕とすれば、最大負荷でデユーティ−比を50
%とするための繰り返し周波数fは100 (KHz)
となるので、スイッチングロスの影響も少なく、またタ
イマ回路10に200(n 5ee)のクロックパルス
を使用した場合の出力電圧の最小変化率を2%とするこ
とができる。Considering the minimum load, set the on period Ton to 1 [μ5ec]
Assuming that it is constant, in order to make the duty ratio 50% at maximum load, the repetition frequency f will be as high as 500 (KHz), and the efficiency will drop significantly due to switching loss. In this case, the on period Ton is set to 5 [
μsec], then the duty ratio is 50 at maximum load.
% repetition frequency f is 100 (KHz)
Therefore, the influence of switching loss is small, and the minimum rate of change in the output voltage can be set to 2% when 200 (n 5ee) clock pulses are used in the timer circuit 10.
以上より、本発明では、負荷電流の増減に従ってスイッ
チングのオン期間Tonを段階的に切換えながら繰り返
し周波数fを出力電圧が一定値になるように制御するこ
とによって幅広い負荷電流の変化に対応することがきる
。As described above, in the present invention, it is possible to cope with a wide range of changes in load current by controlling the repetition frequency f so that the output voltage is a constant value while changing the switching ON period Ton stepwise according to the increase or decrease in the load current. Wear.
第4図は、本発明の実施例において、タイマ回路11の
カウントパルス数(Ton時限用のカウント値)が1〜
5の場合のスイッチング素子3のそれぞれのオン時間t
on 1〜ton5について、スイッチング素子3の
スイッチング周波数fと出方電流Ioとの特性を示すグ
ラフである。FIG. 4 shows that in the embodiment of the present invention, the number of count pulses of the timer circuit 11 (count value for Ton time limit) is 1 to
Each on time t of the switching element 3 in the case of 5
It is a graph which shows the characteristic of the switching frequency f of the switching element 3, and the output current Io about on1-ton5.
第4図において、横軸はスイッチングの繰り返し周波数
f、縦軸は出力電流Ioである。t on 1からt
on 5までの直線は、(4)式においてスイッチング
素子3のオン期間Tonをタイマ回路11によって1〔
μ5ec)から5〔μ5ec)まで、1〔μ5ec)お
きに設定した時の、繰り返し周波数fと出方電流Ioの
関係である。In FIG. 4, the horizontal axis is the switching repetition frequency f, and the vertical axis is the output current Io. t on 1 to t
The straight line up to on 5 is expressed by changing the on period Ton of the switching element 3 to 1 by the timer circuit 11 in equation (4).
This is the relationship between the repetition frequency f and the output current Io when it is set every 1 [μ5ec] from μ5ec) to 5 [μ5ec).
今、8点においてオン期間がton4で繰り返し周波数
fがFsjの時に負荷にIsシの電流が流れている場合
、負荷電流(負荷電圧)を除々に減少させようとすると
、繰り返し周波数fを低くしなければならない、fを下
げて来るとついには下限値Fs4 Lに達する。その時
点でパルス幅をton4からton3に切換え、また周
波数fをton3においても同じ電流を流す繰り返し周
波数FhLに置き変える0本実施例においては、このと
きの周波数FhLは、周波数適値範囲の上限値である。Now, if a current of Is is flowing through the load at point 8 when the on period is ton4 and the repetition frequency f is Fsj, if you try to gradually decrease the load current (load voltage), you will have to lower the repetition frequency f. As f is lowered, the lower limit value Fs4L is finally reached. At that point, the pulse width is switched from ton4 to ton3, and the frequency f is replaced with a repetition frequency FhL that causes the same current to flow in ton3. In this embodiment, the frequency FhL at this time is the upper limit of the frequency appropriate value range. It is.
次に同じく8点において、オン期間がton4で繰り返
し周波数がFstの時に負荷にIstの電流が流れてい
る場合、負荷電流(負荷電圧)を除々に増加させようと
するときには、繰り返し周波数fを高くしなければなら
ない。fを高くしていくと、ついには上限値FhHに達
する。この時点でパルス幅をton4から1on5に切
換え、また周波数fをt on 5においても同じ電流
を流す繰り返し周波数Fs5Hに置き変える。Next, at the same point 8, if a current of Ist is flowing through the load when the on period is ton4 and the repetition frequency is Fst, when trying to gradually increase the load current (load voltage), the repetition frequency f should be increased. Must. As f becomes higher, it finally reaches the upper limit value FhH. At this point, the pulse width is switched from ton4 to 1on5, and the frequency f is replaced with a repetition frequency Fs5H that causes the same current to flow even at ton5.
すなわち、あるオン期間(ton4)で出力電流Io(
負荷電圧)を減少させるための周波数fの調整(低減)
が不可能fia値範囲を下側に外れる:f≦Fs4 L
)となった場合には、タイマ11により発生するTon
のパルス幅(タイマ11のカウント値)を1小さくする
( t on 4をton3に切換える)。出力電流I
o(負荷を圧)を上昇させるための周波数fの調整(増
加)が不可能(適値範囲を上側に外れる:f≧FhH)
となった場合には、タイマ回路11により発生するTo
nのパルス幅をカウントパルス1つ分増やす(ton4
をton5に切換える)ことで、さらに周波数fの可変
が可能となり、出力電圧を一定に保つことができる。In other words, the output current Io(
Adjustment (reduction) of frequency f to reduce load voltage)
is impossible and falls outside the fia value range: f≦Fs4 L
), the Ton generated by the timer 11
Decrease the pulse width (count value of timer 11) by 1 (switch ton 4 to ton 3). Output current I
It is impossible to adjust (increase) the frequency f to increase o (load pressure) (outside the appropriate value range: f≧FhH)
In this case, the To generated by the timer circuit 11
Increase the pulse width of n by one count pulse (ton4
By switching the frequency f to ton5), the frequency f can be further varied, and the output voltage can be kept constant.
出力電流(負荷電圧)を上げようとする時のtonの切
換え点の周波数と更新したtonにおける対応する周波
数を以下の表1に示し、出力電流(負荷電圧)を下げよ
うとする時のtonの切換え点の周波数と更新したto
nにおける対応する周波数fを以下の表2に示す。Table 1 below shows the frequency of the switching point of ton when trying to increase the output current (load voltage) and the corresponding frequency at the updated ton, and the frequency of the switching point of ton when trying to decrease the output current (load voltage). Switching point frequency and updated to
The corresponding frequencies f at n are shown in Table 2 below.
表1 表2
この様にオン期間tonをtoni〜ton5のいずれ
かに固定しておき、周波数fを変化させて制御し、周波
数fの変化が所定の範囲を越えた時にオン期間tonと
周波数fを切換えることにより、広範囲の出力電流Io
に対して出力電圧Voを一定に制御することができる。Table 1 Table 2 In this way, the on-period ton is fixed to one of toni to ton5, and the frequency f is controlled by changing, and when the change in the frequency f exceeds a predetermined range, the on-period ton and the frequency f are A wide range of output current Io can be achieved by switching
The output voltage Vo can be controlled to be constant.
なお、この実施例では、周波数を上げて行くときの上限
値を第4図に示すようにFhHとしているが、下げて行
くときの上位ton(例えばton4)での下限値(F
s4 L)に対応する下位t on(t an3)の上
限値(FhL)をFhHよりも少し低く設定し、かつ、
周波数を下げて行くときの下限値を第4図に示すように
各ton個別にFs5L、Fs4L。In this embodiment, the upper limit value when increasing the frequency is set to FhH as shown in FIG. 4, but when lowering the frequency, the lower limit value (F
The upper limit (FhL) of the lower t on (t an3) corresponding to s4 L) is set slightly lower than FhH, and
As shown in Fig. 4, the lower limit values when lowering the frequency are Fs5L and Fs4L for each ton.
Fs3 L、Fs2 L、Fsl Lと定めて、上げて
行くときの下位tor1(例えばton4)での上限値
(FhH)に対応する上位ton(ton5)の下限値
Fs5H(ton4ではFs4H,ton3ではFs3
H。Define Fs3 L, Fs2 L, Fsl L, and lower limit value Fs5H of upper ton (ton5) corresponding to upper limit value (FhH) of lower tor1 (for example, ton4) when increasing (Fs4H for ton4, Fs3 for ton3).
H.
ton2ではFs2H,toolではFslH)をFs
5L (Fs4L、Fs3L、Fs2L、Fsl L)
よりも少し高く設定して、周波数fを上げて行くときと
、下げて行くときでは、異った周波数でtonを切換え
るヒステリシスを設定している。これにより、負荷電圧
のわずかな変動に対して、ton切換え点付近で周波数
fを微少調整することになるときの、tonの頻繁な増
減の繰返しを生じないので、CPU9によるtonおよ
びfの出力更新(特にtonの出力更新)が頻繁になら
ず、CPU9の動作負荷が軽減する。Fs2H for ton2, FslH for tool)
5L (Fs4L, Fs3L, Fs2L, Fsl L)
Hysteresis is set to switch ton at different frequencies when the frequency f is set a little higher than , and when the frequency f is raised and lowered. As a result, frequent increases and decreases in ton do not occur when the frequency f is finely adjusted near the ton switching point in response to slight fluctuations in the load voltage, so the output of ton and f is updated by the CPU 9. (In particular, ton output updates) are not performed frequently, and the operational load on the CPU 9 is reduced.
本発明のこの実施例において、出力電圧vOを一定に保
つためのTonおよびf (周期Tf)の演算は、PI
D制御(比例−積分一徹分制御)を採用している。以下
に、本発明のこの実施例で実行するPID制御演算を説
明する。In this embodiment of the invention, the calculation of Ton and f (period Tf) to keep the output voltage vO constant is
D control (proportional-integral thorough control) is adopted. The following describes the PID control calculations performed in this embodiment of the invention.
PID制御の理論式は、
M V = K p (e +1/TiJ
edt+ Td−di/dt)”・(5)Mv:操作量
Kp:比例ゲイン
e:設定値に対する負荷電圧の偏差
Tl:積分時間
Td:微分時間
で表わされる。負荷電圧をPV、設定値をs■とすると
偏差eは。The theoretical formula for PID control is M V = K p (e +1/TiJ
edt+Td-di/dt)"・(5) Mv: Manipulated amount Kp: Proportional gain e: Deviation of load voltage from set value Tl: Integral time Td: Derivative time. Load voltage is PV, set value is s If ■, then the deviation e is.
e = S V −P V □”(6)である。(5)
、 (6)式は、アナログ形であるため、これをデジタ
ル形に書き替えると、
MVn =にp (en十τ/Ti・Σei+Td/
x (an−en−1))1:1
・・・(7)
on=sVn−PVn
−(a)となる、ただし、τは
サンプリング周期であり。e = S V - P V □” (6). (5)
, Equation (6) is in analog form, so if we rewrite it into digital form, MVn = p (en + τ/Ti・Σei+Td/
x (an-en-1))1:1...(7) on=sVn-PVn
-(a), where τ is the sampling period.
n、n−1は各サンプリング時点を表わす。n and n-1 represent each sampling time point.
n時点での操作iLMVnの変化分ΔMVnは。The change ΔMVn in the operation iLMVn at time n is.
ΔMVn=Kp ((en−en−+ )+ r/Ti
・Σen+丁d/ t (en−2sn−+ +e
n−2)) ・・19)となる。設定値
Svを一定値とすると、e n = S V −P V
n yen−+=SV−PVn−+
a n−2= S V −P V n−2であるから(
9)式は、
Δ阿Vn = Kp ((PVn−+ −PVn)+1
/KI−(SV−PVn) + KD(2PVn−+
−PVn −PVn−2) )・・・(10)
Kp(比例定数)=Kp
KI(積分定数) = l /KpX T i/τKD
(微分定数)=KpXTd/l
となる3以上により、前々回(n−2)、前回(n−1
)、および今回(n)サンプリングした値と、設定値S
Vと、Kp、KI、およびKDにより操作量の変化分が
決まる。n時点での操作量M V nは、
MVn=MVn−+ +ΔMVn−(II)で表わされ
る。ΔMVn=Kp ((en-en-+)+r/Ti
・Σen+d/t (en-2sn-+ +e
n-2)) ...19). Assuming that the set value Sv is a constant value, en = S V - P V
Since n yen-+=SV-PVn-+ a n-2=SV-PV n-2 (
9) The formula is ΔAVn = Kp ((PVn-+ -PVn)+1
/KI-(SV-PVn) + KD(2PVn-+
-PVn -PVn-2) )...(10) Kp (constant of proportionality) = Kp KI (constant of integration) = l /KpX Ti/τKD
(Differential constant) = KpXTd/l.
), and the value sampled this time (n) and the set value S
The amount of change in the manipulated variable is determined by V, Kp, KI, and KD. The manipulated variable MVn at time n is expressed as MVn=MVn-+ +ΔMVn-(II).
(10)、 (II)式を応用すると、P V n−2
t P V n−+ tP V nはそれぞれ、前々回
(n −2)、前回(n−1)、今回(n)の負荷電圧
Voの値であり、Svは、安定化させるための基準とな
る出力電圧値となる。ここで求められた操作量MVnを
周波数に変換すると、
f r+−K f X MV n ・・(12)Kf:
周波数定数
となるので(to)、 (tt)式は、Δfn=KfX
ΔM V n ・・(13)fn=fn−++Δf n
−(14)と表される。(10)、(13)、(14
)式より、f n= f n−+ +Kp (Kp(P
Vn−+ −PVn)+ 1/KI・(SV −PVn
)十にD(2PVn−+ −PVn−PVn−2))・
・・(15)
となる。求められたfnは出力電圧Voの変化を設定値
Svに戻すための繰り返し周波数の値である。CPU9
は、このfnを周期Tnに変換する。(10), applying equation (II), P V n-2
tPV n-+ tPV n are the values of the load voltage Vo before the previous time (n-2), the previous time (n-1), and the current time (n), respectively, and Sv is the standard for stabilization. This is the output voltage value. When the manipulated variable MVn obtained here is converted into a frequency, f r + - K f X MV n (12) Kf:
Since it is a frequency constant, the formula (to) and (tt) is Δfn=KfX
ΔM V n ... (13) fn=fn-++Δf n
−(14). (10), (13), (14
) formula, f n= f n-+ +Kp (Kp(P
Vn-+ -PVn)+ 1/KI・(SV-PVn
) 10D (2PVn-+ -PVn-PVn-2))・
...(15) becomes. The obtained fn is the value of the repetition frequency for returning the change in the output voltage Vo to the set value Sv. CPU9
converts this fn into a period Tn.
第5a図および第5b図に、CPU9の、負荷7への給
電制御動作を示す。5a and 5b show the power supply control operation of the CPU 9 to the load 7.
まず第5a図を参照する。「負荷給電制御」(LVC)
に進むとCPU9は、まず負荷7への給電を指示するス
タート入力があったかをチエツクしくステップl:以下
カッコ内ではステップという語を省略)、それがまだ到
来していないときには、メインルーチン(図示せず)に
戻るが、スタート入力が到来した時点にr負荷給電制御
」(LVC)に進んだときには、標準周波数Fstをレ
ジスタfに書込み、標準オン期間ton4をレジスタt
oniに書込んで、標準周波数Fstを周期Tfst
に変換して周期レジスタTfに書込み、ton4のオン
期間Ton4をオン期間レジスタTonに書込み1周期
レジスタTfのデータをタイマ10のロードデータ入力
端に出力しかつオン期間レジスタTonのデータをタイ
マ11のロードデータ入力端に出力する(2)1次にC
PU9は、オアゲートORにスタートパルスを出力し、
dt時限の内部タイマdt(プログラムタイマ)をスタ
ートし。Reference is first made to FIG. 5a. "Load power supply control" (LVC)
When proceeding to step 1, the CPU 9 first checks whether there is a start input that instructs power supply to the load 7 (step 1 (hereinafter, the word step is omitted in parentheses), and if it has not arrived yet, the CPU 9 returns to the main routine (not shown in the figure). Returning to step 1), when the start input arrives and the process proceeds to ``r load power supply control'' (LVC), the standard frequency Fst is written to the register f, and the standard on-period ton4 is written to the register t.
oni and set the standard frequency Fst to the period Tfst.
and writes the on-period Ton4 of ton4 to the on-period register Ton, outputs the data in the one-period register Tf to the load data input terminal of the timer 10, and outputs the data in the on-period register Ton to the timer 11. (2) Primary C output to load data input terminal
PU9 outputs a start pulse to the OR gate OR,
dt Start internal timer dt (program timer) with time limit.
内部タイマdt割込を許可する。Enable internal timer dt interrupt.
上記スタートパルスにより、タイマ10には周期Tf(
この時点ではTfst)がロードされてタイマlOがカ
ウントパルスのカウントを開始し、タイマ11にはオン
時間Ton(この時点ではton4)がロードされてタ
イマfiがその出力をHとしてカウントパルスのカウン
トを開始する。仮にこの状態で時間が経過すると、タイ
マfiが、Ton=ton4の分のカウントパルスをカ
ウントするとそこでタイムオーバして出力をHからLに
戻す。そしてタイマ10が周期T f = T fst
の分のカウントパルスをカウントするとタイムオーバし
てこれを示すパルスを発生しこれがオアゲートORを通
してタイマ10および11に再スタートパルスとして印
加されて、これに応答してタイマ10はCPU9が出力
しているTfデータ(この時点ては標準値Tfst)を
ロードしまたカウントパルスのカウントを開始し、タイ
マ11はCPUが出力しているTonデータ(この時点
では標準値ton4)をロードしその出力をLからHに
切換えてまたカウントパルスのカウントを開始する。以
下同様であり。The above start pulse causes the timer 10 to have a period Tf (
At this point, Tfst) is loaded and timer lO starts counting count pulses, timer 11 is loaded with on time Ton (ton4 at this point), and timer fi sets its output to H and starts counting count pulses. Start. If time elapses in this state, the timer fi will count the count pulses for Ton=ton4, at which time it will time out and the output will return from H to L. Then, the timer 10 has a period T f = T fst
After counting the count pulses for , a time has elapsed and a pulse indicating this is generated, which is applied as a restart pulse to timers 10 and 11 through the OR gate, and in response to this, the timer 10 is output by the CPU 9. The timer 11 loads the Tf data (standard value Tfst at this point) and starts counting the count pulses, and the timer 11 loads the Ton data (standard value ton4 at this point) output by the CPU and transfers the output from L. Switch to H and start counting count pulses again. The same applies below.
この動作により、タイマfiが、Tonデータが示す時
間の間Hのパルスを、Tfデータが示す周期で繰返し出
力する。With this operation, the timer fi repeatedly outputs an H pulse for the time indicated by the Ton data at the cycle indicated by the Tf data.
上記のように「内部タイマdt割込」を許可したことに
より、内部タイマdtがタイムオーバするとCPU9は
、第5b図に示す「内部タイマdt割込J(ITI)を
実行する。すなわち、まず内部タイマdtを再スタート
しく11)、次に、A/Dコンバータ8で抵抗6の電圧
(負荷電圧)をデジタル変換して読込み、前々回読込み
レジスタPVn−2に前回読込みレジスタPVn−1の
データを書込み、今回読込みレジスタPVnのデータを
前回読込みレジスタPVn−1に書込み、そして今回読
込みレジスタPVnに、今回デジタル変換して読込んだ
負荷電圧データを書込む(12)。By allowing the "internal timer dt interrupt" as described above, when the internal timer dt times out, the CPU 9 executes the "internal timer dt interrupt J (ITI)" shown in FIG. Restart the timer dt (11), then convert the voltage (load voltage) of the resistor 6 into digital with the A/D converter 8 and read it, and write the data of the previous read register PVn-1 to the previous read register PVn-2. , the data of the current read register PVn is written to the previous read register PVn-1, and the load voltage data that has been digitally converted and read this time is written to the current read register PVn (12).
次に、前述の第(9)弐し;基づいて、操作量の変更分
ΔMVを算出して、これを周波数変更分Δfに変換する
。Next, based on the above-mentioned item (9), a change in the manipulated variable ΔMV is calculated, and this is converted into a frequency change Δf.
なお、ステップ13において、第(9)式に基づく操作
量の変更分ΔMVの算出式は、標準オン期間ton4の
場合のものに設定されており、他のtonでは異った値
となる。例えばton4に対してt on 5では、第
4図に示すton4の周数数f対電流の関係を示す直線
の傾きをA4とし、ton5の周波数f対電流の関係を
示す直線の傾きをA5とすると5周波数fの変化に対す
るton5での出力電流値の変化は、ton4の場合の
A s / A 4倍になる。そこで、ton5の場合
の操作量の変更分は、ton4の場合の操作量(最終的
にはf)の変更分に対する出力電流(負荷電圧)の変化
分の関係を一定にするために、ステップ13で算出した
変更分(t on 4の場合のもの)をAMVとすると
、(Aa/As)・AMVとしなければならない。同様
にして、ton3.ton2およびtoniでは、(A
a /A3 )・AMV、(A4 /A2 )・AMV
および(A4/A1)・AMVとしなければならない。Note that in step 13, the formula for calculating the change in the manipulated variable ΔMV based on formula (9) is set to the one for the standard on period ton4, and takes a different value for other tons. For example, for ton 4 and ton 5, the slope of the straight line showing the relationship between frequency f and current of ton 4 shown in Fig. 4 is A4, and the slope of the straight line showing the relationship between frequency f and current of ton 5 is A5. Then, the change in the output current value at ton5 with respect to the change in the frequency f is 4 times A s /A in the case of ton4. Therefore, in order to make the relationship between the change in the manipulated variable for ton5 constant and the change in the output current (load voltage) with respect to the change in the manipulated variable (ultimately f) for ton4, step 13 is applied. If the change calculated in (for ton 4) is AMV, it must be (Aa/As)·AMV. Similarly, ton3. In ton2 and toni, (A
a/A3)・AMV, (A4/A2)・AMV
and (A4/A1)・AMV.
そこでこの実施例では、
t on 1のオン期間Tonlを出力に設定している
ときには、
A f = Kf−(Aa / At )・ΔMV=K
fi・AMV
で、算出したAMVを周波数fの変更分に変換し、to
n2のオン期間T o n 2を出力に設定していると
きには、
Δf = Kf(Aa / A2 )・A MV=Kf
2・AMV
で、算出したAMVを周波数fの変更分に変換し、to
n3のオン期間Ton3を出力に設定しているときには
。Therefore, in this embodiment, when the on period Tonl of ton 1 is set as the output, A f = Kf - (Aa / At) · ΔMV = K
fi・AMV converts the calculated AMV to the change in frequency f, and
When the on period T on 2 of n2 is set as the output, Δf = Kf (Aa / A2)・A MV = Kf
2.AMV Convert the calculated AMV to the change in frequency f, and
When the on period Ton3 of n3 is set to output.
A f =Kf・(A4/Aa )・AMV=Kf、・
AMV
で、算出したAMVを周波数fの変更分に変換し、to
n4のオン期間Ton4を出力に設定しているときには
、
Δf =Kf・(At /Aa )・AMV=Kf4
・AMV
で、算出したAMVを周波数fの変更分に変換し、t
on 5のオン期間Ton5を設定しているときには、
h f = KflAa /As )・ΔMV=Kf5
・AMV
で、算出したAMVを周波数fの変更分に変換するよう
にしている。すなわち、−膜化して表現すると、t o
n tのオン期間Toniを出力に設定しているときに
は。A f =Kf・(A4/Aa)・AMV=Kf,・
AMV converts the calculated AMV into a change in frequency f, and
When the on-period Ton4 of n4 is set as the output, Δf = Kf・(At/Aa)・AMV=Kf4
・AMV converts the calculated AMV to the change in frequency f, and
When the on period Ton5 of on 5 is set, h f = KflAa / As )・ΔMV=Kf5
・AMV is used to convert the calculated AMV into a change in frequency f. In other words, when expressed as a -film, to
When the on-period Toni of nt is set to the output.
h f = Kf・(A4/ Ai)・A M V=K
fi・AMV
で、算出したAMVを周波数fの変更分に変換するよう
にしている。このため、CPU9には表3に示すように
、toni fi=1〜5)に対応付けて、変換係数
Kfiを書込んでいる。なお、ton1〜5のいずれを
出力に設定しているかは、レジスタt oniのデータ
が示すので、算出した操作量の変更分ΔMVを周波数の
変更分Δfに変換するときは、レジスタt oniのデ
ータで変換係数Kfiを特定して、これを用いて、Δf
=Kfi・AMVで周波数の変更分Δfを算出する。そ
して、現在設定している周波数にこの変更分Δfを加え
た。更新すべき周波数を演算して、レジスタfに書込む
(以上が13)、このレジスタfのデータは、現在出力
に設定しているオン期間T oniで、負荷電圧(PV
n)を設定値(SV)にするに要する周波数を示すもの
である。h f = Kf・(A4/Ai)・A M V=K
The calculated AMV is converted into a change in the frequency f using fi·AMV. Therefore, as shown in Table 3, the conversion coefficients Kfi are written in the CPU 9 in association with toni_fi=1 to 5). Note that the data in the register toni indicates which of ton1 to ton5 is set as the output, so when converting the calculated change in the manipulated variable ΔMV to the change in frequency Δf, the data in the register toni Specify the conversion coefficient Kfi and use this to calculate Δf
Calculate the frequency change Δf by =Kfi·AMV. Then, this change Δf was added to the currently set frequency. The frequency to be updated is calculated and written to register f (the above is 13). The data in register f is the on-period T oni currently set for the output, and the load voltage (PV
This indicates the frequency required to set n) to the set value (SV).
表3
CPU9は次に、算出した周波数の変更分Δfが正か否
かをチエツクする(14)。Table 3 Next, the CPU 9 checks whether the calculated frequency change Δf is positive or not (14).
(1)Δfが正であるとレジスタfの周波数(今回算出
した周波数)が1周波数を上げるときの上限値FhH以
上であるかをチエツクする(15)。(1) If Δf is positive, it is checked whether the frequency of register f (currently calculated frequency) is greater than or equal to the upper limit value FhH for increasing the frequency by one frequency (15).
(1−1)上限値FhH以上でなかったとき(例えば、
現在が第4図の点■で、レジスタfの周波数が第4図の
点Sとなったとき)には、レジスタfの周波数が適値範
囲内にあるので、レジスタfの周波数を周期Tfに変換
して周期レジスタTfに書込む(18)。(1-1) When the upper limit value FhH is not higher than (for example,
When the current point is point ■ in Figure 4 and the frequency of register f reaches point S in Figure 4), the frequency of register f is within the appropriate value range, so the frequency of register f is set to period Tf. It is converted and written into the period register Tf (18).
(1−2)次に、レジスタt on iのデータiで指
定されるオン期間データToniをオン期間レジスタT
onに書んで、周期レジスタTfのデータをタイマ10
のロードデータ入力端に出力しかつオン期間レジスTo
nのデータをタイマ11のロードデータ入力端に出力す
る(18)。(1-2) Next, the on-period data Toni specified by the data i of the register t on i is stored in the on-period register T.
on, and the data in the period register Tf is sent to timer 10.
output to the load data input terminal of the on-period register To
The data of n is output to the load data input terminal of the timer 11 (18).
そしてメインルーチン(図示せず)に戻る。ステップ1
1でスタートした内部タイマdtがタイムオーバすると
、またこの「内部タイマdt割込」(ITI)に進み、
上述の負荷電圧の読込み(12)、周波数変更分Δfの
演算および次に設定すべき周波数fの演算(13)を実
行し、またΔfが正か否かをチエツクする。The process then returns to the main routine (not shown). Step 1
When the internal timer dt that started at 1 times out, the process goes to this "internal timer dt interrupt" (ITI) again.
The above-described load voltage reading (12), calculation of the frequency change Δf, and calculation of the frequency f to be set next (13) are executed, and it is checked whether Δf is positive or not.
(1−3)上限値F h 8以上であったときには、レ
ジスタtoniのiが5であるかをチエツクして(tS
)、それが5(ton5)であると、オン期間が最大値
でしかも周波数が最大値以上であって。(1-3) When the upper limit value F h is 8 or more, check whether i of register toni is 5 (tS
), when it is 5 (ton5), the on period is at the maximum value and the frequency is at least the maximum value.
第1図に示す定電圧出力回路の最大出力値以上の出力(
これは不可)となるので、これを該最大出力値に制限す
るためレジスタfには上限値FhHを書込んで(17)
、上記(1−2)に進む。すなわちton5+周波数F
hHの出力を行なう。Output greater than the maximum output value of the constant voltage output circuit shown in Figure 1 (
This is not possible), so in order to limit this to the maximum output value, write the upper limit value FhH to register f (17)
, proceed to (1-2) above. That is, ton5 + frequency F
Output hH.
レジスタtoniのiが5でなかったときには、レジス
タt on iの内容を1大きいものに更新しく19)
、すなわち、オン期間tonの指定を1ステップ長い
もの(例えばton3からton4)に変更して、これ
に対応してレジスタfの周波数も、変更したtonにお
ける。変更前のtonでレジスタfの周波数で得られる
出力電流と実質上同一の出力電流を得る周波数(第2回
目の演算周波数)、に変更する(20)、そして、また
レジスタfの周波数(第2回目の演算周波数)が上限値
FhH以上か否かをチエツクして(15)、上限値Fh
H未満であると(例えば現在が第4図の8点で、第1回
目に算出したfが第4図の点■となり、そこでtonを
4から5に切換えて対応周波数を演算したら第4図の点
■になると)、上記(1−2)に進む(点■のオン期間
ton5および周波数の出力を行なう)。If i in register toni is not 5, update the contents of register toni to one larger by 19)
That is, the designation of the on-period ton is changed to one longer by one step (for example, from ton3 to ton4), and correspondingly, the frequency of the register f is also changed to the changed ton. The frequency (20) is changed to obtain substantially the same output current as the output current obtained at the frequency of register f at ton before the change (second calculation frequency), and the frequency of register f (second calculation frequency) is changed to Check (15) whether or not the calculation frequency) is greater than or equal to the upper limit value FhH, and then
If it is less than H (for example, the current point is 8 in Figure 4, and the first calculated f becomes point ■ in Figure 4, then if you switch ton from 4 to 5 and calculate the corresponding frequency, Figure 4) When the point (2) is reached, the process proceeds to (1-2) above (the on-period ton5 and frequency of the point (2) are output).
第2回目の演算周波数が上限値FhH以上であったと・
きには、またオン期間tonを1ステップ長いものに切
換えて(19)、変更したtonにおける、変更前のt
onでレジスタfの周波数で得られる出力電流と実質上
同一の出力電流を得る周波数(第3回目の演算周波数)
、に変更する(20)、そして、第3回目の演算周波数
が上限値FhH以上か否かをチエツクして(15)、上
限値FhH未満であると(例えば現在が第4図の点■で
、第1回目に算出したfが第4図の点■となり、そこで
tonを3から4に切換えて対応周波数を第2回目に演
算したら第4図の点■となり、そこで更にtonを4か
ら5に切換えて対応周波数を第3回目に演算したら第4
図の点■となると)、上記(1−2)に進む(点■のオ
ン期間ton5および周波数の出力を行なう)。このよ
うに、負荷電圧の変動が大きく、この補償のために大幅
に出力電流を高くしなければならないとき(例えば点の
から点■への変更が必要なとき)、このための演算およ
び出力更新を一回の内部タイマdt割込(ITI)で実
行するので、負荷電圧の急速な変動を補償する動作速度
が速い。If the second calculation frequency is higher than the upper limit FhH,
At this time, the on-period ton is changed to one longer by one step (19), and the t before the change at the changed ton is
Frequency that obtains an output current that is substantially the same as the output current obtained at the frequency of register f when it is on (third calculation frequency)
, (20), and then checks whether the third calculation frequency is greater than or equal to the upper limit value FhH (15), and if it is less than the upper limit value FhH (for example, the current point is point , the f calculated the first time becomes the point ■ in Figure 4, then when the ton is switched from 3 to 4 and the corresponding frequency is calculated the second time, it becomes the point ■ in Figure 4, and then the ton is further changed from 4 to 5. After switching to , and calculating the corresponding frequency for the third time, the fourth
When point (2) in the figure is reached, the process proceeds to (1-2) above (the on-period ton5 and frequency of point (2) are output). In this way, when the load voltage fluctuates greatly and the output current must be significantly increased to compensate for this (for example, when it is necessary to change from point to point ■), calculations and output updates for this purpose are required. Since this is executed with one internal timer dt interrupt (ITI), the operation speed is fast enough to compensate for rapid fluctuations in load voltage.
(If)Δfが負であるとレジスタfの周波数(今回算
出した周波数)が、周波数を下げるときの下限値Fsi
L以下であるかをチエツクする(21)。(If) If Δf is negative, the frequency of register f (the frequency calculated this time) will be the lower limit value Fsi when lowering the frequency.
Check whether it is less than or equal to L (21).
(II−1)下限値FsiL以下でなかったとき(例え
ば、現在が第4図の点Sで、レジスタfの周波数が第4
図の点■となったとき)には、レジスタfの周波数が適
値範囲内にあるので、レジスタfの周波数を周期Tfに
変換して周期レジスタTfに書込む(18)。(II-1) When the lower limit value FsiL is not below (for example, the current point is point S in Fig. 4 and the frequency of register f is
At point (2) in the figure, the frequency of register f is within the appropriate value range, so the frequency of register f is converted into a period Tf and written to the period register Tf (18).
(II−2)次に、レジスタtoniのデータiで指定
されるオン期間データToniをオン期間レジスタTo
nに書んで、周期レジスタTfのデータをりイマ10の
ロードデータ入力端に出力しがっオン期間レジスTon
のデータをタイマ11のロードデータ入力端に出力する
(18)。(II-2) Next, the on-period data Toni specified by the data i of the register toni is transferred to the on-period register Toni.
n, and outputs the data of the period register Tf to the load data input terminal of the timer 10.
The data is output to the load data input terminal of the timer 11 (18).
そしてメインルーチン(図示せず)に戻る。ステップ1
1でスタートした内部タイマdtがタイムオーバすると
、またこの「内部タイマdt割込」(ITI)に進み、
上述の負荷電圧の読込み(12)。The process then returns to the main routine (not shown). Step 1
When the internal timer dt that started at 1 times out, the process goes to this "internal timer dt interrupt" (ITI) again.
Load voltage reading (12) as described above.
周波数変更分Δfの演算および次に設定すべき周波数f
の演算(13)を実行し、またΔfが正か否かをチエツ
クする。Calculation of frequency change Δf and frequency f to be set next
The calculation (13) is executed, and it is checked whether Δf is positive or not.
(II−3)下限値FsiL以下であったときには、レ
ジスタtontのiが1であるかをチエツクして(22
)、それが1 (t onl)であると、オン期間が最
小値でしかも周波数が最小値以下であって、第1図に示
す定電圧出力回路の最低出力値以下の出力(これは不可
)となるので、これを該最低出力値に制限するためレジ
スタfには下限値FslLを書込んで(23)、上記(
II−2)に進む。すなわちtool、周波数F!II
Lの出力を行なう。(II-3) If it is less than the lower limit FsiL, check whether i of register tont is 1 (22
), if it is 1 (t onl), the on period is the minimum value and the frequency is below the minimum value, and the output is below the minimum output value of the constant voltage output circuit shown in Figure 1 (this is not possible) Therefore, in order to limit this to the minimum output value, the lower limit value FslL is written in the register f (23), and the above (
Proceed to II-2). That is, tool, frequency F! II
Outputs L.
レジスタtoniのi hl 1でなかったときには、
レジスタt on iの内容を1小さいものに更新しく
24)、すなわち、オン期間tonの指定を1ステップ
短いもの(例えばjan4からしon3)に変更して、
これに対応してレジスタfの周波数も、変更したton
における、変更前のtonでレジスタfの周波数で得ら
れる出力電流と実質上同一の出力電流を得る周波数(第
2回目の演算周波数)、に変更する(25)、そして、
またレジスタfの周波数(第2回目の演算周波数)が下
限値FsiL以下か否かをチエツクして(21)、下限
値FsiL。When i hl of register toni is not 1,
Update the contents of the register ton i to one smaller by 24), that is, change the on-period ton specification to one step shorter (for example, from jan4 to on3).
Correspondingly, the frequency of register f was also changed to ton.
(25), at which the output current is substantially the same as the output current obtained at the frequency of the register f at ton before the change (second calculation frequency);
Also, it is checked whether the frequency of register f (second calculation frequency) is less than or equal to the lower limit value FsiL (21), and the lower limit value FsiL is determined.
を越えると(例えば現在が第4図の点■で、第1回目に
算出したfが第4図の点■となり、そこでtonを3か
ら2に切換えて対応周波数を演算したら第4図の点■に
なると)、上記(1−2)に進む(点■のオン期間t
on 2および周波数の出力を行なう)。(For example, if the current point is point ■ in Figure 4, and the first calculation of f becomes point ■ in Figure 4, then if you switch ton from 3 to 2 and calculate the corresponding frequency, the point in Figure 4 will be reached.) ), proceed to (1-2) above (on period t of point ■)
on 2 and frequency output).
第2回目の演算周波数が下限値FsiL以下であったと
きには、またオン期間tonを1ステップ短いものに切
換えて(24)、変更したtonにおける。変更前のj
anでレジスタfの周波数で得られる出力電流と実質上
同一の出力電流を得る周波数(第3回目の演算周波数)
、に変更する(25)。そして、第3回目の演算周波数
が下限値FsiL以下か否かをチエツクして(21)、
下限値FsiLを趙えると(例えば現在が第4図の点■
で、第1回目に算出したfが第4図の点■となり、そこ
でtonを4から3に切換えて対応周波数を第2回目に
演算したら第4図の点■となり、そこで更にtonを3
から2に切換えて対応周波数を第3回目に演算したら第
4図の点■となると)、上記(II−2)に進む(点■
のオン期間ton2および周波数の出力を行なう)。こ
のように、負荷電圧の変動が大きく、この補償のために
大幅に出力電流を下げなければならないとき(例えば点
■がら点■への変更が必要なとき)、このための演算お
よび出力更新を一回の内部タイマat割込(ITI)で
実行するので、負荷電圧の急速な変動を補償する動作速
度が速い。When the second calculation frequency is less than or equal to the lower limit value FsiL, the on-period ton is again changed to one shorter by one step (24), and the changed ton is used. j before change
Frequency at which an output current is obtained that is substantially the same as the output current obtained at the frequency of register f (third calculation frequency)
, (25). Then, it is checked whether the third calculation frequency is less than or equal to the lower limit value FsiL (21),
When the lower limit value FsiL is exceeded (for example, the current point is the point in Figure 4)
Then, the f calculated the first time becomes the point ■ in Figure 4, and when the ton is changed from 4 to 3 and the corresponding frequency is calculated the second time, it becomes the point ■ in Figure 4, and then the ton is further changed to 3.
When switching from to 2 and calculating the corresponding frequency for the third time, it becomes point ■ in Figure 4), proceed to the above (II-2) (point ■
(on-period ton2 and frequency are output). In this way, when the load voltage fluctuates significantly and the output current must be significantly lowered to compensate for this (for example, when changing from point to point), calculations and output updates are performed for this purpose. Since it is executed with one internal timer AT interrupt (ITI), the operation speed is fast enough to compensate for rapid fluctuations in the load voltage.
以上に説明した「内部タイマdt割込J (ITI)が
、周期dtで繰返えされるので、負荷電圧(低抗6の電
圧)の読込み(サンプリング)と読込み値に対応したフ
ィードバックPWM制御がdt同周期繰返えされる。Since the internal timer dt interrupt J (ITI) explained above is repeated at the period dt, the reading (sampling) of the load voltage (voltage of the low resistor 6) and the feedback PWM control corresponding to the read value are performed at dt. The same cycle is repeated.
再度第5a図を参照する。ストップ入力が到来するとC
PU9は、内部タイマdt割込を禁止し、タイマ10.
11をクリアしてそれらのカウント動作を停止する(4
.5)。これにより、負荷7のPWM制御が停止する。Referring again to Figure 5a. When a stop input arrives, C
PU9 disables internal timer dt interrupt and interrupts timer 10.
Clear 11 and stop those counting operations (4
.. 5). As a result, PWM control of the load 7 is stopped.
なお、電源回路1には電源スィッチがあり、負荷7への
給電をするときにはそれが閉じられ、給電を停止すると
きにはそれが開かれる。Note that the power supply circuit 1 includes a power switch, which is closed when supplying power to the load 7, and opened when supplying power is stopped.
以上のように本発明によれば、負荷電圧を設定値とする
に要する周波数f (Tf)がまず演算され、それが
適値範囲を外れるときにオン期間が変更される。オン期
間Tonは周期Tfより短く、調整幅が狭いのに対して
1周期Tfは、調整幅を広<シ。As described above, according to the present invention, the frequency f (Tf) required to set the load voltage to the set value is first calculated, and when the frequency f (Tf) is out of the appropriate value range, the on-period is changed. The on-period Ton is shorter than the period Tf, and the adjustment range is narrow, whereas one period Tf has a wider adjustment range.
かも比較的に微細に調整しうるので、広いダイナミック
レンジと変動の少い出力電圧制御が実現する。また、1
つのオン期間T oniで所要の周波数fi(周期T
fi)を演算し、これが該オン期間Toniでの適値範
囲を外れているときに、オン期間Toniを1ステツプ
変更(例えばToni−1に変更)して、周波数fiを
、変更したオン期間Toni−1で同一出力をもたらす
ものfi−1に更新するが、この演算した周波数fi−
1がオン期間Toni−1の適値範囲にあるかを、その
出力前にチエツクして、適値範囲を外れているときには
更にオン期間Toni−1を変更し対応する周波数fi
−2を算出し、以下同様に、適値範囲内に入る周波数を
得るまで、このような演算を繰返すので、負荷電圧が急
激に変動してTonを数ステップ変更しなければ周波数
が適値範囲に入らない場合でも、負荷電圧の急変に即応
して、たちどころに、オン期間Tonが適値に変更され
かつ適値範囲の周波数fが設定されるので、応答性が高
いPWM定電圧制御が実現する。Since the output voltage can be adjusted relatively finely, a wide dynamic range and output voltage control with little fluctuation can be achieved. Also, 1
The required frequency fi (period T
fi), and if this is out of the appropriate value range for the on-period Toni, change the on-period Toni by one step (for example, change it to Toni-1), and change the frequency fi to the changed on-period Toni. The calculated frequency fi-1 is updated to fi-1 which gives the same output at −1.
1 is within the appropriate value range of the on-period Toni-1 before outputting it, and if it is outside the appropriate value range, the on-period Toni-1 is further changed and the corresponding frequency fi is
-2 is calculated, and the same calculations are repeated until a frequency that falls within the appropriate value range is obtained. Therefore, unless the load voltage changes suddenly and Ton is changed several steps, the frequency will fall within the appropriate value range. Even if it does not, the on-period Ton is immediately changed to an appropriate value in response to a sudden change in load voltage, and the frequency f is set within the appropriate value range, allowing highly responsive PWM constant voltage control. Realize.
第1図は1本発明の一実施例の構成を示すブロック図で
ある。
第2図は、第1図に示すアナログ電気回路部のの等価電
気回路図である。
第3図は、第2図に示すスイッチング素子3の両端間の
電圧と、インダクタンス2およびコンデンサ5に流れる
電流を示す波形図である。
第4図は、第1図に示すスイッチング素子3のオン期間
tonおよびオン/オフ周波数fに対する、負荷7に供
給される電流の関係を示すグラフである。
第5a図および第5b図は、第1図に示すマイクロブセ
ッサ9の制御動作を示すフローチャートである。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is an equivalent electrical circuit diagram of the analog electrical circuit section shown in FIG. 1. FIG. 3 is a waveform diagram showing the voltage across the switching element 3 shown in FIG. 2 and the current flowing through the inductance 2 and the capacitor 5. FIG. 4 is a graph showing the relationship between the current supplied to the load 7 and the on-period ton and on/off frequency f of the switching element 3 shown in FIG. 5a and 5b are flowcharts showing the control operation of the microprocessor 9 shown in FIG. 1. FIG.
Claims (1)
て、( I )負荷電圧が設定値を越えるときには、前記
スイッチング手段のオン期間toni同一のもとで、(
A)負荷電圧を設定値とするに要するパルス周波数fi
を演算し、演算したパルス周波数fiが所定上限値以上
であると、(B)オン期間toniを1ステップ長いも
のtoni_+_1に更新し、かつパルス周波数fiを
、更新したオン期間toni_+_1において、更新前
のオン期間toniおよび演算したパルス周期fiで前
記スイッチング手段が負荷に与える出力と実質上同一出
力を負荷に与えるパルス周波数fi_+_1に更新し、
(C)更新したパルス周波数fi_+_1が所定上限値
以上であると、更新したオン期間toni_+_1およ
び更新したパルス周波数fi_+_1について上記(B
)以下をまた実行し、上記(A)又は(B)で演算又は
更新したパルス周波数が所定上限値未満であると前記ス
イッチング手段を、上記(A)又は(B)で演算又は更
新したパルス周波数およびオン期間でオン/オフ付勢し
、(II)負荷電圧が設定値未満のときには、前記スイッ
チング手段のオン期間toni同一のもとで、(a)負
荷電圧を設定値とするに要するパルス周波数fiを演算
し、演算したパルス周波数fiが所定下限値以下である
と、(b)オン期間toniを1ステップ短いものto
ni_−_1に更新し、かつパルス周波数fiを、更新
したオン期間toni_−_1において、更新前のオン
期間toniおよび演算したパルス周期fiで前記スイ
ッチング手段が負荷に与える出力と実質上同一出力を負
荷に与えるパルス周波数fi_−_1に更新し、(c)
更新したパルス周波数fi_−_1が所定下限値以下で
あると、更新したオン期間toni_−_1および更新
したパルス周波数fi_−_1について上記(b)以下
をまた実行し、上記(a)又は(b)で演算又は更新し
たパルス周波数が所定下限値を越えていると前記スイッ
チング手段を、上記(a)又は(b)で演算又は更新し
たパルス周波数およびオン期間でオン/オフ付勢する、
スイッチング制御手段; を備える定電圧出力回路。[Scope of Claims] A power supply; a switching means for supplying pulse power from the power supply to a load; a voltage detection means for detecting the load voltage of the load; and, in response to a set value and the load voltage detected by the voltage detection means, (I) When the load voltage exceeds the set value, under the same on-period toni of the switching means, (
A) Pulse frequency fi required to set the load voltage to the set value
If the calculated pulse frequency fi is equal to or higher than the predetermined upper limit value, (B) the on-period toni is updated to toni_+_1, which is one step longer, and the pulse frequency fi is changed to the value before the update in the updated on-period toni_+_1. updating to a pulse frequency fi_+_1 that provides substantially the same output as the output that the switching means provides to the load with the on period toni and the calculated pulse period fi;
(C) If the updated pulse frequency fi_+_1 is greater than or equal to the predetermined upper limit value, the updated on-period toni_+_1 and the updated pulse frequency fi_+_1 are
) The following is also executed, and if the pulse frequency calculated or updated in the above (A) or (B) is less than the predetermined upper limit value, the switching means is set to the pulse frequency calculated or updated in the above (A) or (B). and (II) when the load voltage is less than the set value, under the same on-period toni of the switching means, (a) the pulse frequency required to bring the load voltage to the set value; fi is calculated, and if the calculated pulse frequency fi is below a predetermined lower limit value, (b) the on-period toni is shortened by one step to
ni_-_1, and in the updated on-period toni_-_1, the pulse frequency fi is updated, and the output is applied to the load substantially the same as the output that the switching means gives to the load during the on-period toni before updating and the calculated pulse period fi. (c)
If the updated pulse frequency fi_-_1 is below the predetermined lower limit value, the above (b) and subsequent steps are performed again for the updated on-period toni_-_1 and the updated pulse frequency fi_-_1, and the above (a) or (b) is performed. If the pulse frequency calculated or updated in step (a) or (b) exceeds a predetermined lower limit, the switching means is turned on/off at the pulse frequency and on period calculated or updated in step (a) or (b).
A constant voltage output circuit comprising switching control means;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324289A JPH02280661A (en) | 1989-04-21 | 1989-04-21 | Constant voltage output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324289A JPH02280661A (en) | 1989-04-21 | 1989-04-21 | Constant voltage output circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02280661A true JPH02280661A (en) | 1990-11-16 |
Family
ID=14348972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10324289A Pending JPH02280661A (en) | 1989-04-21 | 1989-04-21 | Constant voltage output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02280661A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476588B2 (en) | 2000-02-16 | 2002-11-05 | Siemens Aktiengesellschaft | Voltage transformer and associated operating method |
KR100449356B1 (en) * | 2000-05-29 | 2004-09-21 | 닛폰 프레시죤 써키츠(주) | Drive circuit of capacitive load and integrated circuit for driving capacitive load |
JP2008507247A (en) * | 2004-07-13 | 2008-03-06 | コミツサリア タ レネルジー アトミーク | Compact monolithic voltage converter using very low level input voltage |
JP2008204669A (en) * | 2007-02-16 | 2008-09-04 | Seiko Instruments Inc | Device and method for detecting residual quantity of fuel in fuel cell device |
JP2009232487A (en) * | 2008-03-19 | 2009-10-08 | Toyota Motor Corp | Switching power supply device |
US8144144B2 (en) | 2002-10-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2012125048A (en) * | 2010-12-08 | 2012-06-28 | Denso Corp | Motor drive apparatus and electric power steering system using the same |
-
1989
- 1989-04-21 JP JP10324289A patent/JPH02280661A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476588B2 (en) | 2000-02-16 | 2002-11-05 | Siemens Aktiengesellschaft | Voltage transformer and associated operating method |
KR100449356B1 (en) * | 2000-05-29 | 2004-09-21 | 닛폰 프레시죤 써키츠(주) | Drive circuit of capacitive load and integrated circuit for driving capacitive load |
US8144144B2 (en) | 2002-10-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2008507247A (en) * | 2004-07-13 | 2008-03-06 | コミツサリア タ レネルジー アトミーク | Compact monolithic voltage converter using very low level input voltage |
JP4805925B2 (en) * | 2004-07-13 | 2011-11-02 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Compact monolithic voltage converter using very low level input voltage |
JP2008204669A (en) * | 2007-02-16 | 2008-09-04 | Seiko Instruments Inc | Device and method for detecting residual quantity of fuel in fuel cell device |
JP2009232487A (en) * | 2008-03-19 | 2009-10-08 | Toyota Motor Corp | Switching power supply device |
JP2012125048A (en) * | 2010-12-08 | 2012-06-28 | Denso Corp | Motor drive apparatus and electric power steering system using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1579554B1 (en) | Controller for dc to dc converter | |
EP1969705B1 (en) | Switching regulator slope compensation generator circuit | |
US7489121B2 (en) | Compensation offset adjustment scheme for fast reference voltage transitioning | |
US7388444B2 (en) | Switching regulator duty cycle control in a fixed frequency operation | |
US8436591B2 (en) | Buck-boost converter with smooth transitions between modes | |
US9698694B2 (en) | Control circuits and methods for regulating output voltages based on adjustable references voltages | |
US8823349B2 (en) | Switching regulation controller, switching regulator and controlling method for switching regulation | |
US7339360B2 (en) | Switching voltage regulator with an improved range of input voltage | |
JP2008206239A (en) | Semiconductor device | |
US8692531B2 (en) | Switching regulator performing output voltage changing function | |
US10186965B2 (en) | Control circuit with hysteresis for a switching voltage regulator and related control method | |
JP5038841B2 (en) | Switching power supply | |
EP3503342B1 (en) | Power supply device | |
US8797010B2 (en) | Startup for DC/DC converters | |
US11223273B2 (en) | Sub-harmonic oscillation control in peak current limit mode switching system | |
JP6962233B2 (en) | In-vehicle DCDC converter | |
JP4548100B2 (en) | DC-DC converter | |
JPH02280661A (en) | Constant voltage output circuit | |
US9667141B2 (en) | Switching power supply | |
JP4701968B2 (en) | Overvoltage protection circuit | |
CN108696124B (en) | Power regulator preventing inductor current reversal | |
JP5315982B2 (en) | DC-DC converter control circuit, DC-DC converter and electronic apparatus | |
JPH02262868A (en) | Constant voltage output circuit | |
JP4934442B2 (en) | Switching power supply | |
US9893615B2 (en) | Switching power supply |