JPH02214894A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH02214894A JPH02214894A JP1036827A JP3682789A JPH02214894A JP H02214894 A JPH02214894 A JP H02214894A JP 1036827 A JP1036827 A JP 1036827A JP 3682789 A JP3682789 A JP 3682789A JP H02214894 A JPH02214894 A JP H02214894A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate transistor
- electrode
- picture element
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 32
- 239000011159 matrix material Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000007547 defect Effects 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 22
- 238000007689 inspection Methods 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 28
- 238000009413 insulation Methods 0.000 abstract 4
- 239000011521 glass Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000006872 improvement Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 206010027146 Melanoderma Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- HSJPMRKMPBAUAU-UHFFFAOYSA-N cerium(3+);trinitrate Chemical compound [Ce+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O HSJPMRKMPBAUAU-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像表示装置に関するものであり、とりわけア
クティブマトリクス編成の画像表示装置において有効な
点欠陥の検出及び補修が可能となるアクティブマトリク
ス基板の製造方法に関するものである。
クティブマトリクス編成の画像表示装置において有効な
点欠陥の検出及び補修が可能となるアクティブマトリク
ス基板の製造方法に関するものである。
従来の技術
近年の微細加工技術、液晶材料及び実装技術等の進歩に
より2〜6インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する2
枚のガラス板の一方にRGBの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルではクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。
より2〜6インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する2
枚のガラス板の一方にRGBの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルではクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。
このような液晶パネルは、走査線としては120−24
0本、信号線としては240−720本程本捏マ) I
Jクス編成が標準的で、例えば第5図に示すように液晶
パネル1を構成する一方のガラス基板2上にマトリクス
状にスイッチング素子と絵素電極を形成してアクティブ
型) IJガラス基板構成し、このアクティブマトリク
ス基板2上に形成された走査線の電極端子群6に駆動信
号を供給する半導体集積回路チップ3を直接接続するC
0G(Chip−on−Glass)方式や、例えばポ
リイミド系樹脂薄膜をベースとし、金メツキされた銅箔
の端子群(図示せず)を有する接続フィルム4を信号線
の電極端子群5に接着剤で圧接しながら固定する方式な
どの実装手段によって電気信号を画像表示部に供給して
いる。ここでは便宜土工つの実装方式を同時に図示して
いるが、実際にはいずれかの実装方式が選ばれることは
言うまでもない。なお、7.8は液晶パネル1中夫の画
像表示部と信号線及び走査線の電極端子群5.6との間
を接続する配線路で、必ずしも電極端子群と同じ導電材
で構成される必要はない。
0本、信号線としては240−720本程本捏マ) I
Jクス編成が標準的で、例えば第5図に示すように液晶
パネル1を構成する一方のガラス基板2上にマトリクス
状にスイッチング素子と絵素電極を形成してアクティブ
型) IJガラス基板構成し、このアクティブマトリク
ス基板2上に形成された走査線の電極端子群6に駆動信
号を供給する半導体集積回路チップ3を直接接続するC
0G(Chip−on−Glass)方式や、例えばポ
リイミド系樹脂薄膜をベースとし、金メツキされた銅箔
の端子群(図示せず)を有する接続フィルム4を信号線
の電極端子群5に接着剤で圧接しながら固定する方式な
どの実装手段によって電気信号を画像表示部に供給して
いる。ここでは便宜土工つの実装方式を同時に図示して
いるが、実際にはいずれかの実装方式が選ばれることは
言うまでもない。なお、7.8は液晶パネル1中夫の画
像表示部と信号線及び走査線の電極端子群5.6との間
を接続する配線路で、必ずしも電極端子群と同じ導電材
で構成される必要はない。
同図において、9は全ての絵素に共通の透明導電性の対
抗電極を有するもう1枚のガラス基板で、2枚のガラス
基板2.9は石英ファイバやプラスチック会ビーズ等の
スペーサによって所定の距離を隔てて形成され、その間
隙はシール材と封口材で封止された閉空間になっており
、閉空間には液晶が充填されている。カラー表示を実現
するには、ガラス板9の閉空間側に着色層と称する染料
または顔料のいずれか一方もしくは両方を含む有機薄膜
が被着されて色表示機能が与えられるのでガラス基板9
はカラーフィルタと呼ばれる。そして液晶材の性質によ
ってはガラス基板9の上面またはガラス基板2の下面の
いずれかもしくは両面上に偏光板が貼付され、液晶パネ
ル1は電気光学素子として機能する。
抗電極を有するもう1枚のガラス基板で、2枚のガラス
基板2.9は石英ファイバやプラスチック会ビーズ等の
スペーサによって所定の距離を隔てて形成され、その間
隙はシール材と封口材で封止された閉空間になっており
、閉空間には液晶が充填されている。カラー表示を実現
するには、ガラス板9の閉空間側に着色層と称する染料
または顔料のいずれか一方もしくは両方を含む有機薄膜
が被着されて色表示機能が与えられるのでガラス基板9
はカラーフィルタと呼ばれる。そして液晶材の性質によ
ってはガラス基板9の上面またはガラス基板2の下面の
いずれかもしくは両面上に偏光板が貼付され、液晶パネ
ル1は電気光学素子として機能する。
第6図は、スイッチング素子として絶縁ゲート型トラン
ジスタ10を絵素毎に配置したアクティブ型液晶パネル
の等価回路図である。実線で描かれた素子は一方のガラ
ス基板2上に、そして破線で描かれた素子はもう一方の
ガラス基板9上に形成されている。走査線11と信号線
12は、例えば非晶質シリコンを半導体層とし、シリコ
ン窒化膜(Si3Na)をゲート絶縁膜とする薄膜トラ
ンジスタ10の形成と同時にガラス基板2上に作製され
る。液晶セル13はガラス基板2上に形成された透明導
電性の絵素電極14と、カラーフィルタ9上に形成され
た同じく透明導電性の対抗電極15と、2枚のガラス板
で構成された閉空間を満たす液晶とで構成され、電気的
にはコンデンサと同じ扱いを受ける。なお、液晶分子を
所定の方向に整列させるためには配向膜を対抗電極上と
絵素電極上に形成する必要があるが、ここではその詳細
については説明を省略する。
ジスタ10を絵素毎に配置したアクティブ型液晶パネル
の等価回路図である。実線で描かれた素子は一方のガラ
ス基板2上に、そして破線で描かれた素子はもう一方の
ガラス基板9上に形成されている。走査線11と信号線
12は、例えば非晶質シリコンを半導体層とし、シリコ
ン窒化膜(Si3Na)をゲート絶縁膜とする薄膜トラ
ンジスタ10の形成と同時にガラス基板2上に作製され
る。液晶セル13はガラス基板2上に形成された透明導
電性の絵素電極14と、カラーフィルタ9上に形成され
た同じく透明導電性の対抗電極15と、2枚のガラス板
で構成された閉空間を満たす液晶とで構成され、電気的
にはコンデンサと同じ扱いを受ける。なお、液晶分子を
所定の方向に整列させるためには配向膜を対抗電極上と
絵素電極上に形成する必要があるが、ここではその詳細
については説明を省略する。
着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層は先述したように、カラーフィルタ9の閉空
間側で絵素電極に対応してRGBの三原色で所定の配列
に従って配置されている。
なる着色層は先述したように、カラーフィルタ9の閉空
間側で絵素電極に対応してRGBの三原色で所定の配列
に従って配置されている。
全ての絵素電極に共通の対抗電極15は着色層の存在に
よる電圧配分損失を避けるためには着色層上に形成され
る。
よる電圧配分損失を避けるためには着色層上に形成され
る。
なお、第6図において蓄積容量16はアクテイブ型の液
晶パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき(フリッカ)
防止等には効果的存在で適宜採用される。17はすべて
の蓄積容量16に共通する導電路で、一般的には対抗電
極15と導電路17は接続して使用される。
晶パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき(フリッカ)
防止等には効果的存在で適宜採用される。17はすべて
の蓄積容量16に共通する導電路で、一般的には対抗電
極15と導電路17は接続して使用される。
周知のごとく、画像表示装置は人間の視覚という高感度
のセンサによって識別される対象であるから各種の画像
欠陥に対しては非常に厳しい制約があり、線欠陥は言う
に及ばず、点欠陥に於いてもCRTとの比較では非常に
苦しく、換言すれば歩留まりが低く、作りにくいデバイ
スと言えよう。
のセンサによって識別される対象であるから各種の画像
欠陥に対しては非常に厳しい制約があり、線欠陥は言う
に及ばず、点欠陥に於いてもCRTとの比較では非常に
苦しく、換言すれば歩留まりが低く、作りにくいデバイ
スと言えよう。
歩留まりが極めて高くなり、無検査に近い状態でアクテ
ィブ型の液晶パネルが提供されるようには、更なる技術
開発を必要とし、いましばらく時間がかかるであろうし
、シリコン系の半導体プロセスと類似の製造方法が継続
される限りに於いては、幾ら歩留まりが向上しても10
0%良品と言うことは有り得ないであろう。
ィブ型の液晶パネルが提供されるようには、更なる技術
開発を必要とし、いましばらく時間がかかるであろうし
、シリコン系の半導体プロセスと類似の製造方法が継続
される限りに於いては、幾ら歩留まりが向上しても10
0%良品と言うことは有り得ないであろう。
線欠陥は文字通り画面上で線状に現われる欠陥で、その
発生理由は明確に以下に述べる原因に起因して生じる。
発生理由は明確に以下に述べる原因に起因して生じる。
それは、 (1)走査線または信号線が途中で断線した
、 (2)走査線または信号線に電気信号が到達してい
ない、 (3)走査線と信号線が短絡している、 (4
)複数の走査線または信号線が短絡している、等が主た
る要因である。
、 (2)走査線または信号線に電気信号が到達してい
ない、 (3)走査線と信号線が短絡している、 (4
)複数の走査線または信号線が短絡している、等が主た
る要因である。
このような線欠陥は2枚のガラス板を貼り合わせて液晶
パネル化する前段階においても、すなわちアクティブマ
トリクス基板の状態でも比較的検出が容易であり、しか
も救済によって見かけ上無欠陥化することも可能である
。例えば、断線に対しては走査線や信号線等の電極線に
対して正規の接続に加えて他端から救済線を経由して同
一の信号を加えればよく、走査線と信号線の短絡に対し
ては短絡箇所をレーザ等で切断していずれかの電極線の
断線に転化してしまえば断線と同等の処置が可能だから
である。
パネル化する前段階においても、すなわちアクティブマ
トリクス基板の状態でも比較的検出が容易であり、しか
も救済によって見かけ上無欠陥化することも可能である
。例えば、断線に対しては走査線や信号線等の電極線に
対して正規の接続に加えて他端から救済線を経由して同
一の信号を加えればよく、走査線と信号線の短絡に対し
ては短絡箇所をレーザ等で切断していずれかの電極線の
断線に転化してしまえば断線と同等の処置が可能だから
である。
一方、点欠陥の検査については、半導体メモリに例える
とフルビットの検査に相当し、デバイスの構造によって
も異なるが、一般的に言って検査時間は長くかつ困難と
なることは想像に難くない。
とフルビットの検査に相当し、デバイスの構造によって
も異なるが、一般的に言って検査時間は長くかつ困難と
なることは想像に難くない。
事実、現時点では最終工程に於ける画像検査時に品質面
から点欠陥についてもチエツクしているのが実状で、製
造工程の途中で点欠陥を有効に検出し得るような検査機
は未だ実用化されていない。
から点欠陥についてもチエツクしているのが実状で、製
造工程の途中で点欠陥を有効に検出し得るような検査機
は未だ実用化されていない。
画質の向上のためにも点欠陥を減少させることは緊急の
課題である。
課題である。
第7図は、以上のような点欠陥の表示画像に及ぼす影響
を低減させるために実施された第1の改善策の一例の等
価回路を示す。これは、単位絵素を構成するスイッチン
グ素子である絶縁ゲート型トランジスタと絵素電極とを
複数個(第7図では2個)に分割して配置し、少なくと
も一組の絶縁ゲート型トランジスタと絵素電極とによる
表示機能の確保を図ろうとするものである。この改善策
においては複数個の絵素電極が正常に動作している周囲
の絵素と比較すると、電気信号による制御が不能な点欠
陥による表示画質の低下が緩和されることは容易に理解
されよう。また緩和の度合は絵素の分割数が大きいほど
効果的である。しかしながら、分割数を増やすと素子の
分離のためのスペースが表示に寄与しなくなり、開口率
の低下は免れないので自ずと制約を受けることは明かで
ある。加えてノーマリ・ブラックの表示方式の場合には
白点欠陥は緩和されるとは言っても無信号時には常時点
灯しているので、絵素がよほど小さくない限り非常に目
立ち、黒点欠陥の緩和度合と比較すると効果が低く評価
されるのは止むを得ない。
を低減させるために実施された第1の改善策の一例の等
価回路を示す。これは、単位絵素を構成するスイッチン
グ素子である絶縁ゲート型トランジスタと絵素電極とを
複数個(第7図では2個)に分割して配置し、少なくと
も一組の絶縁ゲート型トランジスタと絵素電極とによる
表示機能の確保を図ろうとするものである。この改善策
においては複数個の絵素電極が正常に動作している周囲
の絵素と比較すると、電気信号による制御が不能な点欠
陥による表示画質の低下が緩和されることは容易に理解
されよう。また緩和の度合は絵素の分割数が大きいほど
効果的である。しかしながら、分割数を増やすと素子の
分離のためのスペースが表示に寄与しなくなり、開口率
の低下は免れないので自ずと制約を受けることは明かで
ある。加えてノーマリ・ブラックの表示方式の場合には
白点欠陥は緩和されるとは言っても無信号時には常時点
灯しているので、絵素がよほど小さくない限り非常に目
立ち、黒点欠陥の緩和度合と比較すると効果が低く評価
されるのは止むを得ない。
第7図の構成では第8図に示したように単位絵素を一行
おきに半ピツチずらし、カラーフィルタ上のRGBの着
色層の配列をデルタ(三角)配置とすることが容易で、
絵素数が少ない場合でも見かけ上の解像力を確保できる
利点が挙げられる。
おきに半ピツチずらし、カラーフィルタ上のRGBの着
色層の配列をデルタ(三角)配置とすることが容易で、
絵素数が少ない場合でも見かけ上の解像力を確保できる
利点が挙げられる。
欠点としては二組のどちらが表示機能を失っているかが
、液晶パネル化しなければ識別できないことである。
、液晶パネル化しなければ識別できないことである。
第9図は、第2の改善策の等価回路を示す。これは、単
位絵素内に2個の絶縁ゲート型トランジスタ10−1.
10−2を対角に配置し、2個の絶縁ゲート型トランジ
スタで一つの絵素電極13を共有して駆動するものであ
る。利点としては、何れかの絶縁ゲート型トランジスタ
に電流供給能力の低下が発生した場合でも正常な方で絵
素電極への書き込みが保たれる。また2個の絶縁ゲート
型トランジスタは直列に閉ループを構成し、外部から電
気的に絶縁ゲート型トランジスタの電気特性を検査でき
るので、何れかの絶縁ゲート型トランジスタのスイッチ
機能が失われ常時ON状態となった場合にはレーザ等の
切断手段で正規の配線から切り放せば上述した場合と同
様の対応が可能となっている。
位絵素内に2個の絶縁ゲート型トランジスタ10−1.
10−2を対角に配置し、2個の絶縁ゲート型トランジ
スタで一つの絵素電極13を共有して駆動するものであ
る。利点としては、何れかの絶縁ゲート型トランジスタ
に電流供給能力の低下が発生した場合でも正常な方で絵
素電極への書き込みが保たれる。また2個の絶縁ゲート
型トランジスタは直列に閉ループを構成し、外部から電
気的に絶縁ゲート型トランジスタの電気特性を検査でき
るので、何れかの絶縁ゲート型トランジスタのスイッチ
機能が失われ常時ON状態となった場合にはレーザ等の
切断手段で正規の配線から切り放せば上述した場合と同
様の対応が可能となっている。
上記改善策の欠点としてはまず、カラー画像表示の場合
に第10図に示したように着色層の配置が斜め配置に限
定され、絵素数が少ない場合には干渉縞が目立ち易いこ
とである。次に厳密な意味では、絶縁ゲート型トランジ
スタに電流供給能力の低下が発生した絵素では正常な書
き込みが行なわれておらず、隣接する絵素の色信号で視
覚的に欺いているために高品位の画像とはなり難いこと
であろう。従ってテレビジョン画像としては容認されて
も、文字・図形を表示対象とするOA用のデイスプレィ
としては疑問が残る。
に第10図に示したように着色層の配置が斜め配置に限
定され、絵素数が少ない場合には干渉縞が目立ち易いこ
とである。次に厳密な意味では、絶縁ゲート型トランジ
スタに電流供給能力の低下が発生した絵素では正常な書
き込みが行なわれておらず、隣接する絵素の色信号で視
覚的に欺いているために高品位の画像とはなり難いこと
であろう。従ってテレビジョン画像としては容認されて
も、文字・図形を表示対象とするOA用のデイスプレィ
としては疑問が残る。
発明が解決しようとする課題
上述した第1の改善策においては、スイッチング素子で
ある絶縁ゲート型トランジスタを複数個配置して電流能
力の低下に対して冗長度を持たせても、絶縁ゲート型ト
ランジスタの内部短絡による制御不能に対してはアクテ
ィブマトリクス基板状態では検出が出来ず、結局は液晶
パネル化して画像表示を行なわければ白点欠陥の存在を
検出できないため、本質的な課題を解決出来たとは言え
ない。
ある絶縁ゲート型トランジスタを複数個配置して電流能
力の低下に対して冗長度を持たせても、絶縁ゲート型ト
ランジスタの内部短絡による制御不能に対してはアクテ
ィブマトリクス基板状態では検出が出来ず、結局は液晶
パネル化して画像表示を行なわければ白点欠陥の存在を
検出できないため、本質的な課題を解決出来たとは言え
ない。
また、液晶パネルにレーザを照射して内部短絡を有する
絶縁ゲート型トランジスタを絵素電極から切り離すこと
により、成功率は低いが白点欠陥を黒点欠陥に転換する
ことも可能であるが、絶縁ゲート型トランジスタが複数
個配置されている場合、何れの絶縁ゲート型トランジス
タに内部短絡が存在するか分からなければ全く無意味で
ある。
絶縁ゲート型トランジスタを絵素電極から切り離すこと
により、成功率は低いが白点欠陥を黒点欠陥に転換する
ことも可能であるが、絶縁ゲート型トランジスタが複数
個配置されている場合、何れの絶縁ゲート型トランジス
タに内部短絡が存在するか分からなければ全く無意味で
ある。
第2の改善策においては、点欠陥が発生した場合に正規
の色信号で表示されない欠点までは補正できず、更なる
改善が必要である。またこの場合に絵素電極を単に分割
するだけでは絶縁ゲート型トランジスタが閉ループを構
成せず、第1の改善例と同様の欠点を有することになり
、分割しても絵素電極がつながっている場合には分割す
る意味がない。
の色信号で表示されない欠点までは補正できず、更なる
改善が必要である。またこの場合に絵素電極を単に分割
するだけでは絶縁ゲート型トランジスタが閉ループを構
成せず、第1の改善例と同様の欠点を有することになり
、分割しても絵素電極がつながっている場合には分割す
る意味がない。
課題を解決するための手段
本発明は上記した現状に鑑みなされたもので、スイッチ
ング素子である絶縁ゲート型トランジスタの電気的特性
の評価がアクティブマトリクス基板上で可能となるよう
に、走査線と信号線との交点毎に2組の絶縁ゲート型ト
ランジスタと絵素電極を対角に配置し、除去可能な配線
材を用いて2個の駆動用の絶縁ゲート型トランジスタ相
互間に仮の電気的接続を与えておいて絶縁ゲート型トラ
ンジスタの電気検査を行い、点欠陥の主原因である特性
不良の絶縁ゲート型トランジスタの位置を検知する。そ
して特性不良の位置と種類の情報により判断してパネル
組み立て工程に当該のアクティブマトリクス基板を進め
るかどうか決定する。
ング素子である絶縁ゲート型トランジスタの電気的特性
の評価がアクティブマトリクス基板上で可能となるよう
に、走査線と信号線との交点毎に2組の絶縁ゲート型ト
ランジスタと絵素電極を対角に配置し、除去可能な配線
材を用いて2個の駆動用の絶縁ゲート型トランジスタ相
互間に仮の電気的接続を与えておいて絶縁ゲート型トラ
ンジスタの電気検査を行い、点欠陥の主原因である特性
不良の絶縁ゲート型トランジスタの位置を検知する。そ
して特性不良の位置と種類の情報により判断してパネル
組み立て工程に当該のアクティブマトリクス基板を進め
るかどうか決定する。
パネル組み立て工程への進行に先立ち、除去可能な配線
材で形成された仮の接続を正規の配線に悪影響を及ぼさ
ないように解除し、さらにレーザ等の切断手段を用いて
内部短絡を有する様な特性不良の絶縁ゲート型トランジ
スタと絵素電極との接続を解除することにより、点欠陥
の補修がなされたアクティブマトリクス基板を得るもの
である。
材で形成された仮の接続を正規の配線に悪影響を及ぼさ
ないように解除し、さらにレーザ等の切断手段を用いて
内部短絡を有する様な特性不良の絶縁ゲート型トランジ
スタと絵素電極との接続を解除することにより、点欠陥
の補修がなされたアクティブマトリクス基板を得るもの
である。
さらに改善された製造方法においては、絵素電極の形成
を2個の絶縁ゲート型トランジスタの電気検査終了後に
行ない、特性不良の絶縁ゲート型トランジスタを選択的
に除外して正常な絶縁ゲト型トランジスタのみに絵素電
極を形成することにより点欠陥の発生を極めて高い精度
で抑制することが可能となる。
を2個の絶縁ゲート型トランジスタの電気検査終了後に
行ない、特性不良の絶縁ゲート型トランジスタを選択的
に除外して正常な絶縁ゲト型トランジスタのみに絵素電
極を形成することにより点欠陥の発生を極めて高い精度
で抑制することが可能となる。
作 用
駆動用の絶縁ゲート型トランジスタは閉ループを構成す
るように、2個の絶縁ゲート型トランジスタ相互間で除
去可能な配線材を用いて仮接続された状態でアクティブ
マトリクス基板として形成されている。従って、全ての
絶縁ゲート型トランジスタは外部から電気的に独立して
そのトランジスタ特性を検査することが可能である。そ
こで、特性不良や内部短絡を有する駆動用の絶縁ゲート
型トランジスタと絵素電極とを分離することによって点
欠陥の緩和もしくは抑制が推進される。仮接続に用いら
れた配線材は絶縁ゲート型トランジスタの電気検査終了
後に他の素子に影響を与えないように選定された食刻方
法で除去されるので2次的な不良は発生しない。
るように、2個の絶縁ゲート型トランジスタ相互間で除
去可能な配線材を用いて仮接続された状態でアクティブ
マトリクス基板として形成されている。従って、全ての
絶縁ゲート型トランジスタは外部から電気的に独立して
そのトランジスタ特性を検査することが可能である。そ
こで、特性不良や内部短絡を有する駆動用の絶縁ゲート
型トランジスタと絵素電極とを分離することによって点
欠陥の緩和もしくは抑制が推進される。仮接続に用いら
れた配線材は絶縁ゲート型トランジスタの電気検査終了
後に他の素子に影響を与えないように選定された食刻方
法で除去されるので2次的な不良は発生しない。
実施例
第1図は本発明の第1の実施例におけるアクティブマト
リクス構成の液晶パネルの等価回路である。第9図の従
来例との比較からも分かるように、(n、m)番地の第
1の絶縁ゲート型トランジスタ10−1のドレイン電極
と(n+1.m+1)番地の第2の絶縁ゲート型トラン
ジスタ10−2のドレイン電極との間に接続線20が形
成された状態のアクティブマトリクス基板を一旦、検査
工程で電気的に検査する。絶縁ゲート型トランジスタの
電気検査終了後に、例えば接続線20を含んで形成され
た開口部21内の接続線を部分的に除去する等の手段に
よって、絵素電極と絶縁ゲート型トランジスタとよりな
る一組が独立する。
リクス構成の液晶パネルの等価回路である。第9図の従
来例との比較からも分かるように、(n、m)番地の第
1の絶縁ゲート型トランジスタ10−1のドレイン電極
と(n+1.m+1)番地の第2の絶縁ゲート型トラン
ジスタ10−2のドレイン電極との間に接続線20が形
成された状態のアクティブマトリクス基板を一旦、検査
工程で電気的に検査する。絶縁ゲート型トランジスタの
電気検査終了後に、例えば接続線20を含んで形成され
た開口部21内の接続線を部分的に除去する等の手段に
よって、絵素電極と絶縁ゲート型トランジスタとよりな
る一組が独立する。
絶縁ゲート型トランジスタ10はスイッチング素子とし
て液晶セル13を交流的に充放電する機能を有し、ソー
スとドレインを一意的に定義することは出来ないが、こ
こでは慣習上映像信号を供給する意味で信号線に接続さ
れた方をソースとし、絵素電極に接続された方をドレイ
ンと定義しておく。
て液晶セル13を交流的に充放電する機能を有し、ソー
スとドレインを一意的に定義することは出来ないが、こ
こでは慣習上映像信号を供給する意味で信号線に接続さ
れた方をソースとし、絵素電極に接続された方をドレイ
ンと定義しておく。
第1図の回路構成によれば、(n+ m)番地の走査
線と信号線に接続された(rb m)番地の第1の駆
動用絶縁ゲート型トランジスタ10−1は、接続線20
を経由して(n+L m+1)番地の走査線と信号線
に接続された(n+1.m+1)番地の第2の絶縁ゲー
ト型トランジスタ10−2とドレインを共通にする閉ル
ープを構成している。
線と信号線に接続された(rb m)番地の第1の駆
動用絶縁ゲート型トランジスタ10−1は、接続線20
を経由して(n+L m+1)番地の走査線と信号線
に接続された(n+1.m+1)番地の第2の絶縁ゲー
ト型トランジスタ10−2とドレインを共通にする閉ル
ープを構成している。
従って、2本の信号線12(m)と12(m+1)IB
− との間に直流電圧を印加し、かつそこを流れる電流値を
測定しておけば、2本の走査線11(n)と走査線11
(n+1)に印加する直流電圧の大きさで二つの絶縁ゲ
ート型トランジスタの良否判定が可能である。例えば、
走査線11(n)に第1の絶縁ゲート型トランジスタ1
0−1が十分ONするに足る電圧を印加し、走査線11
(n+1)には第2の絶縁ゲート型トランジスタ10−
2がONLない電圧を印加した時に信号線12(m)と
12(m+1)との間に電流が流れていれば第2の絶縁
ゲート型トランジスタ10−2のソースとドレインとが
短絡していることが分かる。また、確率的には極めて低
いのであるが、2本の走査線にオンしない電圧を印加し
ているにもかかわらず電流が流れていればどちらの絶縁
ゲート型トランジスタもソースとドレインとが短絡して
いることが分かるからである。このように2本ずつ走査
線と信号線を組み合わせていけば全ての第1の絶縁ゲー
ト型トランジスタと第2の絶縁ゲート型トランジスタの
特性と内部短絡を検査することが出来絶縁ゲート型トラ
ンジスタ10の故障モードとしては大別して、1)所定
のゲート電圧に対してドレイン電流が小さい、2)ドレ
イン電流が常時流れ過ぎる、3)ゲートとドレインが短
絡(漏洩)している、4)ゲートとソースが短絡(漏洩
)している、の4項目を挙げることができる。ノーマリ
・ブラックの表示方式の画像表示では、1)の場合は黒
点欠陥となり、2)と3)の場合は白点欠陥となり、4
)の場合には十字状の線欠陥となる。
− との間に直流電圧を印加し、かつそこを流れる電流値を
測定しておけば、2本の走査線11(n)と走査線11
(n+1)に印加する直流電圧の大きさで二つの絶縁ゲ
ート型トランジスタの良否判定が可能である。例えば、
走査線11(n)に第1の絶縁ゲート型トランジスタ1
0−1が十分ONするに足る電圧を印加し、走査線11
(n+1)には第2の絶縁ゲート型トランジスタ10−
2がONLない電圧を印加した時に信号線12(m)と
12(m+1)との間に電流が流れていれば第2の絶縁
ゲート型トランジスタ10−2のソースとドレインとが
短絡していることが分かる。また、確率的には極めて低
いのであるが、2本の走査線にオンしない電圧を印加し
ているにもかかわらず電流が流れていればどちらの絶縁
ゲート型トランジスタもソースとドレインとが短絡して
いることが分かるからである。このように2本ずつ走査
線と信号線を組み合わせていけば全ての第1の絶縁ゲー
ト型トランジスタと第2の絶縁ゲート型トランジスタの
特性と内部短絡を検査することが出来絶縁ゲート型トラ
ンジスタ10の故障モードとしては大別して、1)所定
のゲート電圧に対してドレイン電流が小さい、2)ドレ
イン電流が常時流れ過ぎる、3)ゲートとドレインが短
絡(漏洩)している、4)ゲートとソースが短絡(漏洩
)している、の4項目を挙げることができる。ノーマリ
・ブラックの表示方式の画像表示では、1)の場合は黒
点欠陥となり、2)と3)の場合は白点欠陥となり、4
)の場合には十字状の線欠陥となる。
1)の場合に基板毎に不規則に発生する点欠陥の原因と
しては、絵素電極、絶縁ゲート型トランジスタ及びソー
ス・ドレイン配線相互間の電気的接触が不安定であると
か失われた場合と、半導体屑の欠除によって絶縁ゲート
型トランジスタの機能が十分に発揮されない場合とがあ
る。また2)の場合は絶縁ゲート型トランジスタのOF
F時のソース・ドレイン間のリーク電流が大きすぎる場
合とソースとトレインとが短絡している場合とがあるが
、前者は半導体層の膜質異常として全ての絶縁ゲート型
トランジスタに共通して発生するので基板毎に不規則に
発生する点欠陥の原因とはなり得す、モニタトランジス
タ等の検査によって別途管理する必要がある。
しては、絵素電極、絶縁ゲート型トランジスタ及びソー
ス・ドレイン配線相互間の電気的接触が不安定であると
か失われた場合と、半導体屑の欠除によって絶縁ゲート
型トランジスタの機能が十分に発揮されない場合とがあ
る。また2)の場合は絶縁ゲート型トランジスタのOF
F時のソース・ドレイン間のリーク電流が大きすぎる場
合とソースとトレインとが短絡している場合とがあるが
、前者は半導体層の膜質異常として全ての絶縁ゲート型
トランジスタに共通して発生するので基板毎に不規則に
発生する点欠陥の原因とはなり得す、モニタトランジス
タ等の検査によって別途管理する必要がある。
絶縁ゲート型トランジスタの不良を全てその発生番地共
々知ることが出来れば、予め設定された判断基準により
良品、不良品、再生可能量としてパネル組み立て工程へ
の進行が決定され、高価なカラーフィルタを無駄に消費
することを回避できる。第1の実施例では駆動用絶縁ゲ
ート型トランジスタを単位絵素内に2個有しているので
、再生可能な故障モードとしては3)と4)の短絡に対
してレーザ等の切断手段により、白点欠陥を黒点欠陥に
転換する処置が対象となる。4)の短絡は走査線か信号
線かの何れかを切断して断線に転化しなければならず、
断線に対する救済法も同時に用意する必要があることは
言うまでもない。
々知ることが出来れば、予め設定された判断基準により
良品、不良品、再生可能量としてパネル組み立て工程へ
の進行が決定され、高価なカラーフィルタを無駄に消費
することを回避できる。第1の実施例では駆動用絶縁ゲ
ート型トランジスタを単位絵素内に2個有しているので
、再生可能な故障モードとしては3)と4)の短絡に対
してレーザ等の切断手段により、白点欠陥を黒点欠陥に
転換する処置が対象となる。4)の短絡は走査線か信号
線かの何れかを切断して断線に転化しなければならず、
断線に対する救済法も同時に用意する必要があることは
言うまでもない。
絶縁ゲート型トランジスタの構造や製造方法は、まだ確
立したとは言い難い現状で、したがってアクチイブマト
リクス基板の構造と製造方法も種々考えられるが、第1
図に対応したパターン配置図の一例を第2図に示す。信
号線12から、例えばAIよりなるソース配線22及び
、ドレイン配線23が分岐されている。ドレイン配線2
3は絶縁層下の絵素電極14とは絶縁層に形成された開
口部24を介して接続されている。第1と第2の絶縁ゲ
ート型トランジスタ10−1.10−2のドレイン電極
または絵素電極との接続20は、走査線11と同一工程
で形成された例えばCrよりなる接続パターン25を配
置し、接続パターン25上の絶縁層に形成された開口部
28.27を介してドレイン配線23と、隣接する絵素
電極14−1との間で行なわれている。接続20の解除
は開口部26.27と同時に形成された接続パターン2
5上の開口部21によって露出しているCrを硝酸セリ
ウムを主成分とするCr食刻液で除去することによって
達成される。Cr食刻液はPH5−6と酸性度が低く、
A1よりなる信号線やソス・ドレイン配線を侵食するこ
とはない。
立したとは言い難い現状で、したがってアクチイブマト
リクス基板の構造と製造方法も種々考えられるが、第1
図に対応したパターン配置図の一例を第2図に示す。信
号線12から、例えばAIよりなるソース配線22及び
、ドレイン配線23が分岐されている。ドレイン配線2
3は絶縁層下の絵素電極14とは絶縁層に形成された開
口部24を介して接続されている。第1と第2の絶縁ゲ
ート型トランジスタ10−1.10−2のドレイン電極
または絵素電極との接続20は、走査線11と同一工程
で形成された例えばCrよりなる接続パターン25を配
置し、接続パターン25上の絶縁層に形成された開口部
28.27を介してドレイン配線23と、隣接する絵素
電極14−1との間で行なわれている。接続20の解除
は開口部26.27と同時に形成された接続パターン2
5上の開口部21によって露出しているCrを硝酸セリ
ウムを主成分とするCr食刻液で除去することによって
達成される。Cr食刻液はPH5−6と酸性度が低く、
A1よりなる信号線やソス・ドレイン配線を侵食するこ
とはない。
絵素電極14とドレイン配線23が開口部24を経由し
て接続されるのではなく、直接接続されるような構造も
もちろん可能であり、接続パターン25を走査線11と
は異なった材質で構成することも可能であるが、製造工
程数が増加しない意味では上記したプロセスが最適であ
る。
て接続されるのではなく、直接接続されるような構造も
もちろん可能であり、接続パターン25を走査線11と
は異なった材質で構成することも可能であるが、製造工
程数が増加しない意味では上記したプロセスが最適であ
る。
第3図には本発明の第2の実施例に対応した単位絵素の
パターン配置図を示す。
パターン配置図を示す。
第2図の接続パターン25に対応して接続パターン28
が、第1と第2の絶縁ゲート型トランジスタのドレイン
配線間を接続してアクティブ基板が製作される。上述し
たように外部から電気信号を加えて全ての絶縁ゲート型
トランジスタの特性を測定した後に、接続パターン28
上に形成された開口部21内の接続パターン材を除去し
て第1、第2の絶縁ゲート型トランジスタ10−1.1
0−2を独立させる。その後絵素電極14−1.14−
2を形成するわけであるが、特性不良の絶縁ゲート型ト
ランジスタと絵素電極とが電気的な接続を回避されて点
欠陥となるのを緩和するには二つの方法がある。
が、第1と第2の絶縁ゲート型トランジスタのドレイン
配線間を接続してアクティブ基板が製作される。上述し
たように外部から電気信号を加えて全ての絶縁ゲート型
トランジスタの特性を測定した後に、接続パターン28
上に形成された開口部21内の接続パターン材を除去し
て第1、第2の絶縁ゲート型トランジスタ10−1.1
0−2を独立させる。その後絵素電極14−1.14−
2を形成するわけであるが、特性不良の絶縁ゲート型ト
ランジスタと絵素電極とが電気的な接続を回避されて点
欠陥となるのを緩和するには二つの方法がある。
一つの方法は、絶縁ゲート型トランジスタ10−1.1
0−2のドレイン配線をレーザ等の切断手段により除去
しておいてから絵素電極14−1.14−2を形成する
もので、これは絶縁ゲート型トランジスタの電気検査時
に並行して実施することができる長所を有するが、レー
ザ照射時に発生する副作用、例えば飛散した物質が他の
場所で短絡を起こしたり、突起を生じる恐れが皆無とは
言えない。
0−2のドレイン配線をレーザ等の切断手段により除去
しておいてから絵素電極14−1.14−2を形成する
もので、これは絶縁ゲート型トランジスタの電気検査時
に並行して実施することができる長所を有するが、レー
ザ照射時に発生する副作用、例えば飛散した物質が他の
場所で短絡を起こしたり、突起を生じる恐れが皆無とは
言えない。
別の方法は、絶縁ゲート型トランジスタの電気検査結果
に基づいて欠落部を有する絵素電極14−L 14−
2を形成し、絶縁ゲート型トランジスタ10−1.10
−2と絵素電極14−1.14−2との接続を回避する
ものである。これは、絵素電極の選択的形成にあたりポ
ジ型の感光性樹脂を採用し、絶縁ゲート型トランジスタ
の電気検査結果に対応したスポット露光を行なうことに
よって容易に実施できる。絶縁ゲート型トランジスタの
電気検査結果をスポット露光時に使用できるように保存
し転送する煩わしさはあるが、レーザ切断のように副作
用が発生する恐れは皆無である。
に基づいて欠落部を有する絵素電極14−L 14−
2を形成し、絶縁ゲート型トランジスタ10−1.10
−2と絵素電極14−1.14−2との接続を回避する
ものである。これは、絵素電極の選択的形成にあたりポ
ジ型の感光性樹脂を採用し、絶縁ゲート型トランジスタ
の電気検査結果に対応したスポット露光を行なうことに
よって容易に実施できる。絶縁ゲート型トランジスタの
電気検査結果をスポット露光時に使用できるように保存
し転送する煩わしさはあるが、レーザ切断のように副作
用が発生する恐れは皆無である。
第3図では絶縁ゲート型トランジスタの電気検査後に絵
素電極を形成することを明示するために、絵素電極は点
線で示している。また29は絶縁ゲト型トランジスタの
ドレイン電極であり、絵素電極とのオーミック接触が確
保されるような材質や構造でなければならないことは言
うまでもないだろう。
素電極を形成することを明示するために、絵素電極は点
線で示している。また29は絶縁ゲト型トランジスタの
ドレイン電極であり、絵素電極とのオーミック接触が確
保されるような材質や構造でなければならないことは言
うまでもないだろう。
第4図は本発明の各実施例におけるアクティブ基板に対
応したカラーフィルタ上の着色層の配置図で、第10図
との比較からも分かるよう対角に位置した二つの着色層
で一つの画素を構成するため、干渉縞が視覚的に目立ち
にくくなっている。
応したカラーフィルタ上の着色層の配置図で、第10図
との比較からも分かるよう対角に位置した二つの着色層
で一つの画素を構成するため、干渉縞が視覚的に目立ち
にくくなっている。
発明の効果
以上述べたごとく、本発明によれば、液晶パネルを構成
するアクティブマトリクス基板の製作にあたり、点欠陥
の主原因となる駆動用の絶縁ゲート型トランジスタを電
気的に全数検査可能とするために走査線と信号線との交
差点毎に二組の絶縁ゲート型トランジスタと絵素電極を
配置し、二組の絶縁ゲート型トランジスタが閉ループを
構成するように絶縁ゲート型トランジスタのドレイン電
極が除去可能な配線祠で接続されて形成される点にあり
、さらに進歩した製作方法として絶縁ゲト型トランジス
タの電気検査後に不良の絶縁ゲート型トランジスタを除
外して絵素電極を形成している。この結果、まずアクテ
ィブマトリクス基板を液晶パネル化する前に点欠陥の発
生状況を概略推測することが可能となり、高価なカラー
フィルタを無駄に使用する損失を回避できてその工業的
な価値は計り知れないものである。また単位画素を二組
の絶縁ゲート型トランジスタと絵素電極とで構成するこ
とにより、点欠陥の緩和が促進される。更に対角に位置
した二つの着色層で一つの画素を構成できるため、干渉
縞が視覚的に目立ちにくくなっている。最も進歩した形
においては特性不良の絶縁ゲート型トランジスタで駆動
される絵素電極は表示能力を失っているので、点欠陥の
緩和はさらに促進されている。また点欠陥発生部に=2
4 おいても表示画質の色再現性は確保されている等の優れ
た効果が得られた。
するアクティブマトリクス基板の製作にあたり、点欠陥
の主原因となる駆動用の絶縁ゲート型トランジスタを電
気的に全数検査可能とするために走査線と信号線との交
差点毎に二組の絶縁ゲート型トランジスタと絵素電極を
配置し、二組の絶縁ゲート型トランジスタが閉ループを
構成するように絶縁ゲート型トランジスタのドレイン電
極が除去可能な配線祠で接続されて形成される点にあり
、さらに進歩した製作方法として絶縁ゲト型トランジス
タの電気検査後に不良の絶縁ゲート型トランジスタを除
外して絵素電極を形成している。この結果、まずアクテ
ィブマトリクス基板を液晶パネル化する前に点欠陥の発
生状況を概略推測することが可能となり、高価なカラー
フィルタを無駄に使用する損失を回避できてその工業的
な価値は計り知れないものである。また単位画素を二組
の絶縁ゲート型トランジスタと絵素電極とで構成するこ
とにより、点欠陥の緩和が促進される。更に対角に位置
した二つの着色層で一つの画素を構成できるため、干渉
縞が視覚的に目立ちにくくなっている。最も進歩した形
においては特性不良の絶縁ゲート型トランジスタで駆動
される絵素電極は表示能力を失っているので、点欠陥の
緩和はさらに促進されている。また点欠陥発生部に=2
4 おいても表示画質の色再現性は確保されている等の優れ
た効果が得られた。
第1図は本発明の第1の実施例におけるアクティブマト
リクス基板の等価回路図、第2図は同実施例における単
位絵素内のパターン配置図、第3図は本発明の第2の実
施例におけるパターン配置図、第4図は本発明の各実施
例に対応したカラーフィルタ上の着色層の配置図、第5
図は液晶パネルへの実装手段を示す斜視図、第6図は従
来のアクティブ型の液晶パネルの等価回路図、第7図は
点欠陥に対する第1の改善策における液晶パネルの等価
回路図、第8図は同カラーフィルタ上の着色層の配置図
、第9図は点欠陥に対する第2の改善策における液晶パ
ネルの等価回路図、第10図は同カラーフィルタ上の着
色層の配置図である。 160.液晶パネル、2.、、アクティブマトリクス基
板、903.カラーフィルタ、10 、、、絶縁ゲート
型トランジスタ、11 、、、走査線、12 、、、信
号線、13、、、液晶セル、14 、、、絵素電極、1
5.、、対抗電極、20 、、、接続線、21 、、、
開口部、22 、、、ソース配線、23 、、、ドレイ
ン配線、 25.28.。 接続パターン、29.、、ドレイン電極。
リクス基板の等価回路図、第2図は同実施例における単
位絵素内のパターン配置図、第3図は本発明の第2の実
施例におけるパターン配置図、第4図は本発明の各実施
例に対応したカラーフィルタ上の着色層の配置図、第5
図は液晶パネルへの実装手段を示す斜視図、第6図は従
来のアクティブ型の液晶パネルの等価回路図、第7図は
点欠陥に対する第1の改善策における液晶パネルの等価
回路図、第8図は同カラーフィルタ上の着色層の配置図
、第9図は点欠陥に対する第2の改善策における液晶パ
ネルの等価回路図、第10図は同カラーフィルタ上の着
色層の配置図である。 160.液晶パネル、2.、、アクティブマトリクス基
板、903.カラーフィルタ、10 、、、絶縁ゲート
型トランジスタ、11 、、、走査線、12 、、、信
号線、13、、、液晶セル、14 、、、絵素電極、1
5.、、対抗電極、20 、、、接続線、21 、、、
開口部、22 、、、ソース配線、23 、、、ドレイ
ン配線、 25.28.。 接続パターン、29.、、ドレイン電極。
Claims (4)
- (1)走査線(n番目)と信号線(m番目)の交点毎に
ゲート電極とソース電極とを共通にする第1と第2の二
組の駆動用絶縁ゲート型トランジスタと絵素電極とを形
成し、(n、m)番地の第1の絶縁ゲート型トランジス
タのドレイン電極または絵素電極と(n+1、m+1)
番地の第2の絶縁ゲート型トランジスタのドレイン電極
または絵素電極とを除去可能な配線材で接続し、各絶縁
ゲート型トランジスタの電気的検査を行い、検査終了後
に前記接続の解除及び特性不良の駆動用絶縁ゲート型ト
ランジスタと絵素電極との接続の解除を行うことを特徴
とするアクティブマトリクス基板の製造方法。 - (2)走査線(n番目)と信号線(m番目)の交点毎に
ゲート電極とソース電極とを共通にする第1と第2の二
組の駆動用絶縁ゲート型トランジスタを形成し、(n、
m)番地の第1の絶縁ゲート型トランジスタのドレイン
電極と(n+1、m+1)番地の第2の絶縁ゲート型ト
ランジスタのドレイン電極とを除去可能な配線材で接続
し、各絶縁ゲート型トランジスタの電気的検査を行い、
検査終了後に前記接続を解除するとともに、特性不良の
駆動用絶縁ゲート型トランジスタを除く全ての絶縁ゲー
ト型トランジスタに対応する絵素電極を形成することを
特徴とするアクティブマトリクス基板の製造方法。 - (3)絵素電極と特性不良の絶縁ゲート型トランジスタ
とが接続しないように、その絵素電極の一部を欠除して
形成することを特徴とする請求項2記載のアクティブマ
トリクス基板の製造方法。 - (4)絵素電極と特性不良の絶縁ゲート型トランジスタ
とが接続しないように特性不良の絶縁ゲート型トランジ
スタを正規の配線からレーザ照射によって分離した後、
絵素電極を形成することを特徴とする請求項2記載のア
クティブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1036827A JPH0748147B2 (ja) | 1989-02-15 | 1989-02-15 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1036827A JPH0748147B2 (ja) | 1989-02-15 | 1989-02-15 | アクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02214894A true JPH02214894A (ja) | 1990-08-27 |
JPH0748147B2 JPH0748147B2 (ja) | 1995-05-24 |
Family
ID=12480578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1036827A Expired - Fee Related JPH0748147B2 (ja) | 1989-02-15 | 1989-02-15 | アクティブマトリクス基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0748147B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004054295A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
-
1989
- 1989-02-15 JP JP1036827A patent/JPH0748147B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004054295A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
US8159430B2 (en) | 2002-07-19 | 2012-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0748147B2 (ja) | 1995-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5337173A (en) | Liquid crystal display having a redundant storage capacitor for connection to one of plural pixels | |
US5608558A (en) | Defect detection method and apparatus for active matrix substrate or active matrix liquid crystal panel and defect repairing method thereof | |
JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100338830B1 (ko) | 액티브 매트릭스 기판의 집합 기판, 및 그 제조 방법 및 그 검사 방법 | |
JPH0933874A (ja) | 液晶表示装置およびその製造方法 | |
US5473261A (en) | Inspection apparatus and method for display device | |
EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
KR20060118595A (ko) | 어레이 기판의 검사 방법 및 어레이 기판의 제조 방법 | |
US20050140865A1 (en) | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same | |
JP3272848B2 (ja) | 液晶表示素子 | |
JPH02214894A (ja) | アクティブマトリクス基板の製造方法 | |
JPH079521B2 (ja) | 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法 | |
JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
JPH02264224A (ja) | 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法 | |
JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
JP3446729B2 (ja) | 液晶画像表示装置とその検査方法及びその製造方法 | |
JPH0359534A (ja) | 液晶表示装置 | |
JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH0778673B2 (ja) | マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法 | |
JP3182024B2 (ja) | 液晶画像表示装置の検査方法 | |
JPH0750278B2 (ja) | 液晶表示装置 | |
JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
JPH0259727A (ja) | アクティブマトリックス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |