JPH01292554A - Check system for firmware sequence - Google Patents
Check system for firmware sequenceInfo
- Publication number
- JPH01292554A JPH01292554A JP63123466A JP12346688A JPH01292554A JP H01292554 A JPH01292554 A JP H01292554A JP 63123466 A JP63123466 A JP 63123466A JP 12346688 A JP12346688 A JP 12346688A JP H01292554 A JPH01292554 A JP H01292554A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- register
- contents
- firmware
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は汎用インターフェース8C8lの制御方式に関
し、特にフェーズの検出によるファームウェアシーケン
スチェック方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a control method for a general-purpose interface 8C8l, and particularly to a firmware sequence check method using phase detection.
(従来の技術)
従来、ファームウェアで制御される装置においてファー
ムウェアのシーケンスが乱れた場合には、ファームウェ
アにより処理されたデータ、の不整合によりシーケンス
の乱れを間接的に検出することができた。しかし、間接
的であるが故に検出ポイントが遅れたり、あるいは乱れ
た結果のデータの鱗析が非常に困難となるケースカ多く
、ファームウェアに関する問題を解決するのに長時間と
条内な工数とを要していた。(Prior Art) Conventionally, when a firmware sequence is disrupted in a device controlled by firmware, the disruption of the sequence can be indirectly detected due to a mismatch in data processed by the firmware. However, because it is indirect, there are many cases where the detection point is delayed or the resulting data is extremely difficult to analyze, and it takes a long time and a lot of man-hours to resolve firmware-related problems. Was.
(発明が解決しようとする課題)
上述した従来のファームウェア制御方式においては、論
理バグやハードウェア故障などによりシーケンスが乱れ
た場合、シーケンスの乱れそのものが検出されないと云
う欠点がある。すなわち、シーケンスの乱れたファーム
ウェアに、より処理されたデータの不整合や1.演算結
果の不具合などにより間接的にシーケンスの乱れが検出
されるだけである。才だ、単に演算回路の故障であるか
、あるいはファームウェアシーケンスの乱れであるかの
区別も困難であると云う欠点がある。(Problems to be Solved by the Invention) The conventional firmware control method described above has a drawback in that when the sequence is disrupted due to a logic bug, hardware failure, etc., the disruption of the sequence itself is not detected. In other words, firmware with a disordered sequence may cause inconsistencies in processed data or 1. Disturbances in the sequence are only indirectly detected due to defects in the calculation results. However, the drawback is that it is difficult to distinguish between a simple malfunction in the arithmetic circuit and a disturbance in the firmware sequence.
本発明の目的は、汎用インタフェースの5C8Iバス上
の信号を監視してフェースの遷移状態を検出し、検出結
果によりフェーズの遷移を検出した時点で、上記遷移し
たフェーズに対応するコードを保持しておき、ファーム
ウェアによりセットされるフェーズと比較することによ
り上記欠点を除去し、シーケンスの乱れの早期解決を図
ることができるように構成したファームウェアシーケン
スチェック方式を提供することlこある。An object of the present invention is to monitor signals on the 5C8I bus of a general-purpose interface to detect phase transition states, and at the time a phase transition is detected based on the detection result, to retain a code corresponding to the transitioned phase. It is an object of the present invention to provide a firmware sequence check method configured to eliminate the above-mentioned drawbacks and to quickly resolve sequence disturbances by comparing the phase difference with the phase set by the firmware.
(課題を解決するための手段)
本発明によるファームウェアシーケンスチェック方式は
フェーズ検出回路と、フェーズコードレジスタと、フェ
ーズ比較レジスタと、比較回路とを具備して構成したも
のである。(Means for Solving the Problems) A firmware sequence check method according to the present invention is configured to include a phase detection circuit, a phase code register, a phase comparison register, and a comparison circuit.
フェーズ検出回路は、5C8Iバス上の(1を監視して
フェーズの遷移状態を検出するためのものである。The phase detection circuit monitors (1) on the 5C8I bus to detect a phase transition state.
フェーズコードレジスタは、フェーズ検出回路の指示に
よりフェーズの遷移を検出した時点で、遷移したフェー
ズに対応するコードを保持するためのものである。The phase code register is used to hold a code corresponding to a transition phase when a phase transition is detected according to an instruction from the phase detection circuit.
フェーズ比較レジスタは、ファームウェアによりセット
される内容を保持するためのものである。The phase comparison register is for holding the contents set by firmware.
比較回路は、フェーズコードレジスタの内容と、フェー
ズ比較レジスタの内容とを比較するためのものである。The comparison circuit is for comparing the contents of the phase code register and the contents of the phase comparison register.
(実施例) 次に1本発明lこついて図面を参照して説明する。(Example) Next, one aspect of the present invention will be explained with reference to the drawings.
第1図は、本発明によるファームウェアシーケンスチェ
ック方式の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of a firmware sequence check method according to the present invention.
第1図において、1は5eS1バスであり。In FIG. 1, 1 is the 5eS1 bus.
対象となる装置がSC81バスlに接続されている。2
はフェーズ検出向M、3tl!フエーズコ一ドレジスタ
、4はフェーズ比較レジスタTh5は比較回路である。The target device is connected to the SC81 bus l. 2
is the phase detection direction M, 3tl! A phase code register 4 is a phase comparison register Th5 is a comparison circuit.
汎用インターフェース5C81に接続される制御装量に
おいて、8C8Iバス1上で実行されている各フェーズ
の状態は、常に検出回路2により監視されている。ここ
で、フェーズの遷移が発生すると、遷移したフェーズに
対応するフェーズのコードがフェーズコードレジスタ3
に格納される。In the control device connected to the general-purpose interface 5C81, the state of each phase being executed on the 8C8I bus 1 is constantly monitored by the detection circuit 2. Here, when a phase transition occurs, the code of the phase corresponding to the transitioned phase is stored in the phase code register 3.
is stored in
また、装量の動作を制御しているファームウェアでは、
各フェーズの処理を実行するときにフェーズに対応する
フェーズコードをフェーズ比較レジスタ4にセットし、
比較回路5に対してフェーズコードレジスタ3の内容と
フェーズ比較レジスタ4の内容との比較を指示する。比
!5!回路5での比較結果が一致を示すものであれば、
装置の動作はそのまま続行される。不一致が検出される
と、比較回路5の出力により装置の動作は中断される。In addition, the firmware that controls the loading operation,
When executing the processing of each phase, set the phase code corresponding to the phase in the phase comparison register 4,
The comparison circuit 5 is instructed to compare the contents of the phase code register 3 and the contents of the phase comparison register 4. ratio! 5! If the comparison result in circuit 5 indicates a match, then
The device continues to operate. If a mismatch is detected, the output of the comparison circuit 5 interrupts the operation of the device.
8C8Iのインターフェースにおいて、ファ一ムウエア
で実行しようとしているフェーズと実際にバス1上で実
行されようとしているフェーズとが異なるということは
1重大な障害か。In the 8C8I interface, is it a serious problem that the phase that the firmware is trying to execute is different from the phase that is actually trying to be executed on bus 1?
もしくはバグである。従って、このような場合には、そ
の後の動作はまったく保証されない。Or it's a bug. Therefore, in such a case, subsequent operations are not guaranteed at all.
このため、動作を中断して悪影響の蔓延を防止している
。For this reason, the operation is interrupted to prevent the spread of adverse effects.
(発明の効果)
以上説明したように本発明は、808 Iバス上のフェ
ーズを検出し、そのフェーズが予定されているフェーズ
であるか否かをチエツクすることにより、ファームウェ
アのシーケンスの乱れによる結果の不正や、データ破壊
などを防止し、万一問題が発生した場合であっても問題
の解決を早期に行えるという効果がある。(Effects of the Invention) As explained above, the present invention detects a phase on the 808 I bus and checks whether the phase is a scheduled phase or not. This has the effect of preventing fraud and data destruction, and even in the unlikely event that a problem occurs, it can be resolved quickly.
第1図は、本発明によるファームウェアシーケンスチェ
ック方式の一実施例を示すブロック図である。
1 、、、8 CSIババス 2・・・検出回路3・
・・フェーズコードレジスタ
4・・・フェーズ比戦レジスタ
5・・・比較回路
特許出願人 日本電気株式会社
代理人 弁理士 井 ノ ロ 壽第1図FIG. 1 is a block diagram showing one embodiment of a firmware sequence check method according to the present invention. 1,,,8 CSI bus 2...detection circuit 3.
...Phase code register 4...Phase ratio register 5...Comparison circuit patent applicant NEC Corporation representative Patent attorney Hisashi Inoro Figure 1
Claims (1)
を検出するためのフェーズ検出回路と、前記フェーズ検
出回路の指示によりフェーズの遷移を検出した時点で前
記遷移したフェーズに対応するコードを保持するための
フェーズコードレジスタと、ファームウェアによりセッ
トされる内容を保持するためのフェーズ比較レジスタと
、前記フェーズコードレジスタの内容と前記フェーズ比
較レジスタの内容とを比較するための比較回路とを具備
して構成したことを特徴とするファームウェアシーケン
スチェック方式。A phase detection circuit for detecting a phase transition state by monitoring signals on the SCSI bus, and for holding a code corresponding to the transitioned phase at the time when a phase transition is detected according to an instruction from the phase detection circuit. A phase code register, a phase comparison register for holding contents set by firmware, and a comparison circuit for comparing the contents of the phase code register and the contents of the phase comparison register. A firmware sequence check method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63123466A JPH01292554A (en) | 1988-05-20 | 1988-05-20 | Check system for firmware sequence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63123466A JPH01292554A (en) | 1988-05-20 | 1988-05-20 | Check system for firmware sequence |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01292554A true JPH01292554A (en) | 1989-11-24 |
Family
ID=14861327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63123466A Pending JPH01292554A (en) | 1988-05-20 | 1988-05-20 | Check system for firmware sequence |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01292554A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179793A (en) * | 1995-12-23 | 1997-07-11 | Nec Corp | Error notification system |
-
1988
- 1988-05-20 JP JP63123466A patent/JPH01292554A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179793A (en) * | 1995-12-23 | 1997-07-11 | Nec Corp | Error notification system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100697988B1 (en) | Apparatus and method for protecting system from excessive occurrence of interrupt | |
JPH01292554A (en) | Check system for firmware sequence | |
US11467865B2 (en) | Vehicle control device | |
JPH06324721A (en) | Method for detecting falling-off of connection unit | |
JPH0540668A (en) | Program runaway preventing system | |
JP2009053752A (en) | Watchdogging method and anomaly detection circuit | |
JPH01140350A (en) | Circuit for detecting runway of program in microcomputer | |
JPH0251742A (en) | Preventing system for program runaway | |
JPS61224056A (en) | Processing system for detecting trouble of channel | |
JPS6158054A (en) | Run away detection of program | |
JPS62147538A (en) | Reset system for watchdog timer for device using microcomputer | |
JPS59148961A (en) | Monitoring system of operation of processor | |
JP3169879B2 (en) | Microprocessor runaway detection method | |
JPS63280345A (en) | Detection of program abnormality | |
JPS6389942A (en) | Detection circuit for trouble in microcomputer | |
JPH01310422A (en) | Resetting circuit for microcomputer | |
JPH06242973A (en) | Method for informing vm of virtual computer system of vp machine check | |
JPS61211746A (en) | Program executing control system | |
JPS63313245A (en) | Method for detecting runaway of microcomputer | |
JPH0293738A (en) | Interruption processing system | |
JPH02297629A (en) | Microcomputer | |
JPS5975348A (en) | Method and device for detecting abnormality of computer | |
JPH03266110A (en) | Resetting device for computer | |
JPS60243751A (en) | Supervisory circuit of incorrect interruption in computer | |
JPH0328938A (en) | Microcomputer device |