JPH01273417A - レベルシフト装置 - Google Patents
レベルシフト装置Info
- Publication number
- JPH01273417A JPH01273417A JP63102997A JP10299788A JPH01273417A JP H01273417 A JPH01273417 A JP H01273417A JP 63102997 A JP63102997 A JP 63102997A JP 10299788 A JP10299788 A JP 10299788A JP H01273417 A JPH01273417 A JP H01273417A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive signal
- level
- control
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧波形信号の電圧レベルを変換するレベルシ
フト装置に関する。
フト装置に関する。
電子回路システムにおいて電源として2種類以上の電圧
レベルを用いる場合があり、その場合には第1の電圧レ
ベルの電源で動作する回路部と第2の電圧レベルの電源
で動作する回路部との間にインターフェースとして電圧
波形信号の電圧レベルを変換するレベルシフト装置が必
要な事が多い。
レベルを用いる場合があり、その場合には第1の電圧レ
ベルの電源で動作する回路部と第2の電圧レベルの電源
で動作する回路部との間にインターフェースとして電圧
波形信号の電圧レベルを変換するレベルシフト装置が必
要な事が多い。
例えば、発振信号を出力する発振回路は高周波数で動作
するので動作消費電流を小さくするために低い電圧レベ
ルの電源で動作させ、前記発振回路からの発振信号に基
づき動作する見損回路以外の回路部は高い電圧レベルの
電源で動作させる場合があり、この場合には前記発振回
路からの発振信号ノミ圧しベルをレベルアップして見損
回路以外の回路部へ供給しなければならず前記発振信号
の電圧レベルを低い電圧レベルから高い電圧レベルにレ
ベルアップ変換するレベルシフト装置が必要である。
するので動作消費電流を小さくするために低い電圧レベ
ルの電源で動作させ、前記発振回路からの発振信号に基
づき動作する見損回路以外の回路部は高い電圧レベルの
電源で動作させる場合があり、この場合には前記発振回
路からの発振信号ノミ圧しベルをレベルアップして見損
回路以外の回路部へ供給しなければならず前記発振信号
の電圧レベルを低い電圧レベルから高い電圧レベルにレ
ベルアップ変換するレベルシフト装置が必要である。
第4図は、従来の技術に基づ(レベルソフト装置の回路
図である。以下、第4図を参照しながら従来のレベルシ
フト装置を説明する。
図である。以下、第4図を参照しながら従来のレベルシ
フト装置を説明する。
従来のレベルシフト装置は、電圧レベルの変換動作を実
際に行いレベル変換信号P。寸!2を出力するレベル変
換回路2とレベルシフト装置への入力信号P!wに基づ
き前記レベル変換回路2を駆動するための駆動用信号と
して周波数が等しく互いに位相が反転している駆動信号
と反転駆動信号を供給する駆動信号供給回路4とにより
構成される。
際に行いレベル変換信号P。寸!2を出力するレベル変
換回路2とレベルシフト装置への入力信号P!wに基づ
き前記レベル変換回路2を駆動するための駆動用信号と
して周波数が等しく互いに位相が反転している駆動信号
と反転駆動信号を供給する駆動信号供給回路4とにより
構成される。
駆動信号供給回路4は、さらにインバータ41(以後I
NVと略記する)とINV42より構成される。INV
41の入力端子には前記入力信号P I N が入力
され、出力端子より前記レベル変換回路2に供給する一
方の駆動用信号である反転駆動信号P4tを出力する。
NVと略記する)とINV42より構成される。INV
41の入力端子には前記入力信号P I N が入力
され、出力端子より前記レベル変換回路2に供給する一
方の駆動用信号である反転駆動信号P4tを出力する。
INV42の入力端子は前記INV41の出力端子に接
続されているので前記反転駆動信号P41が入力され、
出力端子より前記レベル変換回路2に供給するもう一方
の駆動用信号である駆動信号P4□を出力する。また、
駆動信号供給回路4は電圧変換される前の電源(VDD
とVSSl)で動作しており、当然2つの駆動用信号も
電圧変換前のレベル信号である。
続されているので前記反転駆動信号P41が入力され、
出力端子より前記レベル変換回路2に供給するもう一方
の駆動用信号である駆動信号P4□を出力する。また、
駆動信号供給回路4は電圧変換される前の電源(VDD
とVSSl)で動作しており、当然2つの駆動用信号も
電圧変換前のレベル信号である。
レベル変換回路2は、さらに、第1のトランジスタであ
るPchMO3)ランジスタ21(以下PMO8−Tr
と略記する)と第2のトランジスタであるNChMoS
トランジスタ22(以下NMO8−Trと略記する)
と第3のトランジスタである2MO8−Tr23と第4
のトランジスタであるNMO8@Tr24とにより構成
される。
るPchMO3)ランジスタ21(以下PMO8−Tr
と略記する)と第2のトランジスタであるNChMoS
トランジスタ22(以下NMO8−Trと略記する)
と第3のトランジスタである2MO8−Tr23と第4
のトランジスタであるNMO8@Tr24とにより構成
される。
2MO8−Tr2・1のソース入力端子およびバルク入
力端子は電源端子VDDに接続され、また8MO8−T
r22のソース入力端子およびバルク入力端子は電源端
子VSS2に接続され、また2MO8−Tr21と8M
O8・Tr22とのドレイン出力端子どうしが接続され
る事により2MO8−Tr21とNMO8lITr22
とは変換電圧の電源であるVDDとVSS2との間に直
列接続されているとともに、2MO8−Tr21と8M
O8−Tr22とのドレイン出力端子どうしの接続端が
8MO8・Tr24のゲート入力端子に接続される事に
よりNMO8@Tr24の制御入力端であるゲート入力
端子は帰還接続されている。2MO8−Tr23のソー
ス入力端子およびバルク入力端子は電源電圧VDDに接
続され、またNMo5−Tr24のソース入力端子およ
びバルク入力端子電源端子VSS2に接続され、また2
MO8・Tr23とNMO811Tr24とのドレイン
出力端子どうしが接続される事によりPMO8@Tr2
3と8MO8−Tr24とは変換電圧の電源であるVD
Dとvss2との間に直列接続されているとともに、2
MO8−Tr23と8MO8・Tr24とのドレイン出
力端子どうしの接続端が8MO8−Tr22のゲート入
力端子に接続される事により8MO8−Tr22の制御
入力端であるゲート入力端子は帰還接続されている。P
MO8@Tr21のゲート入力端子には前記駆動信号供
給回路4からの駆動信号P42が入力され、PMO8@
Tr26のゲート入力端子には前記駆動信号供給回路4
からの反転駆動信号I’41が入力される。駆動信号P
42と反転駆動信号P41との駆動用信号に基づき、2
MO8−Tr23とNMO8・Tr24とのドレイン出
力端子どうしの接続端より電圧レベルが変換されたレベ
ル変換信号P。0□を出力する。
力端子は電源端子VDDに接続され、また8MO8−T
r22のソース入力端子およびバルク入力端子は電源端
子VSS2に接続され、また2MO8−Tr21と8M
O8・Tr22とのドレイン出力端子どうしが接続され
る事により2MO8−Tr21とNMO8lITr22
とは変換電圧の電源であるVDDとVSS2との間に直
列接続されているとともに、2MO8−Tr21と8M
O8−Tr22とのドレイン出力端子どうしの接続端が
8MO8・Tr24のゲート入力端子に接続される事に
よりNMO8@Tr24の制御入力端であるゲート入力
端子は帰還接続されている。2MO8−Tr23のソー
ス入力端子およびバルク入力端子は電源電圧VDDに接
続され、またNMo5−Tr24のソース入力端子およ
びバルク入力端子電源端子VSS2に接続され、また2
MO8・Tr23とNMO811Tr24とのドレイン
出力端子どうしが接続される事によりPMO8@Tr2
3と8MO8−Tr24とは変換電圧の電源であるVD
Dとvss2との間に直列接続されているとともに、2
MO8−Tr23と8MO8・Tr24とのドレイン出
力端子どうしの接続端が8MO8−Tr22のゲート入
力端子に接続される事により8MO8−Tr22の制御
入力端であるゲート入力端子は帰還接続されている。P
MO8@Tr21のゲート入力端子には前記駆動信号供
給回路4からの駆動信号P42が入力され、PMO8@
Tr26のゲート入力端子には前記駆動信号供給回路4
からの反転駆動信号I’41が入力される。駆動信号P
42と反転駆動信号P41との駆動用信号に基づき、2
MO8−Tr23とNMO8・Tr24とのドレイン出
力端子どうしの接続端より電圧レベルが変換されたレベ
ル変換信号P。0□を出力する。
次に上記構成を有する第4図に示した従来のレベルシフ
ト装置の動作を第5図の電圧波形図を参照しながら説明
する。レベルシフト装置への入力信号pinはDUTY
50%の矩形波とする。また第4図に示したレベルシフ
ト装置では駆動信号供給回路4とレベル変換回路2の電
源端子VDDのvSS側の電圧レベルを駆動信号供給回
路4のベル変換回路2のVSS2のレベル(以下れる事
によりレベルシフトされる。第5図の電圧波形図ではV
DDとVSSlとの電源間の電位差よりVDDとV S
S 2.との電源間の電位差の方が大きい場合、すな
わち昇圧動作としてのレベルシフトについて説明する。
ト装置の動作を第5図の電圧波形図を参照しながら説明
する。レベルシフト装置への入力信号pinはDUTY
50%の矩形波とする。また第4図に示したレベルシフ
ト装置では駆動信号供給回路4とレベル変換回路2の電
源端子VDDのvSS側の電圧レベルを駆動信号供給回
路4のベル変換回路2のVSS2のレベル(以下れる事
によりレベルシフトされる。第5図の電圧波形図ではV
DDとVSSlとの電源間の電位差よりVDDとV S
S 2.との電源間の電位差の方が大きい場合、すな
わち昇圧動作としてのレベルシフトについて説明する。
まずtlのタイミングまでを説明する。入力付反転信号
である前記反転駆動信号P41はVDDレルの駆動信号
patによりON状態であり、前記号P41によりOF
F状態である。そしてP、MO8@Tr21がON状態
なので2MO8−Tr21のドレイン出力端子からの入
力端子に帰還される事によりNMO8−Trのレベル変
換信号P。。2が前記NMO811Tr22のゲート入
力端子に帰還されている事によりNMO8@Tr22は
OFF状態となっている。
である前記反転駆動信号P41はVDDレルの駆動信号
patによりON状態であり、前記号P41によりOF
F状態である。そしてP、MO8@Tr21がON状態
なので2MO8−Tr21のドレイン出力端子からの入
力端子に帰還される事によりNMO8−Trのレベル変
換信号P。。2が前記NMO811Tr22のゲート入
力端子に帰還されている事によりNMO8@Tr22は
OFF状態となっている。
次に過渡状態であるt、のタイミングを説明すベルに立
ち上がるので、入力信号P□の反転信号によりOFF状
態からON状態に切り換わりPMO8@Tr23のドレ
イン出力端子からのレレベルに移行する。従って前記レ
ベル変換信号P oaqtが前記NMO8−Tr22の
ゲート入力端子に帰還されているのでNMO8IITr
22はOFF状態からON状態に切り換わって行(。そ
してNMO8−Tr22がOFF状態からON状態にな
るに従いNMO8,・Tr22のドレイン出力端子から
帰還接続されたNMO8@Tr24のVSS2L/ベル
となりNMO8−Tr24はON状態からOFF状態と
なり、前記レベル変換信号ON状態からOFF状態に切
り換わる。そして以上の説明で明らかの如<1.のタイ
ミングでPMO8@Tr21とNMO8−Tr24がO
N状態からOFF状態に、まt、::、2MO8−Tr
26とNMO8−Tr22がOFF状態からON状態に
切り換わる。
ち上がるので、入力信号P□の反転信号によりOFF状
態からON状態に切り換わりPMO8@Tr23のドレ
イン出力端子からのレレベルに移行する。従って前記レ
ベル変換信号P oaqtが前記NMO8−Tr22の
ゲート入力端子に帰還されているのでNMO8IITr
22はOFF状態からON状態に切り換わって行(。そ
してNMO8−Tr22がOFF状態からON状態にな
るに従いNMO8,・Tr22のドレイン出力端子から
帰還接続されたNMO8@Tr24のVSS2L/ベル
となりNMO8−Tr24はON状態からOFF状態と
なり、前記レベル変換信号ON状態からOFF状態に切
り換わる。そして以上の説明で明らかの如<1.のタイ
ミングでPMO8@Tr21とNMO8−Tr24がO
N状態からOFF状態に、まt、::、2MO8−Tr
26とNMO8−Tr22がOFF状態からON状態に
切り換わる。
次にt、のタイミングからt2のタイミングまでの間を
説明する。前述の過渡状態であるt、のタイミングを経
て前記レベル変換信号P。tl?fiが光駆動信号P4
1によりON状態であり、前記P42によりOFF状態
である。そしてPMO8@Tr23がON状態なので PMO8IITr26のドレイン出力端子からのNMO
8@Tr22のゲート入力端子に帰還されろ事により8
MO8−Tr22はON状態である。
説明する。前述の過渡状態であるt、のタイミングを経
て前記レベル変換信号P。tl?fiが光駆動信号P4
1によりON状態であり、前記P42によりOFF状態
である。そしてPMO8@Tr23がON状態なので PMO8IITr26のドレイン出力端子からのNMO
8@Tr22のゲート入力端子に帰還されろ事により8
MO8−Tr22はON状態である。
そして8MO8・Tr22がON状態なので8MO8−
Tr22のドレイン出力端子からの刃端子に帰遷される
事により8MO8−Tr24はOFF状態となっている
。
Tr22のドレイン出力端子からの刃端子に帰遷される
事により8MO8−Tr24はOFF状態となっている
。
次に過渡状態であるt2のタイミングを説明すベルに立
ち下がるので、前記反転駆動信号P4−まベルに立ち下
がる。すると前記PMO8−Trがる駆動信号P42に
よりOFF状態からON状態に切り換わり2MO8−T
r21のドレイン出力端子から前記NMO8・Tr24
のゲート入力端らVDDレベルに移行するに従いNMO
8@Tr24はOFF状態からON状態に切り換って行
く。
ち下がるので、前記反転駆動信号P4−まベルに立ち下
がる。すると前記PMO8−Trがる駆動信号P42に
よりOFF状態からON状態に切り換わり2MO8−T
r21のドレイン出力端子から前記NMO8・Tr24
のゲート入力端らVDDレベルに移行するに従いNMO
8@Tr24はOFF状態からON状態に切り換って行
く。
そして8MO8−Tr24のドレイン出力端子かP o
aT2が前記NMO8@Tr22のゲート入力端子に帰
還されているのでMOS・Tr22はON状態からOF
F状態に切り換っていく。そしてMO8φTr22のド
レイン出力端子から帰還接続された8MO8−Tr24
のゲート入力端子の状態からON状態となり、前記レベ
ル変換信号前記PMO8−Tr26は立ち上がる反転駆
動信号P41によりON状態からOFF状態に切り換わ
る。そして以上の説明で明らかの如<11のタイミング
で、2MO8−Tr21と8MO8−T「24がOFF
状態からON状態に、また2MO8・Tr23と8MO
8・Tr22がON状態からOFF状態に切り換わる。
aT2が前記NMO8@Tr22のゲート入力端子に帰
還されているのでMOS・Tr22はON状態からOF
F状態に切り換っていく。そしてMO8φTr22のド
レイン出力端子から帰還接続された8MO8−Tr24
のゲート入力端子の状態からON状態となり、前記レベ
ル変換信号前記PMO8−Tr26は立ち上がる反転駆
動信号P41によりON状態からOFF状態に切り換わ
る。そして以上の説明で明らかの如<11のタイミング
で、2MO8−Tr21と8MO8−T「24がOFF
状態からON状態に、また2MO8・Tr23と8MO
8・Tr22がON状態からOFF状態に切り換わる。
次にt2のタイミングからt、のタイミングまでの間を
説明する。前述の過渡状態であるt2のタイミングを経
て前記レベル変換信号P。。、2が完タイミングからt
、のタイミングまでの間の動作は前述のtlのタイミン
グまでの間の動作と同じであり、以後この動作が繰返さ
れることにより、VSSルベルの入力信号P、、カV
S S 2レベルのレベル変換信号P。、J?2にレベ
ルシフトされる。
説明する。前述の過渡状態であるt2のタイミングを経
て前記レベル変換信号P。。、2が完タイミングからt
、のタイミングまでの間の動作は前述のtlのタイミン
グまでの間の動作と同じであり、以後この動作が繰返さ
れることにより、VSSルベルの入力信号P、、カV
S S 2レベルのレベル変換信号P。、J?2にレベ
ルシフトされる。
上記のごと〈従来のレベル7フト装置では安定性のある
確実なレベル変換動作をするが、レベル変換動作をする
時の消費電流は考慮されておらず従来のレベルシフト装
置は消費電流が大きいために低消費電流が要求される電
子回路システムでは使う事ができず問題であった。
確実なレベル変換動作をするが、レベル変換動作をする
時の消費電流は考慮されておらず従来のレベルシフト装
置は消費電流が大きいために低消費電流が要求される電
子回路システムでは使う事ができず問題であった。
従来のレベルシフト装置がレベル変換動作時に消費電流
が太き(なる原因を第4図および第5図を参照しながら
説明する。従来のレベルシフト装置の動作説明にて述べ
た如(、入力信号PINがVSSルベルからVDDレベ
ルに立ち上がるt、のタイミングにおいて2MO8−T
r23と8MO8−Tr24はON−OFF状態が入れ
換わり、また2MO8−Tr21とNMO8IITr2
2もON−OFF状態が入れ換わる。すると、ソノ事に
よりPMO8@Tr26と 8MO8−Tr24とが変換電圧の電源間に直列接続さ
れることによって形成される一対のトランジスタ付に過
渡的に貫通電流が流れ、また2MO8−Tr21と8M
O8・Tr22とが変換電圧の電源間に直列接続される
ことによって形成される一対のトランジスタ対にも過渡
的に貫通ングにおいても同様の貫通電流が流れる。すな
わち入力信号P0の立ち上がり及び立ち下がりの両タイ
ミングにおいて上記の2組のトランジスタ対の両方に貫
通電流が流れる事が、従来のレベルシフト装置がレベル
変換動作時に消費電流が大きくなる原因である。
が太き(なる原因を第4図および第5図を参照しながら
説明する。従来のレベルシフト装置の動作説明にて述べ
た如(、入力信号PINがVSSルベルからVDDレベ
ルに立ち上がるt、のタイミングにおいて2MO8−T
r23と8MO8−Tr24はON−OFF状態が入れ
換わり、また2MO8−Tr21とNMO8IITr2
2もON−OFF状態が入れ換わる。すると、ソノ事に
よりPMO8@Tr26と 8MO8−Tr24とが変換電圧の電源間に直列接続さ
れることによって形成される一対のトランジスタ付に過
渡的に貫通電流が流れ、また2MO8−Tr21と8M
O8・Tr22とが変換電圧の電源間に直列接続される
ことによって形成される一対のトランジスタ対にも過渡
的に貫通ングにおいても同様の貫通電流が流れる。すな
わち入力信号P0の立ち上がり及び立ち下がりの両タイ
ミングにおいて上記の2組のトランジスタ対の両方に貫
通電流が流れる事が、従来のレベルシフト装置がレベル
変換動作時に消費電流が大きくなる原因である。
本発明の目的は上記の問題点を解消させ、レベル変換動
作時の貫通電流を低減した低消費電流のレベルシフト装
置を提供することである。
作時の貫通電流を低減した低消費電流のレベルシフト装
置を提供することである。
上記目的を達成するために、本発明は以下の構成を有す
る。第1のトランジスタと第2のトランジスタとが変換
電圧の電源間直列接続された一対のトランジスタ対と、
第3のトランジスタと第4のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対との2
組のトランジスタ対より成り、かつ前記第1のトランジ
スタと前記第2のトランジスタとの接続端が前記第4の
トランジスタの制御入力端に帰還接続され、前記第3の
トランジスタと前記第4のトランジスタとの接続端が前
記第2のトランジスタの制御入力端に帰還接続されると
ともに、前記第1のトランジスタと前記第2のトランジ
スタとの接続端あるいは前記第3のトランジスタと前記
第4のトランジスタとの接続端の少な(とも一方の接続
端より電圧変換されたレベル変換信号を取り出すレベル
変換回路と、該レベル変換回路の第1のトランジスタを
ON−OFF制御するための駆動信号と前記レベル変換
回路の第3のトランジスタをON−OFF制御するため
の反転駆動信号を供給する駆動信号供給回路とを備えた
レベルシフト装置において、前記駆動信号供給回路から
前記レベル変換回路へ供給される前記駆動信号と前記反
転駆動信号とは、位相が反転している周波数が同じ信号
であるとともに、前記駆動信号が前記第1のトランジス
タに対するON制御の電圧レベルからOFF制御の電圧
レベルに切り換わるタイミングから一定の遅延時間を置
いたのち前記反転駆動信号が前記第3のトランジスタに
対するOFF制御の電圧レベルからON制御の電圧レベ
ルへの切り換わりタイミングとし、前記反転駆動信号が
前記第3のトランジスタに対するON制御の電圧レベル
からOFF制御の電圧レベルに切り換わるタイミングか
ら一定の遅延時間を置いたのち前記駆動信号が前記第1
のトランジスタに対するOFF制御の電圧レベルからO
N制御の電圧レベルへの切り換わりタイミングとする事
を特徴とする。
る。第1のトランジスタと第2のトランジスタとが変換
電圧の電源間直列接続された一対のトランジスタ対と、
第3のトランジスタと第4のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対との2
組のトランジスタ対より成り、かつ前記第1のトランジ
スタと前記第2のトランジスタとの接続端が前記第4の
トランジスタの制御入力端に帰還接続され、前記第3の
トランジスタと前記第4のトランジスタとの接続端が前
記第2のトランジスタの制御入力端に帰還接続されると
ともに、前記第1のトランジスタと前記第2のトランジ
スタとの接続端あるいは前記第3のトランジスタと前記
第4のトランジスタとの接続端の少な(とも一方の接続
端より電圧変換されたレベル変換信号を取り出すレベル
変換回路と、該レベル変換回路の第1のトランジスタを
ON−OFF制御するための駆動信号と前記レベル変換
回路の第3のトランジスタをON−OFF制御するため
の反転駆動信号を供給する駆動信号供給回路とを備えた
レベルシフト装置において、前記駆動信号供給回路から
前記レベル変換回路へ供給される前記駆動信号と前記反
転駆動信号とは、位相が反転している周波数が同じ信号
であるとともに、前記駆動信号が前記第1のトランジス
タに対するON制御の電圧レベルからOFF制御の電圧
レベルに切り換わるタイミングから一定の遅延時間を置
いたのち前記反転駆動信号が前記第3のトランジスタに
対するOFF制御の電圧レベルからON制御の電圧レベ
ルへの切り換わりタイミングとし、前記反転駆動信号が
前記第3のトランジスタに対するON制御の電圧レベル
からOFF制御の電圧レベルに切り換わるタイミングか
ら一定の遅延時間を置いたのち前記駆動信号が前記第1
のトランジスタに対するOFF制御の電圧レベルからO
N制御の電圧レベルへの切り換わりタイミングとする事
を特徴とする。
以下図面により本発明の詳細な説明する。
第1図は本発明のレベルシフト装置の一実施例であり、
第4図と同一要素には同一番号を付し説明を省略する。
第4図と同一要素には同一番号を付し説明を省略する。
以下、第1図に於いて第4図と異なる部分について説明
する。
する。
本発明のレベルシフト装置は、電圧レベルの変換動作を
実際に行いレベル変換信号P。02%を出力するレベル
変換回路2とレベルシフト装置への入力信号PfNに基
づき前記レベル変換回路2を駆動するための駆動用信号
(駆動信号と反転駆動信号)として互いに位相が反転し
ている周波数が同じ信号であるとともに、互いの信号レ
ベルの切り換わりタイミングに一定の遅延時間が設けら
れた信号を供給する駆動信号供給回路1とにより構成さ
れる。
実際に行いレベル変換信号P。02%を出力するレベル
変換回路2とレベルシフト装置への入力信号PfNに基
づき前記レベル変換回路2を駆動するための駆動用信号
(駆動信号と反転駆動信号)として互いに位相が反転し
ている周波数が同じ信号であるとともに、互いの信号レ
ベルの切り換わりタイミングに一定の遅延時間が設けら
れた信号を供給する駆動信号供給回路1とにより構成さ
れる。
駆動信号供給回路1は、さらにINVll、INV12
、INv16と2人カッアゲート14(以下NORと略
記する)と2人力ナンドゲート15(以下NANDと略
記する)により構成される。
、INv16と2人カッアゲート14(以下NORと略
記する)と2人力ナンドゲート15(以下NANDと略
記する)により構成される。
NOR14の一方の入力端子には前記入力信号P、Nが
入力され、もう一方の入力端子はINV131の出力端
子に接続されている。そしてNOR14を構成するトラ
ンジスタでINV13からの入力信号を受けるpchM
O8)ランジスタの相互゛コンダクタンスGmは通常よ
りも小さ(設定されており、INV13からの帰還接続
の信号系を相互コンダクタンスGmを操作する事で結果
的に後述する駆動信号P12に一定の遅延時間が生じる
。
入力され、もう一方の入力端子はINV131の出力端
子に接続されている。そしてNOR14を構成するトラ
ンジスタでINV13からの入力信号を受けるpchM
O8)ランジスタの相互゛コンダクタンスGmは通常よ
りも小さ(設定されており、INV13からの帰還接続
の信号系を相互コンダクタンスGmを操作する事で結果
的に後述する駆動信号P12に一定の遅延時間が生じる
。
−NAND15の一方の入力端子には前記入力信号PI
Nが入力され、もう一方の入力端子はINV12の出力
端子に接続されている。そしてNAND15を構成する
トランジスタでINV12からの入力信号を受けるNC
hMOSトランジスタの相互コンダクタンスGmは通常
よりも小さく設定されており、INV12からの帰還接
続の信号系を相互コンダクタンスGmを操作する事で結
果的に後述する反転駆動信号Pltに一定の遅延時間が
生じる。
Nが入力され、もう一方の入力端子はINV12の出力
端子に接続されている。そしてNAND15を構成する
トランジスタでINV12からの入力信号を受けるNC
hMOSトランジスタの相互コンダクタンスGmは通常
よりも小さく設定されており、INV12からの帰還接
続の信号系を相互コンダクタンスGmを操作する事で結
果的に後述する反転駆動信号Pltに一定の遅延時間が
生じる。
INV12の入力端子はNOR14の出力端子に接続さ
れ、出力端子より前記レベル変換回路2に供給する一方
の駆動用信号である駆動信号P12を出力する。
れ、出力端子より前記レベル変換回路2に供給する一方
の駆動用信号である駆動信号P12を出力する。
INV13の入力端子はNAND15の出力端子に接続
されている。
されている。
INVllの入力端子はINV13の出力端子に接続さ
れ、出力端子より前記レベル変換回路2に供給するもう
一方の駆動用信号である反転駆動信号pHを出力する。
れ、出力端子より前記レベル変換回路2に供給するもう
一方の駆動用信号である反転駆動信号pHを出力する。
次に上記構成を有する本発明のレベルシフト装置の動作
を第2図の波形図により説明する。第2図(イ)は入力
信号P INs第2図(ロ)は駆動信号P+tの電圧波
形であると共に2MO8−Tr21のスイッチング波形
を示し、第2図(ハ)は反転駆動信号pHの電圧波形で
あると共KPMO8・Tr23のスイッチング波形を示
す。又第2図に)はNMO8拳Tr24のスイッチング
波形、第2図(ホ)はレベル変換信号P。II+?1の
電圧波形であると共にNMo8IITr24のスイッチ
ング波形を示す。第2図(イ)及び第2図(ロ)に示す
本発明の駆動信号P、2と反転駆動信号pHとが第5図
に示す従来の駆動信号P4.と反転駆動信号P41に対
して異る部分は、入力信号P、Nの立ち上がりに同期し
て駆動信号P8.が立ち上がる時点t、からNAND1
5の相互コンダクタンスGmによる遅延時間Δを後の時
点t6に於いて反転駆動信号pHが豆ち下がり、又入力
信号Prsの立ち下りに同期して反転駆動信号pHが立
ち上がる11時点からNOR14の相互コンダクタンス
Gmによる遅延時間Δを後の時点t、に於いて駆動信号
P12が立ち下り、以後この動作が入力信号PINに同
期して繰返される。
を第2図の波形図により説明する。第2図(イ)は入力
信号P INs第2図(ロ)は駆動信号P+tの電圧波
形であると共に2MO8−Tr21のスイッチング波形
を示し、第2図(ハ)は反転駆動信号pHの電圧波形で
あると共KPMO8・Tr23のスイッチング波形を示
す。又第2図に)はNMO8拳Tr24のスイッチング
波形、第2図(ホ)はレベル変換信号P。II+?1の
電圧波形であると共にNMo8IITr24のスイッチ
ング波形を示す。第2図(イ)及び第2図(ロ)に示す
本発明の駆動信号P、2と反転駆動信号pHとが第5図
に示す従来の駆動信号P4.と反転駆動信号P41に対
して異る部分は、入力信号P、Nの立ち上がりに同期し
て駆動信号P8.が立ち上がる時点t、からNAND1
5の相互コンダクタンスGmによる遅延時間Δを後の時
点t6に於いて反転駆動信号pHが豆ち下がり、又入力
信号Prsの立ち下りに同期して反転駆動信号pHが立
ち上がる11時点からNOR14の相互コンダクタンス
Gmによる遅延時間Δを後の時点t、に於いて駆動信号
P12が立ち下り、以後この動作が入力信号PINに同
期して繰返される。
以上が駆動信号供給回路1の動作であり、次にレベル変
換回路2の動作を説明する。レベル変換回路2の基本的
なレベル変換動作は第4図及び第5図にて説明したもの
と同様であり、駆動信号P+zと反転駆動信号P1.と
の位相差Δtに基づ(動作について説明する。
換回路2の動作を説明する。レベル変換回路2の基本的
なレベル変換動作は第4図及び第5図にて説明したもの
と同様であり、駆動信号P+zと反転駆動信号P1.と
の位相差Δtに基づ(動作について説明する。
第2図(ロ)に示すとと(、t、のタイミングにて駆動
信号PI2が立ち上がる事により 2MO8−Tr21がON状態からOFF状態になった
後に第2図(ハ)に示すとと<jaのタイミングにて反
転駆動信号pHが豆ち下がり 2MO8−Tr26がOFF状態からON状態となる事
により第2図(ホ)に示すごとくNMo8IITr22
がOFF状態からON状態になるので、入力信号PXN
の立ち上がりタイミングに際して2MO8−Tr21と
NMo5IITr22とが第2図(ロ)及び第2図(ホ
)に示すごと(、同時にON状聾とならないので、この
トランジスタ対には貫通電流が流れない。一方PMO8
−Tr26と8MO8−Tr24とが変換電圧)u 温
間に直列接続されることによって形成されるもう一対の
トランジスタ対について考えると、t、のタイミングに
てPMO8IITr21がON状態からOFF状態にな
るが第2図に)に示すごと(8MO8−Tr24のゲー
ト入力端子の電圧レベルは8MO8−Tr24自身のゲ
ート容量によってVDDレベルを維持しているので8M
O8−Tr24はON状態であり、そこへ第2図(ハ)
に示すごと<toのタイミングにて反転駆動信号pHが
立ち下がる事によりPMO8IITr23がOFF状態
からON状態となるので入力信号P1,1の立ち上がり
タイミングに際してt6のタイミングに2MO8−Tr
23とNMO8@Tr24から成るトランジスタ対は第
2図(ハ)及び第2図(に)に示すごとく同時にON状
態となり、過渡的に貫通電流が流れる。
信号PI2が立ち上がる事により 2MO8−Tr21がON状態からOFF状態になった
後に第2図(ハ)に示すとと<jaのタイミングにて反
転駆動信号pHが豆ち下がり 2MO8−Tr26がOFF状態からON状態となる事
により第2図(ホ)に示すごとくNMo8IITr22
がOFF状態からON状態になるので、入力信号PXN
の立ち上がりタイミングに際して2MO8−Tr21と
NMo5IITr22とが第2図(ロ)及び第2図(ホ
)に示すごと(、同時にON状聾とならないので、この
トランジスタ対には貫通電流が流れない。一方PMO8
−Tr26と8MO8−Tr24とが変換電圧)u 温
間に直列接続されることによって形成されるもう一対の
トランジスタ対について考えると、t、のタイミングに
てPMO8IITr21がON状態からOFF状態にな
るが第2図に)に示すごと(8MO8−Tr24のゲー
ト入力端子の電圧レベルは8MO8−Tr24自身のゲ
ート容量によってVDDレベルを維持しているので8M
O8−Tr24はON状態であり、そこへ第2図(ハ)
に示すごと<toのタイミングにて反転駆動信号pHが
立ち下がる事によりPMO8IITr23がOFF状態
からON状態となるので入力信号P1,1の立ち上がり
タイミングに際してt6のタイミングに2MO8−Tr
23とNMO8@Tr24から成るトランジスタ対は第
2図(ハ)及び第2図(に)に示すごとく同時にON状
態となり、過渡的に貫通電流が流れる。
同様にして入力信号puHの立ち下がりタイミングt、
に際して2MO8−T r 26と8MO8−Tr24
とが変換電圧の電源間に直列接続されることによって形
成される一対のトランジスタ対には貫通電流が流れず、
一方 PMO3−Tr2iとNMo8IITr22とが変換電
圧の電源間に直列接続されることによって形成されるも
う一対のトランジスタ対にはt、のタイミングに過渡的
に貫通電流が流れる。
に際して2MO8−T r 26と8MO8−Tr24
とが変換電圧の電源間に直列接続されることによって形
成される一対のトランジスタ対には貫通電流が流れず、
一方 PMO3−Tr2iとNMo8IITr22とが変換電
圧の電源間に直列接続されることによって形成されるも
う一対のトランジスタ対にはt、のタイミングに過渡的
に貫通電流が流れる。
以降は同じ動作が繰り返されレベル変換回路2を構成す
る2組のトランジスタ対のうち、入力信号PINの立ち
上がりタイミングに際して過渡的な貫通電流が流れるの
はPMO8−Tr23とNMO8@Tr24から成るト
ランジスタ対のみであり、また入力信号PINの立ち下
がりタイミングに際して過渡的な貫通電流が流れるのは
PMO8−Tr21とNMO8IITr22から成るト
ランジスタ対のみである。すなわち第1図に示すレベル
変換回路2を構成する2iのトランジスタ対は、それぞ
れ1回おきにしか貫通電流が流れないので従来の構成に
対し、貫通電流を半減させることが出来る。第3図は本
発明に於けるレベル変換回路の他の実施例を示すもので
あり、第1図と同一要素には同一番号を付しである。す
なわちレベル変換回路3の構成は、第1図に示すレベル
変換回路2のPMO8−Tr21と NMO8@Tr22とによって構成されるトランジスタ
対に対して8MO8・Tr35を直列接続すると共にP
MO8−Tr21と 8MO8−Tr35をインバータ構成とし、又PMO8
IITr23とNMO8IITr24とによって構成さ
れたトランジスタ対に対して8MO8−Tr36を直列
接続すると共に2MO811Tr23とNMO8@Tr
36をインバータ構成としたものである。上記構成によ
れば、インバータ構成を有するPMO8+ITr21と
8MO8−Tr65とが相補的にスイッチング動作を行
うため、PMO8−Tr21と 8MO8・Tr22とが同時にON状態になることによ
って生ずる貫通電流を8MO8−Tr35によって阻止
することが可能となり、第1図のレベル変換回路2より
も更に低消費電流となる。
る2組のトランジスタ対のうち、入力信号PINの立ち
上がりタイミングに際して過渡的な貫通電流が流れるの
はPMO8−Tr23とNMO8@Tr24から成るト
ランジスタ対のみであり、また入力信号PINの立ち下
がりタイミングに際して過渡的な貫通電流が流れるのは
PMO8−Tr21とNMO8IITr22から成るト
ランジスタ対のみである。すなわち第1図に示すレベル
変換回路2を構成する2iのトランジスタ対は、それぞ
れ1回おきにしか貫通電流が流れないので従来の構成に
対し、貫通電流を半減させることが出来る。第3図は本
発明に於けるレベル変換回路の他の実施例を示すもので
あり、第1図と同一要素には同一番号を付しである。す
なわちレベル変換回路3の構成は、第1図に示すレベル
変換回路2のPMO8−Tr21と NMO8@Tr22とによって構成されるトランジスタ
対に対して8MO8・Tr35を直列接続すると共にP
MO8−Tr21と 8MO8−Tr35をインバータ構成とし、又PMO8
IITr23とNMO8IITr24とによって構成さ
れたトランジスタ対に対して8MO8−Tr36を直列
接続すると共に2MO811Tr23とNMO8@Tr
36をインバータ構成としたものである。上記構成によ
れば、インバータ構成を有するPMO8+ITr21と
8MO8−Tr65とが相補的にスイッチング動作を行
うため、PMO8−Tr21と 8MO8・Tr22とが同時にON状態になることによ
って生ずる貫通電流を8MO8−Tr35によって阻止
することが可能となり、第1図のレベル変換回路2より
も更に低消費電流となる。
上記のとと(本発明によれば駆動信号供給回路に遅延手
段を用いて駆動信号と反転駆動信号とに位相差を設ける
ことによりレベル変換回路に於けるトランジスタ対の貫
通電流を低減させることが可能となり、小型電池を電源
とする電子時計等の長寿命化に大なる効果を有する。
段を用いて駆動信号と反転駆動信号とに位相差を設ける
ことによりレベル変換回路に於けるトランジスタ対の貫
通電流を低減させることが可能となり、小型電池を電源
とする電子時計等の長寿命化に大なる効果を有する。
第1図は本発明の一実施例であるレベルシフト装置の回
路図、第2図は第1図における主要電圧波形図、第3図
は第1図の一部であるレベル変換回路の他の実施例にお
ける回路図、第4図はレベルシフト装置の従来技術を示
す回路図、第5図は第4図における主要電圧波形図であ
る。 1・・・・・・駆動信号供給回路、 2.3・・・・・・レベル変換回路。 第3図 L−J
路図、第2図は第1図における主要電圧波形図、第3図
は第1図の一部であるレベル変換回路の他の実施例にお
ける回路図、第4図はレベルシフト装置の従来技術を示
す回路図、第5図は第4図における主要電圧波形図であ
る。 1・・・・・・駆動信号供給回路、 2.3・・・・・・レベル変換回路。 第3図 L−J
Claims (1)
- 第1のトランジスタと第2のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対と、第
3のトランジスタと第4のトランジスタとが変換電圧の
電源間に直列接続された一対のトランジスタ対との2組
のトランジスタ対より成り、かつ前記第1のトランジス
タと前記第2のトランジスタとの接続端が前記第4のト
ランジスタの制御入力端に帰還接続され、前記第3のト
ランジスタと前記第4のトランジスタとの接続端が前記
第2のトランジスタの制御入力端に帰還接続されるとと
もに、前記第1のトランジスタと前記第2のトランジス
タとの接続端あるいは前記第3のトランジスタと前記第
4のトランジスタとの接続端の少なくとも一方の接続端
より電圧変換されたレベル変換信号を取り出すレベル変
換回路と、該レベル変換回路の第1のトランジスタをO
N−OFF制御するための駆動信号と前記レベル変換回
路の第3のトランジスタをON−OFF制御するための
反転駆動信号を供給する駆動信号供給回路とを備えたレ
ベルシフト装置において、前記駆動信号供給回路から前
記レベル変換回路へ供給される前記駆動信号と前記反転
駆動信号とは、位相が反転している周波数が同じ信号で
あるとともに、前記駆動信号が前記第1のトランジスタ
に対するON制御の電圧レベルからOFF制御の電圧レ
ベルに切り換わるタイミングから一定の遅延時間を置い
たのち前記反転駆動信号が前記第3のトランジスタに対
するOFF制御の電圧レベルからON制御の電圧レベル
への切り換わりタイミングとし、前記反転駆動信号が前
記第3のトランジスタに対するON制御の電圧レベルか
らOFF制御の電圧レベルに切り換わるタイミングから
一定の遅延時間を置いたのち前記駆動信号が前記第1の
トランジスタに対するOFF制御の電圧レベルからON
制御の電圧レベルへの切り換わりタイミングとする事を
特徴とするレベルシフト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63102997A JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63102997A JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01273417A true JPH01273417A (ja) | 1989-11-01 |
Family
ID=14342326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63102997A Pending JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01273417A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03207112A (ja) * | 1990-01-10 | 1991-09-10 | Fujitsu Ltd | 半導体集積回路装置 |
US5670905A (en) * | 1994-07-20 | 1997-09-23 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
US5705946A (en) * | 1995-06-07 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Low power low voltage level shifter |
US5877650A (en) * | 1994-09-06 | 1999-03-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
US5883538A (en) * | 1996-11-13 | 1999-03-16 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
KR20050122292A (ko) * | 2004-06-24 | 2005-12-29 | 삼성전자주식회사 | 듀티 비 개선을 위한 레벨 쉬프터 및 이를 이용한 레벨쉬프팅 방법. |
-
1988
- 1988-04-26 JP JP63102997A patent/JPH01273417A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03207112A (ja) * | 1990-01-10 | 1991-09-10 | Fujitsu Ltd | 半導体集積回路装置 |
US5670905A (en) * | 1994-07-20 | 1997-09-23 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
US5999033A (en) * | 1994-07-20 | 1999-12-07 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
US5877650A (en) * | 1994-09-06 | 1999-03-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
US6225853B1 (en) | 1994-09-06 | 2001-05-01 | Oki Electric Industry Co., Ltd. | Booster circuit |
US6297690B1 (en) | 1994-09-06 | 2001-10-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
KR100342596B1 (ko) * | 1994-09-06 | 2002-12-05 | 오끼 덴끼 고오교 가부시끼가이샤 | 승압회로 |
US5705946A (en) * | 1995-06-07 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Low power low voltage level shifter |
US5883538A (en) * | 1996-11-13 | 1999-03-16 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
KR20050122292A (ko) * | 2004-06-24 | 2005-12-29 | 삼성전자주식회사 | 듀티 비 개선을 위한 레벨 쉬프터 및 이를 이용한 레벨쉬프팅 방법. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5723986A (en) | Level shifting circuit | |
KR100218506B1 (ko) | 액정 표시 장치용 레벨 시프트 회로 | |
JP3473745B2 (ja) | シフトレジスタ、および、それを用いた画像表示装置 | |
JP3958322B2 (ja) | シフトレジスタ、およびアクティブマトリクス型表示装置 | |
JP2016143428A (ja) | シフトレジスタ回路 | |
US6850090B2 (en) | Level shifter | |
US4958151A (en) | Display control circuit | |
US20080001628A1 (en) | Level conversion circuit | |
JPH01273417A (ja) | レベルシフト装置 | |
EP0055073A1 (en) | Improvements in or relating to electronic clock generators | |
JP5575871B2 (ja) | シフトレジスタ、信号線駆動回路、液晶表示装置 | |
CN110634436A (zh) | 栅极驱动电路及显示面板 | |
JP2005184774A (ja) | レベルシフト回路 | |
WO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP3396448B2 (ja) | ドライバ回路 | |
JP3000571B2 (ja) | デューティ液晶駆動回路 | |
TWI396384B (zh) | 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法 | |
KR100271803B1 (ko) | 레벨변환회로 | |
CN118074702B (zh) | 一种边沿检测加速电平转换电路 | |
JP3105510B2 (ja) | 半導体集積回路 | |
JPS5997222A (ja) | クロツクパルス発生回路 | |
KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
US6215344B1 (en) | Data transmission circuit | |
KR0173943B1 (ko) | 볼테이지 더블러 | |
JP3767752B2 (ja) | 画像表示装置 |