JPH01273417A - レベルシフト装置 - Google Patents
レベルシフト装置Info
- Publication number
- JPH01273417A JPH01273417A JP63102997A JP10299788A JPH01273417A JP H01273417 A JPH01273417 A JP H01273417A JP 63102997 A JP63102997 A JP 63102997A JP 10299788 A JP10299788 A JP 10299788A JP H01273417 A JPH01273417 A JP H01273417A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive signal
- level
- control
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧波形信号の電圧レベルを変換するレベルシ
フト装置に関する。
フト装置に関する。
電子回路システムにおいて電源として２種類以上の電圧
レベルを用いる場合があり、その場合には第１の電圧レ
ベルの電源で動作する回路部と第２の電圧レベルの電源
で動作する回路部との間にインターフェースとして電圧
波形信号の電圧レベルを変換するレベルシフト装置が必
要な事が多い。
レベルを用いる場合があり、その場合には第１の電圧レ
ベルの電源で動作する回路部と第２の電圧レベルの電源
で動作する回路部との間にインターフェースとして電圧
波形信号の電圧レベルを変換するレベルシフト装置が必
要な事が多い。
例えば、発振信号を出力する発振回路は高周波数で動作
するので動作消費電流を小さくするために低い電圧レベ
ルの電源で動作させ、前記発振回路からの発振信号に基
づき動作する見損回路以外の回路部は高い電圧レベルの
電源で動作させる場合があり、この場合には前記発振回
路からの発振信号ノミ圧しベルをレベルアップして見損
回路以外の回路部へ供給しなければならず前記発振信号
の電圧レベルを低い電圧レベルから高い電圧レベルにレ
ベルアップ変換するレベルシフト装置が必要である。
するので動作消費電流を小さくするために低い電圧レベ
ルの電源で動作させ、前記発振回路からの発振信号に基
づき動作する見損回路以外の回路部は高い電圧レベルの
電源で動作させる場合があり、この場合には前記発振回
路からの発振信号ノミ圧しベルをレベルアップして見損
回路以外の回路部へ供給しなければならず前記発振信号
の電圧レベルを低い電圧レベルから高い電圧レベルにレ
ベルアップ変換するレベルシフト装置が必要である。
第４図は、従来の技術に基づ（レベルソフト装置の回路
図である。以下、第４図を参照しながら従来のレベルシ
フト装置を説明する。
図である。以下、第４図を参照しながら従来のレベルシ
フト装置を説明する。
従来のレベルシフト装置は、電圧レベルの変換動作を実
際に行いレベル変換信号Ｐ。寸！２を出力するレベル変
換回路２とレベルシフト装置への入力信号Ｐ！ｗに基づ
き前記レベル変換回路２を駆動するための駆動用信号と
して周波数が等しく互いに位相が反転している駆動信号
と反転駆動信号を供給する駆動信号供給回路４とにより
構成される。
際に行いレベル変換信号Ｐ。寸！２を出力するレベル変
換回路２とレベルシフト装置への入力信号Ｐ！ｗに基づ
き前記レベル変換回路２を駆動するための駆動用信号と
して周波数が等しく互いに位相が反転している駆動信号
と反転駆動信号を供給する駆動信号供給回路４とにより
構成される。
駆動信号供給回路４は、さらにインバータ４１（以後Ｉ
ＮＶと略記する）とＩＮＶ４２より構成される。ＩＮＶ
４１の入力端子には前記入力信号Ｐ Ｉ Ｎ が入力
され、出力端子より前記レベル変換回路２に供給する一
方の駆動用信号である反転駆動信号Ｐ４ｔを出力する。
ＮＶと略記する）とＩＮＶ４２より構成される。ＩＮＶ
４１の入力端子には前記入力信号Ｐ Ｉ Ｎ が入力
され、出力端子より前記レベル変換回路２に供給する一
方の駆動用信号である反転駆動信号Ｐ４ｔを出力する。
ＩＮＶ４２の入力端子は前記ＩＮＶ４１の出力端子に接
続されているので前記反転駆動信号Ｐ４１が入力され、
出力端子より前記レベル変換回路２に供給するもう一方
の駆動用信号である駆動信号Ｐ４□を出力する。また、
駆動信号供給回路４は電圧変換される前の電源（ＶＤＤ
とＶＳＳｌ）で動作しており、当然２つの駆動用信号も
電圧変換前のレベル信号である。
続されているので前記反転駆動信号Ｐ４１が入力され、
出力端子より前記レベル変換回路２に供給するもう一方
の駆動用信号である駆動信号Ｐ４□を出力する。また、
駆動信号供給回路４は電圧変換される前の電源（ＶＤＤ
とＶＳＳｌ）で動作しており、当然２つの駆動用信号も
電圧変換前のレベル信号である。
レベル変換回路２は、さらに、第１のトランジスタであ
るＰｃｈＭＯ３）ランジスタ２１（以下ＰＭＯ８−Ｔｒ
と略記する）と第２のトランジスタであるＮＣｈＭｏＳ
トランジスタ２２（以下ＮＭＯ８−Ｔｒと略記する）
と第３のトランジスタである２ＭＯ８−Ｔｒ２３と第４
のトランジスタであるＮＭＯ８＠Ｔｒ２４とにより構成
される。
るＰｃｈＭＯ３）ランジスタ２１（以下ＰＭＯ８−Ｔｒ
と略記する）と第２のトランジスタであるＮＣｈＭｏＳ
トランジスタ２２（以下ＮＭＯ８−Ｔｒと略記する）
と第３のトランジスタである２ＭＯ８−Ｔｒ２３と第４
のトランジスタであるＮＭＯ８＠Ｔｒ２４とにより構成
される。
２ＭＯ８−Ｔｒ２・１のソース入力端子およびバルク入
力端子は電源端子ＶＤＤに接続され、また８ＭＯ８−Ｔ
ｒ２２のソース入力端子およびバルク入力端子は電源端
子ＶＳＳ２に接続され、また２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８・Ｔｒ２２とのドレイン出力端子どうしが接続され
る事により２ＭＯ８−Ｔｒ２１とＮＭＯ８ｌＩＴｒ２２
とは変換電圧の電源であるＶＤＤとＶＳＳ２との間に直
列接続されているとともに、２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８−Ｔｒ２２とのドレイン出力端子どうしの接続端が
８ＭＯ８・Ｔｒ２４のゲート入力端子に接続される事に
よりＮＭＯ８＠Ｔｒ２４の制御入力端であるゲート入力
端子は帰還接続されている。２ＭＯ８−Ｔｒ２３のソー
ス入力端子およびバルク入力端子は電源電圧ＶＤＤに接
続され、またＮＭｏ５−Ｔｒ２４のソース入力端子およ
びバルク入力端子電源端子ＶＳＳ２に接続され、また２
ＭＯ８・Ｔｒ２３とＮＭＯ８１１Ｔｒ２４とのドレイン
出力端子どうしが接続される事によりＰＭＯ８＠Ｔｒ２
３と８ＭＯ８−Ｔｒ２４とは変換電圧の電源であるＶＤ
Ｄとｖｓｓ２との間に直列接続されているとともに、２
ＭＯ８−Ｔｒ２３と８ＭＯ８・Ｔｒ２４とのドレイン出
力端子どうしの接続端が８ＭＯ８−Ｔｒ２２のゲート入
力端子に接続される事により８ＭＯ８−Ｔｒ２２の制御
入力端であるゲート入力端子は帰還接続されている。Ｐ
ＭＯ８＠Ｔｒ２１のゲート入力端子には前記駆動信号供
給回路４からの駆動信号Ｐ４２が入力され、ＰＭＯ８＠
Ｔｒ２６のゲート入力端子には前記駆動信号供給回路４
からの反転駆動信号Ｉ’４１が入力される。駆動信号Ｐ
４２と反転駆動信号Ｐ４１との駆動用信号に基づき、２
ＭＯ８−Ｔｒ２３とＮＭＯ８・Ｔｒ２４とのドレイン出
力端子どうしの接続端より電圧レベルが変換されたレベ
ル変換信号Ｐ。０□を出力する。
力端子は電源端子ＶＤＤに接続され、また８ＭＯ８−Ｔ
ｒ２２のソース入力端子およびバルク入力端子は電源端
子ＶＳＳ２に接続され、また２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８・Ｔｒ２２とのドレイン出力端子どうしが接続され
る事により２ＭＯ８−Ｔｒ２１とＮＭＯ８ｌＩＴｒ２２
とは変換電圧の電源であるＶＤＤとＶＳＳ２との間に直
列接続されているとともに、２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８−Ｔｒ２２とのドレイン出力端子どうしの接続端が
８ＭＯ８・Ｔｒ２４のゲート入力端子に接続される事に
よりＮＭＯ８＠Ｔｒ２４の制御入力端であるゲート入力
端子は帰還接続されている。２ＭＯ８−Ｔｒ２３のソー
ス入力端子およびバルク入力端子は電源電圧ＶＤＤに接
続され、またＮＭｏ５−Ｔｒ２４のソース入力端子およ
びバルク入力端子電源端子ＶＳＳ２に接続され、また２
ＭＯ８・Ｔｒ２３とＮＭＯ８１１Ｔｒ２４とのドレイン
出力端子どうしが接続される事によりＰＭＯ８＠Ｔｒ２
３と８ＭＯ８−Ｔｒ２４とは変換電圧の電源であるＶＤ
Ｄとｖｓｓ２との間に直列接続されているとともに、２
ＭＯ８−Ｔｒ２３と８ＭＯ８・Ｔｒ２４とのドレイン出
力端子どうしの接続端が８ＭＯ８−Ｔｒ２２のゲート入
力端子に接続される事により８ＭＯ８−Ｔｒ２２の制御
入力端であるゲート入力端子は帰還接続されている。Ｐ
ＭＯ８＠Ｔｒ２１のゲート入力端子には前記駆動信号供
給回路４からの駆動信号Ｐ４２が入力され、ＰＭＯ８＠
Ｔｒ２６のゲート入力端子には前記駆動信号供給回路４
からの反転駆動信号Ｉ’４１が入力される。駆動信号Ｐ
４２と反転駆動信号Ｐ４１との駆動用信号に基づき、２
ＭＯ８−Ｔｒ２３とＮＭＯ８・Ｔｒ２４とのドレイン出
力端子どうしの接続端より電圧レベルが変換されたレベ
ル変換信号Ｐ。０□を出力する。
次に上記構成を有する第４図に示した従来のレベルシフ
ト装置の動作を第５図の電圧波形図を参照しながら説明
する。レベルシフト装置への入力信号ｐｉｎはＤＵＴＹ
５０％の矩形波とする。また第４図に示したレベルシフ
ト装置では駆動信号供給回路４とレベル変換回路２の電
源端子ＶＤＤのｖＳＳ側の電圧レベルを駆動信号供給回
路４のベル変換回路２のＶＳＳ２のレベル（以下れる事
によりレベルシフトされる。第５図の電圧波形図ではＶ
ＤＤとＶＳＳｌとの電源間の電位差よりＶＤＤとＶ Ｓ
Ｓ ２．との電源間の電位差の方が大きい場合、すな
わち昇圧動作としてのレベルシフトについて説明する。
ト装置の動作を第５図の電圧波形図を参照しながら説明
する。レベルシフト装置への入力信号ｐｉｎはＤＵＴＹ
５０％の矩形波とする。また第４図に示したレベルシフ
ト装置では駆動信号供給回路４とレベル変換回路２の電
源端子ＶＤＤのｖＳＳ側の電圧レベルを駆動信号供給回
路４のベル変換回路２のＶＳＳ２のレベル（以下れる事
によりレベルシフトされる。第５図の電圧波形図ではＶ
ＤＤとＶＳＳｌとの電源間の電位差よりＶＤＤとＶ Ｓ
Ｓ ２．との電源間の電位差の方が大きい場合、すな
わち昇圧動作としてのレベルシフトについて説明する。
まずｔｌのタイミングまでを説明する。入力付反転信号
である前記反転駆動信号Ｐ４１はＶＤＤレルの駆動信号
ｐａｔによりＯＮ状態であり、前記号Ｐ４１によりＯＦ
Ｆ状態である。そしてＰ、ＭＯ８＠Ｔｒ２１がＯＮ状態
なので２ＭＯ８−Ｔｒ２１のドレイン出力端子からの入
力端子に帰還される事によりＮＭＯ８−Ｔｒのレベル変
換信号Ｐ。。２が前記ＮＭＯ８１１Ｔｒ２２のゲート入
力端子に帰還されている事によりＮＭＯ８＠Ｔｒ２２は
ＯＦＦ状態となっている。
である前記反転駆動信号Ｐ４１はＶＤＤレルの駆動信号
ｐａｔによりＯＮ状態であり、前記号Ｐ４１によりＯＦ
Ｆ状態である。そしてＰ、ＭＯ８＠Ｔｒ２１がＯＮ状態
なので２ＭＯ８−Ｔｒ２１のドレイン出力端子からの入
力端子に帰還される事によりＮＭＯ８−Ｔｒのレベル変
換信号Ｐ。。２が前記ＮＭＯ８１１Ｔｒ２２のゲート入
力端子に帰還されている事によりＮＭＯ８＠Ｔｒ２２は
ＯＦＦ状態となっている。
次に過渡状態であるｔ、のタイミングを説明すベルに立
ち上がるので、入力信号Ｐ□の反転信号によりＯＦＦ状
態からＯＮ状態に切り換わりＰＭＯ８＠Ｔｒ２３のドレ
イン出力端子からのレレベルに移行する。従って前記レ
ベル変換信号Ｐ ｏａｑｔが前記ＮＭＯ８−Ｔｒ２２の
ゲート入力端子に帰還されているのでＮＭＯ８ＩＩＴｒ
２２はＯＦＦ状態からＯＮ状態に切り換わって行（。そ
してＮＭＯ８−Ｔｒ２２がＯＦＦ状態からＯＮ状態にな
るに従いＮＭＯ８，・Ｔｒ２２のドレイン出力端子から
帰還接続されたＮＭＯ８＠Ｔｒ２４のＶＳＳ２Ｌ／ベル
となりＮＭＯ８−Ｔｒ２４はＯＮ状態からＯＦＦ状態と
なり、前記レベル変換信号ＯＮ状態からＯＦＦ状態に切
り換わる。そして以上の説明で明らかの如＜１．のタイ
ミングでＰＭＯ８＠Ｔｒ２１とＮＭＯ８−Ｔｒ２４がＯ
Ｎ状態からＯＦＦ状態に、まｔ、：：、２ＭＯ８−Ｔｒ
２６とＮＭＯ８−Ｔｒ２２がＯＦＦ状態からＯＮ状態に
切り換わる。
ち上がるので、入力信号Ｐ□の反転信号によりＯＦＦ状
態からＯＮ状態に切り換わりＰＭＯ８＠Ｔｒ２３のドレ
イン出力端子からのレレベルに移行する。従って前記レ
ベル変換信号Ｐ ｏａｑｔが前記ＮＭＯ８−Ｔｒ２２の
ゲート入力端子に帰還されているのでＮＭＯ８ＩＩＴｒ
２２はＯＦＦ状態からＯＮ状態に切り換わって行（。そ
してＮＭＯ８−Ｔｒ２２がＯＦＦ状態からＯＮ状態にな
るに従いＮＭＯ８，・Ｔｒ２２のドレイン出力端子から
帰還接続されたＮＭＯ８＠Ｔｒ２４のＶＳＳ２Ｌ／ベル
となりＮＭＯ８−Ｔｒ２４はＯＮ状態からＯＦＦ状態と
なり、前記レベル変換信号ＯＮ状態からＯＦＦ状態に切
り換わる。そして以上の説明で明らかの如＜１．のタイ
ミングでＰＭＯ８＠Ｔｒ２１とＮＭＯ８−Ｔｒ２４がＯ
Ｎ状態からＯＦＦ状態に、まｔ、：：、２ＭＯ８−Ｔｒ
２６とＮＭＯ８−Ｔｒ２２がＯＦＦ状態からＯＮ状態に
切り換わる。
次にｔ、のタイミングからｔ２のタイミングまでの間を
説明する。前述の過渡状態であるｔ、のタイミングを経
て前記レベル変換信号Ｐ。ｔｌ？ｆｉが光駆動信号Ｐ４
１によりＯＮ状態であり、前記Ｐ４２によりＯＦＦ状態
である。そしてＰＭＯ８＠Ｔｒ２３がＯＮ状態なので ＰＭＯ８ＩＩＴｒ２６のドレイン出力端子からのＮＭＯ
８＠Ｔｒ２２のゲート入力端子に帰還されろ事により８
ＭＯ８−Ｔｒ２２はＯＮ状態である。
説明する。前述の過渡状態であるｔ、のタイミングを経
て前記レベル変換信号Ｐ。ｔｌ？ｆｉが光駆動信号Ｐ４
１によりＯＮ状態であり、前記Ｐ４２によりＯＦＦ状態
である。そしてＰＭＯ８＠Ｔｒ２３がＯＮ状態なので ＰＭＯ８ＩＩＴｒ２６のドレイン出力端子からのＮＭＯ
８＠Ｔｒ２２のゲート入力端子に帰還されろ事により８
ＭＯ８−Ｔｒ２２はＯＮ状態である。
そして８ＭＯ８・Ｔｒ２２がＯＮ状態なので８ＭＯ８−
Ｔｒ２２のドレイン出力端子からの刃端子に帰遷される
事により８ＭＯ８−Ｔｒ２４はＯＦＦ状態となっている
。
Ｔｒ２２のドレイン出力端子からの刃端子に帰遷される
事により８ＭＯ８−Ｔｒ２４はＯＦＦ状態となっている
。
次に過渡状態であるｔ２のタイミングを説明すベルに立
ち下がるので、前記反転駆動信号Ｐ４−まベルに立ち下
がる。すると前記ＰＭＯ８−Ｔｒがる駆動信号Ｐ４２に
よりＯＦＦ状態からＯＮ状態に切り換わり２ＭＯ８−Ｔ
ｒ２１のドレイン出力端子から前記ＮＭＯ８・Ｔｒ２４
のゲート入力端らＶＤＤレベルに移行するに従いＮＭＯ
８＠Ｔｒ２４はＯＦＦ状態からＯＮ状態に切り換って行
く。
ち下がるので、前記反転駆動信号Ｐ４−まベルに立ち下
がる。すると前記ＰＭＯ８−Ｔｒがる駆動信号Ｐ４２に
よりＯＦＦ状態からＯＮ状態に切り換わり２ＭＯ８−Ｔ
ｒ２１のドレイン出力端子から前記ＮＭＯ８・Ｔｒ２４
のゲート入力端らＶＤＤレベルに移行するに従いＮＭＯ
８＠Ｔｒ２４はＯＦＦ状態からＯＮ状態に切り換って行
く。
そして８ＭＯ８−Ｔｒ２４のドレイン出力端子かＰ ｏ
ａＴ２が前記ＮＭＯ８＠Ｔｒ２２のゲート入力端子に帰
還されているのでＭＯＳ・Ｔｒ２２はＯＮ状態からＯＦ
Ｆ状態に切り換っていく。そしてＭＯ８φＴｒ２２のド
レイン出力端子から帰還接続された８ＭＯ８−Ｔｒ２４
のゲート入力端子の状態からＯＮ状態となり、前記レベ
ル変換信号前記ＰＭＯ８−Ｔｒ２６は立ち上がる反転駆
動信号Ｐ４１によりＯＮ状態からＯＦＦ状態に切り換わ
る。そして以上の説明で明らかの如＜１１のタイミング
で、２ＭＯ８−Ｔｒ２１と８ＭＯ８−Ｔ「２４がＯＦＦ
状態からＯＮ状態に、また２ＭＯ８・Ｔｒ２３と８ＭＯ
８・Ｔｒ２２がＯＮ状態からＯＦＦ状態に切り換わる。
ａＴ２が前記ＮＭＯ８＠Ｔｒ２２のゲート入力端子に帰
還されているのでＭＯＳ・Ｔｒ２２はＯＮ状態からＯＦ
Ｆ状態に切り換っていく。そしてＭＯ８φＴｒ２２のド
レイン出力端子から帰還接続された８ＭＯ８−Ｔｒ２４
のゲート入力端子の状態からＯＮ状態となり、前記レベ
ル変換信号前記ＰＭＯ８−Ｔｒ２６は立ち上がる反転駆
動信号Ｐ４１によりＯＮ状態からＯＦＦ状態に切り換わ
る。そして以上の説明で明らかの如＜１１のタイミング
で、２ＭＯ８−Ｔｒ２１と８ＭＯ８−Ｔ「２４がＯＦＦ
状態からＯＮ状態に、また２ＭＯ８・Ｔｒ２３と８ＭＯ
８・Ｔｒ２２がＯＮ状態からＯＦＦ状態に切り換わる。
次にｔ２のタイミングからｔ、のタイミングまでの間を
説明する。前述の過渡状態であるｔ２のタイミングを経
て前記レベル変換信号Ｐ。。、２が完タイミングからｔ
、のタイミングまでの間の動作は前述のｔｌのタイミン
グまでの間の動作と同じであり、以後この動作が繰返さ
れることにより、ＶＳＳルベルの入力信号Ｐ、、カＶ
Ｓ Ｓ ２レベルのレベル変換信号Ｐ。、Ｊ？２にレベ
ルシフトされる。
説明する。前述の過渡状態であるｔ２のタイミングを経
て前記レベル変換信号Ｐ。。、２が完タイミングからｔ
、のタイミングまでの間の動作は前述のｔｌのタイミン
グまでの間の動作と同じであり、以後この動作が繰返さ
れることにより、ＶＳＳルベルの入力信号Ｐ、、カＶ
Ｓ Ｓ ２レベルのレベル変換信号Ｐ。、Ｊ？２にレベ
ルシフトされる。
上記のごと〈従来のレベル７フト装置では安定性のある
確実なレベル変換動作をするが、レベル変換動作をする
時の消費電流は考慮されておらず従来のレベルシフト装
置は消費電流が大きいために低消費電流が要求される電
子回路システムでは使う事ができず問題であった。
確実なレベル変換動作をするが、レベル変換動作をする
時の消費電流は考慮されておらず従来のレベルシフト装
置は消費電流が大きいために低消費電流が要求される電
子回路システムでは使う事ができず問題であった。
従来のレベルシフト装置がレベル変換動作時に消費電流
が太き（なる原因を第４図および第５図を参照しながら
説明する。従来のレベルシフト装置の動作説明にて述べ
た如（、入力信号ＰＩＮがＶＳＳルベルからＶＤＤレベ
ルに立ち上がるｔ、のタイミングにおいて２ＭＯ８−Ｔ
ｒ２３と８ＭＯ８−Ｔｒ２４はＯＮ−ＯＦＦ状態が入れ
換わり、また２ＭＯ８−Ｔｒ２１とＮＭＯ８ＩＩＴｒ２
２もＯＮ−ＯＦＦ状態が入れ換わる。すると、ソノ事に
よりＰＭＯ８＠Ｔｒ２６と ８ＭＯ８−Ｔｒ２４とが変換電圧の電源間に直列接続さ
れることによって形成される一対のトランジスタ付に過
渡的に貫通電流が流れ、また２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８・Ｔｒ２２とが変換電圧の電源間に直列接続される
ことによって形成される一対のトランジスタ対にも過渡
的に貫通ングにおいても同様の貫通電流が流れる。すな
わち入力信号Ｐ０の立ち上がり及び立ち下がりの両タイ
ミングにおいて上記の２組のトランジスタ対の両方に貫
通電流が流れる事が、従来のレベルシフト装置がレベル
変換動作時に消費電流が大きくなる原因である。
が太き（なる原因を第４図および第５図を参照しながら
説明する。従来のレベルシフト装置の動作説明にて述べ
た如（、入力信号ＰＩＮがＶＳＳルベルからＶＤＤレベ
ルに立ち上がるｔ、のタイミングにおいて２ＭＯ８−Ｔ
ｒ２３と８ＭＯ８−Ｔｒ２４はＯＮ−ＯＦＦ状態が入れ
換わり、また２ＭＯ８−Ｔｒ２１とＮＭＯ８ＩＩＴｒ２
２もＯＮ−ＯＦＦ状態が入れ換わる。すると、ソノ事に
よりＰＭＯ８＠Ｔｒ２６と ８ＭＯ８−Ｔｒ２４とが変換電圧の電源間に直列接続さ
れることによって形成される一対のトランジスタ付に過
渡的に貫通電流が流れ、また２ＭＯ８−Ｔｒ２１と８Ｍ
Ｏ８・Ｔｒ２２とが変換電圧の電源間に直列接続される
ことによって形成される一対のトランジスタ対にも過渡
的に貫通ングにおいても同様の貫通電流が流れる。すな
わち入力信号Ｐ０の立ち上がり及び立ち下がりの両タイ
ミングにおいて上記の２組のトランジスタ対の両方に貫
通電流が流れる事が、従来のレベルシフト装置がレベル
変換動作時に消費電流が大きくなる原因である。
本発明の目的は上記の問題点を解消させ、レベル変換動
作時の貫通電流を低減した低消費電流のレベルシフト装
置を提供することである。
作時の貫通電流を低減した低消費電流のレベルシフト装
置を提供することである。
上記目的を達成するために、本発明は以下の構成を有す
る。第１のトランジスタと第２のトランジスタとが変換
電圧の電源間直列接続された一対のトランジスタ対と、
第３のトランジスタと第４のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対との２
組のトランジスタ対より成り、かつ前記第１のトランジ
スタと前記第２のトランジスタとの接続端が前記第４の
トランジスタの制御入力端に帰還接続され、前記第３の
トランジスタと前記第４のトランジスタとの接続端が前
記第２のトランジスタの制御入力端に帰還接続されると
ともに、前記第１のトランジスタと前記第２のトランジ
スタとの接続端あるいは前記第３のトランジスタと前記
第４のトランジスタとの接続端の少な（とも一方の接続
端より電圧変換されたレベル変換信号を取り出すレベル
変換回路と、該レベル変換回路の第１のトランジスタを
ＯＮ−ＯＦＦ制御するための駆動信号と前記レベル変換
回路の第３のトランジスタをＯＮ−ＯＦＦ制御するため
の反転駆動信号を供給する駆動信号供給回路とを備えた
レベルシフト装置において、前記駆動信号供給回路から
前記レベル変換回路へ供給される前記駆動信号と前記反
転駆動信号とは、位相が反転している周波数が同じ信号
であるとともに、前記駆動信号が前記第１のトランジス
タに対するＯＮ制御の電圧レベルからＯＦＦ制御の電圧
レベルに切り換わるタイミングから一定の遅延時間を置
いたのち前記反転駆動信号が前記第３のトランジスタに
対するＯＦＦ制御の電圧レベルからＯＮ制御の電圧レベ
ルへの切り換わりタイミングとし、前記反転駆動信号が
前記第３のトランジスタに対するＯＮ制御の電圧レベル
からＯＦＦ制御の電圧レベルに切り換わるタイミングか
ら一定の遅延時間を置いたのち前記駆動信号が前記第１
のトランジスタに対するＯＦＦ制御の電圧レベルからＯ
Ｎ制御の電圧レベルへの切り換わりタイミングとする事
を特徴とする。
る。第１のトランジスタと第２のトランジスタとが変換
電圧の電源間直列接続された一対のトランジスタ対と、
第３のトランジスタと第４のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対との２
組のトランジスタ対より成り、かつ前記第１のトランジ
スタと前記第２のトランジスタとの接続端が前記第４の
トランジスタの制御入力端に帰還接続され、前記第３の
トランジスタと前記第４のトランジスタとの接続端が前
記第２のトランジスタの制御入力端に帰還接続されると
ともに、前記第１のトランジスタと前記第２のトランジ
スタとの接続端あるいは前記第３のトランジスタと前記
第４のトランジスタとの接続端の少な（とも一方の接続
端より電圧変換されたレベル変換信号を取り出すレベル
変換回路と、該レベル変換回路の第１のトランジスタを
ＯＮ−ＯＦＦ制御するための駆動信号と前記レベル変換
回路の第３のトランジスタをＯＮ−ＯＦＦ制御するため
の反転駆動信号を供給する駆動信号供給回路とを備えた
レベルシフト装置において、前記駆動信号供給回路から
前記レベル変換回路へ供給される前記駆動信号と前記反
転駆動信号とは、位相が反転している周波数が同じ信号
であるとともに、前記駆動信号が前記第１のトランジス
タに対するＯＮ制御の電圧レベルからＯＦＦ制御の電圧
レベルに切り換わるタイミングから一定の遅延時間を置
いたのち前記反転駆動信号が前記第３のトランジスタに
対するＯＦＦ制御の電圧レベルからＯＮ制御の電圧レベ
ルへの切り換わりタイミングとし、前記反転駆動信号が
前記第３のトランジスタに対するＯＮ制御の電圧レベル
からＯＦＦ制御の電圧レベルに切り換わるタイミングか
ら一定の遅延時間を置いたのち前記駆動信号が前記第１
のトランジスタに対するＯＦＦ制御の電圧レベルからＯ
Ｎ制御の電圧レベルへの切り換わりタイミングとする事
を特徴とする。
以下図面により本発明の詳細な説明する。
第１図は本発明のレベルシフト装置の一実施例であり、
第４図と同一要素には同一番号を付し説明を省略する。
第４図と同一要素には同一番号を付し説明を省略する。
以下、第１図に於いて第４図と異なる部分について説明
する。
する。
本発明のレベルシフト装置は、電圧レベルの変換動作を
実際に行いレベル変換信号Ｐ。０２％を出力するレベル
変換回路２とレベルシフト装置への入力信号ＰｆＮに基
づき前記レベル変換回路２を駆動するための駆動用信号
（駆動信号と反転駆動信号）として互いに位相が反転し
ている周波数が同じ信号であるとともに、互いの信号レ
ベルの切り換わりタイミングに一定の遅延時間が設けら
れた信号を供給する駆動信号供給回路１とにより構成さ
れる。
実際に行いレベル変換信号Ｐ。０２％を出力するレベル
変換回路２とレベルシフト装置への入力信号ＰｆＮに基
づき前記レベル変換回路２を駆動するための駆動用信号
（駆動信号と反転駆動信号）として互いに位相が反転し
ている周波数が同じ信号であるとともに、互いの信号レ
ベルの切り換わりタイミングに一定の遅延時間が設けら
れた信号を供給する駆動信号供給回路１とにより構成さ
れる。
駆動信号供給回路１は、さらにＩＮＶｌｌ、ＩＮＶ１２
、ＩＮｖ１６と２人カッアゲート１４（以下ＮＯＲと略
記する）と２人力ナンドゲート１５（以下ＮＡＮＤと略
記する）により構成される。
、ＩＮｖ１６と２人カッアゲート１４（以下ＮＯＲと略
記する）と２人力ナンドゲート１５（以下ＮＡＮＤと略
記する）により構成される。
ＮＯＲ１４の一方の入力端子には前記入力信号Ｐ、Ｎが
入力され、もう一方の入力端子はＩＮＶ１３１の出力端
子に接続されている。そしてＮＯＲ１４を構成するトラ
ンジスタでＩＮＶ１３からの入力信号を受けるｐｃｈＭ
Ｏ８）ランジスタの相互゛コンダクタンスＧｍは通常よ
りも小さ（設定されており、ＩＮＶ１３からの帰還接続
の信号系を相互コンダクタンスＧｍを操作する事で結果
的に後述する駆動信号Ｐ１２に一定の遅延時間が生じる
。
入力され、もう一方の入力端子はＩＮＶ１３１の出力端
子に接続されている。そしてＮＯＲ１４を構成するトラ
ンジスタでＩＮＶ１３からの入力信号を受けるｐｃｈＭ
Ｏ８）ランジスタの相互゛コンダクタンスＧｍは通常よ
りも小さ（設定されており、ＩＮＶ１３からの帰還接続
の信号系を相互コンダクタンスＧｍを操作する事で結果
的に後述する駆動信号Ｐ１２に一定の遅延時間が生じる
。
−ＮＡＮＤ１５の一方の入力端子には前記入力信号ＰＩ
Ｎが入力され、もう一方の入力端子はＩＮＶ１２の出力
端子に接続されている。そしてＮＡＮＤ１５を構成する
トランジスタでＩＮＶ１２からの入力信号を受けるＮＣ
ｈＭＯＳトランジスタの相互コンダクタンスＧｍは通常
よりも小さく設定されており、ＩＮＶ１２からの帰還接
続の信号系を相互コンダクタンスＧｍを操作する事で結
果的に後述する反転駆動信号Ｐｌｔに一定の遅延時間が
生じる。
Ｎが入力され、もう一方の入力端子はＩＮＶ１２の出力
端子に接続されている。そしてＮＡＮＤ１５を構成する
トランジスタでＩＮＶ１２からの入力信号を受けるＮＣ
ｈＭＯＳトランジスタの相互コンダクタンスＧｍは通常
よりも小さく設定されており、ＩＮＶ１２からの帰還接
続の信号系を相互コンダクタンスＧｍを操作する事で結
果的に後述する反転駆動信号Ｐｌｔに一定の遅延時間が
生じる。
ＩＮＶ１２の入力端子はＮＯＲ１４の出力端子に接続さ
れ、出力端子より前記レベル変換回路２に供給する一方
の駆動用信号である駆動信号Ｐ１２を出力する。
れ、出力端子より前記レベル変換回路２に供給する一方
の駆動用信号である駆動信号Ｐ１２を出力する。
ＩＮＶ１３の入力端子はＮＡＮＤ１５の出力端子に接続
されている。
されている。
ＩＮＶｌｌの入力端子はＩＮＶ１３の出力端子に接続さ
れ、出力端子より前記レベル変換回路２に供給するもう
一方の駆動用信号である反転駆動信号ｐＨを出力する。
れ、出力端子より前記レベル変換回路２に供給するもう
一方の駆動用信号である反転駆動信号ｐＨを出力する。
次に上記構成を有する本発明のレベルシフト装置の動作
を第２図の波形図により説明する。第２図（イ）は入力
信号Ｐ ＩＮｓ第２図（ロ）は駆動信号Ｐ＋ｔの電圧波
形であると共に２ＭＯ８−Ｔｒ２１のスイッチング波形
を示し、第２図（ハ）は反転駆動信号ｐＨの電圧波形で
あると共ＫＰＭＯ８・Ｔｒ２３のスイッチング波形を示
す。又第２図に）はＮＭＯ８拳Ｔｒ２４のスイッチング
波形、第２図（ホ）はレベル変換信号Ｐ。ＩＩ＋？１の
電圧波形であると共にＮＭｏ８ＩＩＴｒ２４のスイッチ
ング波形を示す。第２図（イ）及び第２図（ロ）に示す
本発明の駆動信号Ｐ、２と反転駆動信号ｐＨとが第５図
に示す従来の駆動信号Ｐ４．と反転駆動信号Ｐ４１に対
して異る部分は、入力信号Ｐ、Ｎの立ち上がりに同期し
て駆動信号Ｐ８．が立ち上がる時点ｔ、からＮＡＮＤ１
５の相互コンダクタンスＧｍによる遅延時間Δを後の時
点ｔ６に於いて反転駆動信号ｐＨが豆ち下がり、又入力
信号Ｐｒｓの立ち下りに同期して反転駆動信号ｐＨが立
ち上がる１１時点からＮＯＲ１４の相互コンダクタンス
Ｇｍによる遅延時間Δを後の時点ｔ、に於いて駆動信号
Ｐ１２が立ち下り、以後この動作が入力信号ＰＩＮに同
期して繰返される。
を第２図の波形図により説明する。第２図（イ）は入力
信号Ｐ ＩＮｓ第２図（ロ）は駆動信号Ｐ＋ｔの電圧波
形であると共に２ＭＯ８−Ｔｒ２１のスイッチング波形
を示し、第２図（ハ）は反転駆動信号ｐＨの電圧波形で
あると共ＫＰＭＯ８・Ｔｒ２３のスイッチング波形を示
す。又第２図に）はＮＭＯ８拳Ｔｒ２４のスイッチング
波形、第２図（ホ）はレベル変換信号Ｐ。ＩＩ＋？１の
電圧波形であると共にＮＭｏ８ＩＩＴｒ２４のスイッチ
ング波形を示す。第２図（イ）及び第２図（ロ）に示す
本発明の駆動信号Ｐ、２と反転駆動信号ｐＨとが第５図
に示す従来の駆動信号Ｐ４．と反転駆動信号Ｐ４１に対
して異る部分は、入力信号Ｐ、Ｎの立ち上がりに同期し
て駆動信号Ｐ８．が立ち上がる時点ｔ、からＮＡＮＤ１
５の相互コンダクタンスＧｍによる遅延時間Δを後の時
点ｔ６に於いて反転駆動信号ｐＨが豆ち下がり、又入力
信号Ｐｒｓの立ち下りに同期して反転駆動信号ｐＨが立
ち上がる１１時点からＮＯＲ１４の相互コンダクタンス
Ｇｍによる遅延時間Δを後の時点ｔ、に於いて駆動信号
Ｐ１２が立ち下り、以後この動作が入力信号ＰＩＮに同
期して繰返される。
以上が駆動信号供給回路１の動作であり、次にレベル変
換回路２の動作を説明する。レベル変換回路２の基本的
なレベル変換動作は第４図及び第５図にて説明したもの
と同様であり、駆動信号Ｐ＋ｚと反転駆動信号Ｐ１．と
の位相差Δｔに基づ（動作について説明する。
換回路２の動作を説明する。レベル変換回路２の基本的
なレベル変換動作は第４図及び第５図にて説明したもの
と同様であり、駆動信号Ｐ＋ｚと反転駆動信号Ｐ１．と
の位相差Δｔに基づ（動作について説明する。
第２図（ロ）に示すとと（、ｔ、のタイミングにて駆動
信号ＰＩ２が立ち上がる事により ２ＭＯ８−Ｔｒ２１がＯＮ状態からＯＦＦ状態になった
後に第２図（ハ）に示すとと＜ｊａのタイミングにて反
転駆動信号ｐＨが豆ち下がり ２ＭＯ８−Ｔｒ２６がＯＦＦ状態からＯＮ状態となる事
により第２図（ホ）に示すごとくＮＭｏ８ＩＩＴｒ２２
がＯＦＦ状態からＯＮ状態になるので、入力信号ＰＸＮ
の立ち上がりタイミングに際して２ＭＯ８−Ｔｒ２１と
ＮＭｏ５ＩＩＴｒ２２とが第２図（ロ）及び第２図（ホ
）に示すごと（、同時にＯＮ状聾とならないので、この
トランジスタ対には貫通電流が流れない。一方ＰＭＯ８
−Ｔｒ２６と８ＭＯ８−Ｔｒ２４とが変換電圧）ｕ 温
間に直列接続されることによって形成されるもう一対の
トランジスタ対について考えると、ｔ、のタイミングに
てＰＭＯ８ＩＩＴｒ２１がＯＮ状態からＯＦＦ状態にな
るが第２図に）に示すごと（８ＭＯ８−Ｔｒ２４のゲー
ト入力端子の電圧レベルは８ＭＯ８−Ｔｒ２４自身のゲ
ート容量によってＶＤＤレベルを維持しているので８Ｍ
Ｏ８−Ｔｒ２４はＯＮ状態であり、そこへ第２図（ハ）
に示すごと＜ｔｏのタイミングにて反転駆動信号ｐＨが
立ち下がる事によりＰＭＯ８ＩＩＴｒ２３がＯＦＦ状態
からＯＮ状態となるので入力信号Ｐ１，１の立ち上がり
タイミングに際してｔ６のタイミングに２ＭＯ８−Ｔｒ
２３とＮＭＯ８＠Ｔｒ２４から成るトランジスタ対は第
２図（ハ）及び第２図（に）に示すごとく同時にＯＮ状
態となり、過渡的に貫通電流が流れる。
信号ＰＩ２が立ち上がる事により ２ＭＯ８−Ｔｒ２１がＯＮ状態からＯＦＦ状態になった
後に第２図（ハ）に示すとと＜ｊａのタイミングにて反
転駆動信号ｐＨが豆ち下がり ２ＭＯ８−Ｔｒ２６がＯＦＦ状態からＯＮ状態となる事
により第２図（ホ）に示すごとくＮＭｏ８ＩＩＴｒ２２
がＯＦＦ状態からＯＮ状態になるので、入力信号ＰＸＮ
の立ち上がりタイミングに際して２ＭＯ８−Ｔｒ２１と
ＮＭｏ５ＩＩＴｒ２２とが第２図（ロ）及び第２図（ホ
）に示すごと（、同時にＯＮ状聾とならないので、この
トランジスタ対には貫通電流が流れない。一方ＰＭＯ８
−Ｔｒ２６と８ＭＯ８−Ｔｒ２４とが変換電圧）ｕ 温
間に直列接続されることによって形成されるもう一対の
トランジスタ対について考えると、ｔ、のタイミングに
てＰＭＯ８ＩＩＴｒ２１がＯＮ状態からＯＦＦ状態にな
るが第２図に）に示すごと（８ＭＯ８−Ｔｒ２４のゲー
ト入力端子の電圧レベルは８ＭＯ８−Ｔｒ２４自身のゲ
ート容量によってＶＤＤレベルを維持しているので８Ｍ
Ｏ８−Ｔｒ２４はＯＮ状態であり、そこへ第２図（ハ）
に示すごと＜ｔｏのタイミングにて反転駆動信号ｐＨが
立ち下がる事によりＰＭＯ８ＩＩＴｒ２３がＯＦＦ状態
からＯＮ状態となるので入力信号Ｐ１，１の立ち上がり
タイミングに際してｔ６のタイミングに２ＭＯ８−Ｔｒ
２３とＮＭＯ８＠Ｔｒ２４から成るトランジスタ対は第
２図（ハ）及び第２図（に）に示すごとく同時にＯＮ状
態となり、過渡的に貫通電流が流れる。
同様にして入力信号ｐｕＨの立ち下がりタイミングｔ、
に際して２ＭＯ８−Ｔ ｒ ２６と８ＭＯ８−Ｔｒ２４
とが変換電圧の電源間に直列接続されることによって形
成される一対のトランジスタ対には貫通電流が流れず、
一方 ＰＭＯ３−Ｔｒ２ｉとＮＭｏ８ＩＩＴｒ２２とが変換電
圧の電源間に直列接続されることによって形成されるも
う一対のトランジスタ対にはｔ、のタイミングに過渡的
に貫通電流が流れる。
に際して２ＭＯ８−Ｔ ｒ ２６と８ＭＯ８−Ｔｒ２４
とが変換電圧の電源間に直列接続されることによって形
成される一対のトランジスタ対には貫通電流が流れず、
一方 ＰＭＯ３−Ｔｒ２ｉとＮＭｏ８ＩＩＴｒ２２とが変換電
圧の電源間に直列接続されることによって形成されるも
う一対のトランジスタ対にはｔ、のタイミングに過渡的
に貫通電流が流れる。
以降は同じ動作が繰り返されレベル変換回路２を構成す
る２組のトランジスタ対のうち、入力信号ＰＩＮの立ち
上がりタイミングに際して過渡的な貫通電流が流れるの
はＰＭＯ８−Ｔｒ２３とＮＭＯ８＠Ｔｒ２４から成るト
ランジスタ対のみであり、また入力信号ＰＩＮの立ち下
がりタイミングに際して過渡的な貫通電流が流れるのは
ＰＭＯ８−Ｔｒ２１とＮＭＯ８ＩＩＴｒ２２から成るト
ランジスタ対のみである。すなわち第１図に示すレベル
変換回路２を構成する２ｉのトランジスタ対は、それぞ
れ１回おきにしか貫通電流が流れないので従来の構成に
対し、貫通電流を半減させることが出来る。第３図は本
発明に於けるレベル変換回路の他の実施例を示すもので
あり、第１図と同一要素には同一番号を付しである。す
なわちレベル変換回路３の構成は、第１図に示すレベル
変換回路２のＰＭＯ８−Ｔｒ２１と ＮＭＯ８＠Ｔｒ２２とによって構成されるトランジスタ
対に対して８ＭＯ８・Ｔｒ３５を直列接続すると共にＰ
ＭＯ８−Ｔｒ２１と ８ＭＯ８−Ｔｒ３５をインバータ構成とし、又ＰＭＯ８
ＩＩＴｒ２３とＮＭＯ８ＩＩＴｒ２４とによって構成さ
れたトランジスタ対に対して８ＭＯ８−Ｔｒ３６を直列
接続すると共に２ＭＯ８１１Ｔｒ２３とＮＭＯ８＠Ｔｒ
３６をインバータ構成としたものである。上記構成によ
れば、インバータ構成を有するＰＭＯ８＋ＩＴｒ２１と
８ＭＯ８−Ｔｒ６５とが相補的にスイッチング動作を行
うため、ＰＭＯ８−Ｔｒ２１と ８ＭＯ８・Ｔｒ２２とが同時にＯＮ状態になることによ
って生ずる貫通電流を８ＭＯ８−Ｔｒ３５によって阻止
することが可能となり、第１図のレベル変換回路２より
も更に低消費電流となる。
る２組のトランジスタ対のうち、入力信号ＰＩＮの立ち
上がりタイミングに際して過渡的な貫通電流が流れるの
はＰＭＯ８−Ｔｒ２３とＮＭＯ８＠Ｔｒ２４から成るト
ランジスタ対のみであり、また入力信号ＰＩＮの立ち下
がりタイミングに際して過渡的な貫通電流が流れるのは
ＰＭＯ８−Ｔｒ２１とＮＭＯ８ＩＩＴｒ２２から成るト
ランジスタ対のみである。すなわち第１図に示すレベル
変換回路２を構成する２ｉのトランジスタ対は、それぞ
れ１回おきにしか貫通電流が流れないので従来の構成に
対し、貫通電流を半減させることが出来る。第３図は本
発明に於けるレベル変換回路の他の実施例を示すもので
あり、第１図と同一要素には同一番号を付しである。す
なわちレベル変換回路３の構成は、第１図に示すレベル
変換回路２のＰＭＯ８−Ｔｒ２１と ＮＭＯ８＠Ｔｒ２２とによって構成されるトランジスタ
対に対して８ＭＯ８・Ｔｒ３５を直列接続すると共にＰ
ＭＯ８−Ｔｒ２１と ８ＭＯ８−Ｔｒ３５をインバータ構成とし、又ＰＭＯ８
ＩＩＴｒ２３とＮＭＯ８ＩＩＴｒ２４とによって構成さ
れたトランジスタ対に対して８ＭＯ８−Ｔｒ３６を直列
接続すると共に２ＭＯ８１１Ｔｒ２３とＮＭＯ８＠Ｔｒ
３６をインバータ構成としたものである。上記構成によ
れば、インバータ構成を有するＰＭＯ８＋ＩＴｒ２１と
８ＭＯ８−Ｔｒ６５とが相補的にスイッチング動作を行
うため、ＰＭＯ８−Ｔｒ２１と ８ＭＯ８・Ｔｒ２２とが同時にＯＮ状態になることによ
って生ずる貫通電流を８ＭＯ８−Ｔｒ３５によって阻止
することが可能となり、第１図のレベル変換回路２より
も更に低消費電流となる。
上記のとと（本発明によれば駆動信号供給回路に遅延手
段を用いて駆動信号と反転駆動信号とに位相差を設ける
ことによりレベル変換回路に於けるトランジスタ対の貫
通電流を低減させることが可能となり、小型電池を電源
とする電子時計等の長寿命化に大なる効果を有する。
段を用いて駆動信号と反転駆動信号とに位相差を設ける
ことによりレベル変換回路に於けるトランジスタ対の貫
通電流を低減させることが可能となり、小型電池を電源
とする電子時計等の長寿命化に大なる効果を有する。
第１図は本発明の一実施例であるレベルシフト装置の回
路図、第２図は第１図における主要電圧波形図、第３図
は第１図の一部であるレベル変換回路の他の実施例にお
ける回路図、第４図はレベルシフト装置の従来技術を示
す回路図、第５図は第４図における主要電圧波形図であ
る。 １・・・・・・駆動信号供給回路、 ２．３・・・・・・レベル変換回路。 第３図 Ｌ−Ｊ
路図、第２図は第１図における主要電圧波形図、第３図
は第１図の一部であるレベル変換回路の他の実施例にお
ける回路図、第４図はレベルシフト装置の従来技術を示
す回路図、第５図は第４図における主要電圧波形図であ
る。 １・・・・・・駆動信号供給回路、 ２．３・・・・・・レベル変換回路。 第３図 Ｌ−Ｊ
Claims (1)
- 第１のトランジスタと第２のトランジスタとが変換電圧
の電源間に直列接続された一対のトランジスタ対と、第
３のトランジスタと第４のトランジスタとが変換電圧の
電源間に直列接続された一対のトランジスタ対との２組
のトランジスタ対より成り、かつ前記第１のトランジス
タと前記第２のトランジスタとの接続端が前記第４のト
ランジスタの制御入力端に帰還接続され、前記第３のト
ランジスタと前記第４のトランジスタとの接続端が前記
第２のトランジスタの制御入力端に帰還接続されるとと
もに、前記第１のトランジスタと前記第２のトランジス
タとの接続端あるいは前記第３のトランジスタと前記第
４のトランジスタとの接続端の少なくとも一方の接続端
より電圧変換されたレベル変換信号を取り出すレベル変
換回路と、該レベル変換回路の第１のトランジスタをＯ
Ｎ−ＯＦＦ制御するための駆動信号と前記レベル変換回
路の第３のトランジスタをＯＮ−ＯＦＦ制御するための
反転駆動信号を供給する駆動信号供給回路とを備えたレ
ベルシフト装置において、前記駆動信号供給回路から前
記レベル変換回路へ供給される前記駆動信号と前記反転
駆動信号とは、位相が反転している周波数が同じ信号で
あるとともに、前記駆動信号が前記第１のトランジスタ
に対するＯＮ制御の電圧レベルからＯＦＦ制御の電圧レ
ベルに切り換わるタイミングから一定の遅延時間を置い
たのち前記反転駆動信号が前記第３のトランジスタに対
するＯＦＦ制御の電圧レベルからＯＮ制御の電圧レベル
への切り換わりタイミングとし、前記反転駆動信号が前
記第３のトランジスタに対するＯＮ制御の電圧レベルか
らＯＦＦ制御の電圧レベルに切り換わるタイミングから
一定の遅延時間を置いたのち前記駆動信号が前記第１の
トランジスタに対するＯＦＦ制御の電圧レベルからＯＮ
制御の電圧レベルへの切り換わりタイミングとする事を
特徴とするレベルシフト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102997A JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102997A JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01273417A true JPH01273417A (ja) | 1989-11-01 |
Family
ID=14342326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102997A Pending JPH01273417A (ja) | 1988-04-26 | 1988-04-26 | レベルシフト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01273417A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207112A (ja) * | 1990-01-10 | 1991-09-10 | Fujitsu Ltd | 半導体集積回路装置 |
| US5670905A (en) * | 1994-07-20 | 1997-09-23 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
| US5705946A (en) * | 1995-06-07 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Low power low voltage level shifter |
| US5877650A (en) * | 1994-09-06 | 1999-03-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
| US5883538A (en) * | 1996-11-13 | 1999-03-16 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
| KR20050122292A (ko) * | 2004-06-24 | 2005-12-29 | 삼성전자주식회사 | 듀티 비 개선을 위한 레벨 쉬프터 및 이를 이용한 레벨쉬프팅 방법. |
-
1988
- 1988-04-26 JP JP63102997A patent/JPH01273417A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207112A (ja) * | 1990-01-10 | 1991-09-10 | Fujitsu Ltd | 半導体集積回路装置 |
| US5670905A (en) * | 1994-07-20 | 1997-09-23 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
| US5999033A (en) * | 1994-07-20 | 1999-12-07 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
| US5877650A (en) * | 1994-09-06 | 1999-03-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
| US6225853B1 (en) | 1994-09-06 | 2001-05-01 | Oki Electric Industry Co., Ltd. | Booster circuit |
| US6297690B1 (en) | 1994-09-06 | 2001-10-02 | Oki Electric Industry Co., Ltd. | Booster circuit |
| KR100342596B1 (ko) * | 1994-09-06 | 2002-12-05 | 오끼 덴끼 고오교 가부시끼가이샤 | 승압회로 |
| US5705946A (en) * | 1995-06-07 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Low power low voltage level shifter |
| US5883538A (en) * | 1996-11-13 | 1999-03-16 | Micron Technology, Inc. | Low-to-high voltage CMOS driver circuit for driving capacitive loads |
| KR20050122292A (ko) * | 2004-06-24 | 2005-12-29 | 삼성전자주식회사 | 듀티 비 개선을 위한 레벨 쉬프터 및 이를 이용한 레벨쉬프팅 방법. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723986A (en) | Level shifting circuit | |
| KR100218506B1 (ko) | 액정 표시 장치용 레벨 시프트 회로 | |
| JP3473745B2 (ja) | シフトレジスタ、および、それを用いた画像表示装置 | |
| JP3958322B2 (ja) | シフトレジスタ、およびアクティブマトリクス型表示装置 | |
| JP2016143428A (ja) | シフトレジスタ回路 | |
| US6850090B2 (en) | Level shifter | |
| US4958151A (en) | Display control circuit | |
| US20080001628A1 (en) | Level conversion circuit | |
| JPH01273417A (ja) | レベルシフト装置 | |
| EP0055073A1 (en) | Improvements in or relating to electronic clock generators | |
| JP5575871B2 (ja) | シフトレジスタ、信号線駆動回路、液晶表示装置 | |
| CN110634436A (zh) | 栅极驱动电路及显示面板 | |
| JP2005184774A (ja) | レベルシフト回路 | |
| WO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
| JP3396448B2 (ja) | ドライバ回路 | |
| JP3000571B2 (ja) | デューティ液晶駆動回路 | |
| TWI396384B (zh) | 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法 | |
| KR100271803B1 (ko) | 레벨변환회로 | |
| CN118074702B (zh) | 一种边沿检测加速电平转换电路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JPS5997222A (ja) | クロツクパルス発生回路 | |
| KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
| US6215344B1 (en) | Data transmission circuit | |
| KR0173943B1 (ko) | 볼테이지 더블러 | |
| JP3767752B2 (ja) | 画像表示装置 |