JPH0125272B2 - - Google Patents
Info
- Publication number
- JPH0125272B2 JPH0125272B2 JP55006990A JP699080A JPH0125272B2 JP H0125272 B2 JPH0125272 B2 JP H0125272B2 JP 55006990 A JP55006990 A JP 55006990A JP 699080 A JP699080 A JP 699080A JP H0125272 B2 JPH0125272 B2 JP H0125272B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- barrier
- photodiode
- electrode
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003860 storage Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000009825 accumulation Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 101100533803 Homo sapiens SLCO1B3 gene Proteins 0.000 description 1
- 102100022150 Lateral signaling target protein 2 homolog Human genes 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 101150026176 zfyve28 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像装置の信号電荷蓄積方法及び
構造に関する。近年、固体撮像装置の光感度、特
に青色光に対する感度を高くすることを目的とし
て、光電変換素子としてp−n接合形フオトダイ
オードを用い、さらには、光電変換された信号電
荷を蓄積するためのMOS電極を隣接して設け、
信号電荷の蓄積量を増加させる構造が一般に用い
られてきた。
構造に関する。近年、固体撮像装置の光感度、特
に青色光に対する感度を高くすることを目的とし
て、光電変換素子としてp−n接合形フオトダイ
オードを用い、さらには、光電変換された信号電
荷を蓄積するためのMOS電極を隣接して設け、
信号電荷の蓄積量を増加させる構造が一般に用い
られてきた。
前記従来例の構造及び動作方法を第1図、第2
図により説明する。
図により説明する。
第1図は光電変換素子としてp−n接合形フオ
トダイオード、信号転送手段として2相駆動電荷
結合装置を用いた従来の固体撮像装置の部分平面
図であり1−a,1−b,1−cは光電変換素
子、2は前記光電変換素子に入射した光により光
電変換された信号電荷を蓄積するためのMOS形
電荷蓄積部、3は信号電荷を信号電荷転送手段へ
移送するためのMOS形移送ゲート、4−a,4
−bは、2相駆動電荷結合装置の一方の相をなす
転送用電極、5−a,5−bは他の相をなす転送
用電極を各々示す。第2図aは、第1図に示すX
−X′にそつて装置を切断した場合の断面構造図
であり、7は半導体基板8と共にp−n接合形フ
オトダイオードを形成する基板と反対導電形の不
純物層、9は電荷蓄積用MOS形電極、13は9
に一定バイアスを印加するための電圧供給線、1
0は一定時間蓄積された信号電荷を電荷結合装置
へ移送するためのMOS形電荷移送ゲート、14
は電荷移送時にゲート10へ移送用電圧パルスを
供給するための電圧供給線、11,12は電荷結
合装置の転送電極、15は電極11,12へ電荷
転送用クロツクパルスを供給するための供給線、
16は電荷結合装置の埋込みチヤネルを形成する
基板8と反対導電形不純物層、17は基板8と同
一導電形の高濃度不純物層よりなるチヤネルスト
ツプス、35は絶縁層を各々示す。以上の構成要
素よりなる従来の固体撮像装置の動作原理を第2
図b,cに示すポテシヤル図により説明する。
今、電荷移送ゲート10が閉じた状態、即ち、供
給線14からほゞ基板電位がゲート10に供給さ
れている状態を考えると、ゲート10と絶縁層を
介して対向する半導体基板の表面のポテンシヤル
は破線20となり、p−n形フオトダイオード
7,8に入射した光により発生した信号電荷は一
定バイアスされた信号蓄積電極9と絶縁層を介し
て対向する半導体表面及びp−n接合形フオトダ
イオード内に閉じ込められ蓄積される。この場合
破線20及びチヤネルストツプ電位23が信号電
荷に対する障壁電位となる。今、p形半導体基板
を考えると、信号電荷は電子であり、7はn形不
純物層である。この場合、所定時間電子を蓄積し
た後供給線14を通じてゲート10に正の電圧を
印加するとゲート10に対向する基板8の表面ポ
テンシヤルは破線21のように変化し、蓄積され
た電子束18は電荷結合装置のチヤネル領域へ移
動する。破線22は信号電荷を含まない電荷結合
装置のチヤネルポテンシヤルを示す。蓄積された
電子の全てが移動すると、一定バイアスされた蓄
積電極9対向した半導体表面は空乏化されバイア
ス電圧に応じて、破線26に示す表面ポテンシヤ
ルを形成し、このポテンシヤルによりp−n接合
形フオトダイオードも又逆バイアスされる。次に
ゲート10が再び基板電位に戻されると、ゲート
10に対向した表面ポテンシヤルも、破線21に
戻り再び電荷の蓄積を開始する。一方、電荷結合
装置へ移動した信号電子束は、周知の転送動作に
より順次出力回路へ転送される。上述した従来例
においては、蓄積された信号電荷はp−n接合形
フオトダイオードにも蓄積されており、移送ゲー
ト10を開いて全ての信号電荷を、電荷結合装置
に移動させるのに要する時間は、移送ゲートから
最も遠距離に蓄えられているp−n接合部の電子
が移送ゲート下の半導体表面迄達する時間によつ
て決定される。従つて、、移送ゲート10が開い
ている期間が短かく、しかも信号電荷が蓄積され
ている領域が移送ゲートから長距離迄設けられて
いる場合には25に示すごとく一部の信号電荷が
蓄積領域に取り残される。この場合常に移送ゲー
トが開いている時間が一定であり、しかも入射す
る光が一定である場合には特性劣化の要因とはな
り得ないが、任意の蓄積期間に多量の光が入射
し、次の蓄積期間にはほとんど光が入射しない場
合においては、取り残された電荷によつて一種の
残像現象をもたらし又、移送ゲートの開いている
時間が変動することにより、移送されるべき電荷
の量も変動することにより、その結果解像度低下
等の特性劣化をもたらす。
トダイオード、信号転送手段として2相駆動電荷
結合装置を用いた従来の固体撮像装置の部分平面
図であり1−a,1−b,1−cは光電変換素
子、2は前記光電変換素子に入射した光により光
電変換された信号電荷を蓄積するためのMOS形
電荷蓄積部、3は信号電荷を信号電荷転送手段へ
移送するためのMOS形移送ゲート、4−a,4
−bは、2相駆動電荷結合装置の一方の相をなす
転送用電極、5−a,5−bは他の相をなす転送
用電極を各々示す。第2図aは、第1図に示すX
−X′にそつて装置を切断した場合の断面構造図
であり、7は半導体基板8と共にp−n接合形フ
オトダイオードを形成する基板と反対導電形の不
純物層、9は電荷蓄積用MOS形電極、13は9
に一定バイアスを印加するための電圧供給線、1
0は一定時間蓄積された信号電荷を電荷結合装置
へ移送するためのMOS形電荷移送ゲート、14
は電荷移送時にゲート10へ移送用電圧パルスを
供給するための電圧供給線、11,12は電荷結
合装置の転送電極、15は電極11,12へ電荷
転送用クロツクパルスを供給するための供給線、
16は電荷結合装置の埋込みチヤネルを形成する
基板8と反対導電形不純物層、17は基板8と同
一導電形の高濃度不純物層よりなるチヤネルスト
ツプス、35は絶縁層を各々示す。以上の構成要
素よりなる従来の固体撮像装置の動作原理を第2
図b,cに示すポテシヤル図により説明する。
今、電荷移送ゲート10が閉じた状態、即ち、供
給線14からほゞ基板電位がゲート10に供給さ
れている状態を考えると、ゲート10と絶縁層を
介して対向する半導体基板の表面のポテンシヤル
は破線20となり、p−n形フオトダイオード
7,8に入射した光により発生した信号電荷は一
定バイアスされた信号蓄積電極9と絶縁層を介し
て対向する半導体表面及びp−n接合形フオトダ
イオード内に閉じ込められ蓄積される。この場合
破線20及びチヤネルストツプ電位23が信号電
荷に対する障壁電位となる。今、p形半導体基板
を考えると、信号電荷は電子であり、7はn形不
純物層である。この場合、所定時間電子を蓄積し
た後供給線14を通じてゲート10に正の電圧を
印加するとゲート10に対向する基板8の表面ポ
テンシヤルは破線21のように変化し、蓄積され
た電子束18は電荷結合装置のチヤネル領域へ移
動する。破線22は信号電荷を含まない電荷結合
装置のチヤネルポテンシヤルを示す。蓄積された
電子の全てが移動すると、一定バイアスされた蓄
積電極9対向した半導体表面は空乏化されバイア
ス電圧に応じて、破線26に示す表面ポテンシヤ
ルを形成し、このポテンシヤルによりp−n接合
形フオトダイオードも又逆バイアスされる。次に
ゲート10が再び基板電位に戻されると、ゲート
10に対向した表面ポテンシヤルも、破線21に
戻り再び電荷の蓄積を開始する。一方、電荷結合
装置へ移動した信号電子束は、周知の転送動作に
より順次出力回路へ転送される。上述した従来例
においては、蓄積された信号電荷はp−n接合形
フオトダイオードにも蓄積されており、移送ゲー
ト10を開いて全ての信号電荷を、電荷結合装置
に移動させるのに要する時間は、移送ゲートから
最も遠距離に蓄えられているp−n接合部の電子
が移送ゲート下の半導体表面迄達する時間によつ
て決定される。従つて、、移送ゲート10が開い
ている期間が短かく、しかも信号電荷が蓄積され
ている領域が移送ゲートから長距離迄設けられて
いる場合には25に示すごとく一部の信号電荷が
蓄積領域に取り残される。この場合常に移送ゲー
トが開いている時間が一定であり、しかも入射す
る光が一定である場合には特性劣化の要因とはな
り得ないが、任意の蓄積期間に多量の光が入射
し、次の蓄積期間にはほとんど光が入射しない場
合においては、取り残された電荷によつて一種の
残像現象をもたらし又、移送ゲートの開いている
時間が変動することにより、移送されるべき電荷
の量も変動することにより、その結果解像度低下
等の特性劣化をもたらす。
本発明は前記従来の固体撮像装置の欠点を克服
した新しい構造の固体撮像装置を提供するもので
ある。
した新しい構造の固体撮像装置を提供するもので
ある。
本発明においては、光電変換領域と電荷蓄積領
域とを分離し、移送ゲートから電荷蓄積領域の最
も遠距離部迄の距離を短かくすることを可能なら
しめることにより、電荷移送時間を大幅に短縮さ
せることができる。
域とを分離し、移送ゲートから電荷蓄積領域の最
も遠距離部迄の距離を短かくすることを可能なら
しめることにより、電荷移送時間を大幅に短縮さ
せることができる。
本発明を一次元固体撮像装置に適用した第1の
実施例を第3図、第4図に示す。以下図により本
発明の特長を説明する。
実施例を第3図、第4図に示す。以下図により本
発明の特長を説明する。
第3図は本発明の第1の実施例の平面構成図で
あり、1−a,1−b,1−cは、光電変換領
域、2は電荷蓄積領域、3は移送ゲート、4−
a,4−b,5−a,5−bは各々対をなす2相
駆動電荷結合装置の転送電極、6はチヤネルスト
ツプを各々示し、従来例と同一番号にて示されて
いる。同図において従来例と大きく異なる点は、
29にて示す一定バイアスされた障壁電極が存在
することであるが、必ずしも特別に29を設ける
必要はないことが後に示されるが、ここでは説明
を容易にするために29を設けた構造を示した。
本発明の特徴を説明するために、第4図におい
て、第3図のX−X′にわたる断面構造図及びポ
テンシヤル分布図を示す。8は半導体基板を示
し、便宜上p形不純物半導体とする。7は基板8
と共にp−n接合形フオトダイオードを形成する
n形不純物層、30は電圧供給線を通じて一定バ
イアスされた障壁電極、9は電圧供給線13を通
じて一定バイアスされた蓄積電極、10は電圧供
給線14に送られる電圧により信号電荷を蓄積状
態に保持又は移送動作をせしめるための移送ゲー
ト、16は電荷転送用電荷結合装置のチヤネル領
域、15は電荷結合装置の転送電極、17はチヤ
ネルストツプス、35は絶縁層を各々示す。従来
例の場合と同様に、移送ゲート10がほゞ基板電
位に設定された状態を考える。
あり、1−a,1−b,1−cは、光電変換領
域、2は電荷蓄積領域、3は移送ゲート、4−
a,4−b,5−a,5−bは各々対をなす2相
駆動電荷結合装置の転送電極、6はチヤネルスト
ツプを各々示し、従来例と同一番号にて示されて
いる。同図において従来例と大きく異なる点は、
29にて示す一定バイアスされた障壁電極が存在
することであるが、必ずしも特別に29を設ける
必要はないことが後に示されるが、ここでは説明
を容易にするために29を設けた構造を示した。
本発明の特徴を説明するために、第4図におい
て、第3図のX−X′にわたる断面構造図及びポ
テンシヤル分布図を示す。8は半導体基板を示
し、便宜上p形不純物半導体とする。7は基板8
と共にp−n接合形フオトダイオードを形成する
n形不純物層、30は電圧供給線を通じて一定バ
イアスされた障壁電極、9は電圧供給線13を通
じて一定バイアスされた蓄積電極、10は電圧供
給線14に送られる電圧により信号電荷を蓄積状
態に保持又は移送動作をせしめるための移送ゲー
ト、16は電荷転送用電荷結合装置のチヤネル領
域、15は電荷結合装置の転送電極、17はチヤ
ネルストツプス、35は絶縁層を各々示す。従来
例の場合と同様に、移送ゲート10がほゞ基板電
位に設定された状態を考える。
本発明の第1の実施例においては障壁電極30
が設けられ、電極30と絶縁層35を介して対向
する半導体表面8−aは基板表面となつており、
蓄積電極9に加えられる一定バイアス電圧をVST
とすれば、障壁電極30に印加される一定バイア
スVBEはVST>VBEの関係を満すように保持しなけ
ればならない。この場合のポテンシヤル分布を第
4図bに示す。ゲート10がほぼ基板電位に保た
れている場合には移送ゲートが閉じた状態であり
ゲート10に対向する半導体表面8−cのポテン
シヤルは破線20により示される。又、電極30
に対向した半導体表面8−a、電極9に対向した
半導体表面8−bのポテンシヤルは各々破線3
2,26により示される。(その他の番号は従来
例に準ずる)。7,8により形成されたp−n接
合形フオトダイオードに入射した光により光電変
換された信号電荷(電子)はポテンシヤル障壁3
2を越えて蓄積領域8−bへ随時流入する。従つ
て光電変換された信号電荷は全て、蓄積電極9に
対向した半導体表面8−bにのみ蓄積される。所
定時間蓄積した後14を通じて移送ゲートに正電
圧VSH(>VST)を印加することにより領域8−c
の表面ポテンシヤルを破線21に示すように変動
させ、蓄積された信号電荷束をこの場合電荷結合
装置へ移送させる。
が設けられ、電極30と絶縁層35を介して対向
する半導体表面8−aは基板表面となつており、
蓄積電極9に加えられる一定バイアス電圧をVST
とすれば、障壁電極30に印加される一定バイア
スVBEはVST>VBEの関係を満すように保持しなけ
ればならない。この場合のポテンシヤル分布を第
4図bに示す。ゲート10がほぼ基板電位に保た
れている場合には移送ゲートが閉じた状態であり
ゲート10に対向する半導体表面8−cのポテン
シヤルは破線20により示される。又、電極30
に対向した半導体表面8−a、電極9に対向した
半導体表面8−bのポテンシヤルは各々破線3
2,26により示される。(その他の番号は従来
例に準ずる)。7,8により形成されたp−n接
合形フオトダイオードに入射した光により光電変
換された信号電荷(電子)はポテンシヤル障壁3
2を越えて蓄積領域8−bへ随時流入する。従つ
て光電変換された信号電荷は全て、蓄積電極9に
対向した半導体表面8−bにのみ蓄積される。所
定時間蓄積した後14を通じて移送ゲートに正電
圧VSH(>VST)を印加することにより領域8−c
の表面ポテンシヤルを破線21に示すように変動
させ、蓄積された信号電荷束をこの場合電荷結合
装置へ移送させる。
図にて明らかなように、蓄積電荷は領域8−b
にのみ貯えられているため、移送に要する時間は
蓄積電極長にのみ依存し、p−n接合形フオトダ
イオードの長さは制約条件とはならない。上記信
号電荷の移送に要する時間はたとえば、一電極
Modelにより理論的考察がなされており、蓄積電
極長をLSTとした場合LST 2に比例する。又p−n
接合形フオトダイオードの蓄積領域迄の長さを
LPNとすれば、おおむね(LST/LST+LPN)2の割合で、 従来例より信号電荷の移送時間が短縮できる。
にのみ貯えられているため、移送に要する時間は
蓄積電極長にのみ依存し、p−n接合形フオトダ
イオードの長さは制約条件とはならない。上記信
号電荷の移送に要する時間はたとえば、一電極
Modelにより理論的考察がなされており、蓄積電
極長をLSTとした場合LST 2に比例する。又p−n
接合形フオトダイオードの蓄積領域迄の長さを
LPNとすれば、おおむね(LST/LST+LPN)2の割合で、 従来例より信号電荷の移送時間が短縮できる。
本発明においては、光電変換素子と、光電変換
された信号電荷を蓄積する蓄積領域との間に、蓄
積領域の信号電荷に対して障壁となる一定のポテ
ンシヤルを形成することが特長であり、従つて、
第1の実施例は単なる一例であり、むしろ実際に
動作する立場からは、第5図に示す第2、第3、
第4の実施例の方が優位であると考えられる。第
5図aは、本発明の第2の実施例であり、36
は、半導体基板8と反対導電形の不純物層であ
り、絶縁層を介して蓄積電極9と対向した半導体
領域迄含んでおり、p−n接合形フオトダイオー
ド及び周知の埋込みチヤネル形電荷蓄積層の両方
を形成している。37は本発明の特徴である障壁
電位を形成するための基板と同一導電形不純物層
である。その他の番号については、本発明の第1
の実施例に準ずる。第2の実施例においては、第
1の実施例における障壁電極30の機能は、基板
と同一導電形不純物層37及び蓄積電極9の一部
分によつて担われており、特別の電圧及び電圧供
給線を必要としない。第2の実施例において、不
純物層37が電荷蓄積領域のポテンシヤルに対し
て障壁電位を形成することは、2相駆動電荷結合
装置における非対称ポテンシヤル形成構造を考え
れば明らかである。第2の実施例における固体撮
像装置としての動作原理及び、本発明の特長は、
第1の実施例と同様である。第5図bは本発明の
第3の実施例であり、38は本発明の特徴である
障壁電位を形成するための電極部分であり、40
は信号電荷蓄積電極部分であり38,40共に電
圧供給線39に共通結線され、一定バイアス電圧
が印加されている。同図の他の番号は本発明の第
1の実施例に準ずる。この場合、半導体基板8の
表面と障壁電極38の間に介在する絶縁層の厚さ
をtB、蓄積電極40との間に介在する絶縁層の厚
さtSTとすれば、必ずtB>tSTなる関係を満すよう絶
縁層が形成されており、MOS構造の表面ポテン
シヤル理論により、38に対向する半導体表面の
ポテンシヤルは40に対向する表面ポテンシヤル
に対して障壁電位を形成する。
された信号電荷を蓄積する蓄積領域との間に、蓄
積領域の信号電荷に対して障壁となる一定のポテ
ンシヤルを形成することが特長であり、従つて、
第1の実施例は単なる一例であり、むしろ実際に
動作する立場からは、第5図に示す第2、第3、
第4の実施例の方が優位であると考えられる。第
5図aは、本発明の第2の実施例であり、36
は、半導体基板8と反対導電形の不純物層であ
り、絶縁層を介して蓄積電極9と対向した半導体
領域迄含んでおり、p−n接合形フオトダイオー
ド及び周知の埋込みチヤネル形電荷蓄積層の両方
を形成している。37は本発明の特徴である障壁
電位を形成するための基板と同一導電形不純物層
である。その他の番号については、本発明の第1
の実施例に準ずる。第2の実施例においては、第
1の実施例における障壁電極30の機能は、基板
と同一導電形不純物層37及び蓄積電極9の一部
分によつて担われており、特別の電圧及び電圧供
給線を必要としない。第2の実施例において、不
純物層37が電荷蓄積領域のポテンシヤルに対し
て障壁電位を形成することは、2相駆動電荷結合
装置における非対称ポテンシヤル形成構造を考え
れば明らかである。第2の実施例における固体撮
像装置としての動作原理及び、本発明の特長は、
第1の実施例と同様である。第5図bは本発明の
第3の実施例であり、38は本発明の特徴である
障壁電位を形成するための電極部分であり、40
は信号電荷蓄積電極部分であり38,40共に電
圧供給線39に共通結線され、一定バイアス電圧
が印加されている。同図の他の番号は本発明の第
1の実施例に準ずる。この場合、半導体基板8の
表面と障壁電極38の間に介在する絶縁層の厚さ
をtB、蓄積電極40との間に介在する絶縁層の厚
さtSTとすれば、必ずtB>tSTなる関係を満すよう絶
縁層が形成されており、MOS構造の表面ポテン
シヤル理論により、38に対向する半導体表面の
ポテンシヤルは40に対向する表面ポテンシヤル
に対して障壁電位を形成する。
第5図cは、本発明の第4の実施例であり、第
1の実施例における障壁電極30を蓄積電極と同
一バイアス化可能ならしめる構造である。即ち、
障壁電極30と絶縁層を介して対向する半導体表
面に基板と同一導電形で、基板より高濃度な不純
物層43を形成することにより蓄積電極13に対
向する半導体表面ポテンシヤルに対して43の表
面ポテンシヤルを障壁電位化することを可能なら
しめた構造である。同図の他の番号は、本発明の
第1の実施例に準ずる。
1の実施例における障壁電極30を蓄積電極と同
一バイアス化可能ならしめる構造である。即ち、
障壁電極30と絶縁層を介して対向する半導体表
面に基板と同一導電形で、基板より高濃度な不純
物層43を形成することにより蓄積電極13に対
向する半導体表面ポテンシヤルに対して43の表
面ポテンシヤルを障壁電位化することを可能なら
しめた構造である。同図の他の番号は、本発明の
第1の実施例に準ずる。
なお本発明を実現する構造は前記4つの実施例
に限られるものではない。たとえば、第5図aの
不純物層37は36を光電変換領域と蓄積領域と
に分離形成し、基板8の表面を残すことによつて
不純物層37を省略することも可能である。さら
に信号電荷を出力回路へ送り出す手段としては、
必ずしも電荷結合装置に限られるものではなく、
バケツトブリゲードデバイス等、他の手段であつ
てもかまわない。
に限られるものではない。たとえば、第5図aの
不純物層37は36を光電変換領域と蓄積領域と
に分離形成し、基板8の表面を残すことによつて
不純物層37を省略することも可能である。さら
に信号電荷を出力回路へ送り出す手段としては、
必ずしも電荷結合装置に限られるものではなく、
バケツトブリゲードデバイス等、他の手段であつ
てもかまわない。
本発明を実現するに際し、特別の製造プロセス
を全く必要とせずに従来技術で実現できることは
前述の説明及び断面構造図を参照すれば明白であ
る。
を全く必要とせずに従来技術で実現できることは
前述の説明及び断面構造図を参照すれば明白であ
る。
第1図は固体撮像装置の従来例の平面構成略
図、第2図aは第1図のX−X′断面構造図、第
2図bは信号電荷の蓄積期間のポテンシヤル分布
図、第2図cは信号電荷を電荷結合装置へ移送す
る期間のポテンシヤル分布図、第3図は本発明の
第1の実施例の平面構成略図、第4図aは第3図
のX−X′断面構造図、第4図bは信号蓄積期間
における本発明を実施したポテンシヤル分布図、
第4図cは信号電荷を電荷結合装置に移送する期
間の本発明のポテンシヤル分布図、第5図aは本
発明の第2の実施例の断面構造図、第5図bは本
発明の第3の実施例を示す断面構造図、第5図c
は本発明の第4の実施例を示す断面構造図であ
る。 8……基板、9……蓄積電極、10……移送ゲ
ート、15……転送電極、17……チヤンネルス
トツプ、29,30,38……障壁電極、32…
…障壁電位、37,43……障壁不純物層。
図、第2図aは第1図のX−X′断面構造図、第
2図bは信号電荷の蓄積期間のポテンシヤル分布
図、第2図cは信号電荷を電荷結合装置へ移送す
る期間のポテンシヤル分布図、第3図は本発明の
第1の実施例の平面構成略図、第4図aは第3図
のX−X′断面構造図、第4図bは信号蓄積期間
における本発明を実施したポテンシヤル分布図、
第4図cは信号電荷を電荷結合装置に移送する期
間の本発明のポテンシヤル分布図、第5図aは本
発明の第2の実施例の断面構造図、第5図bは本
発明の第3の実施例を示す断面構造図、第5図c
は本発明の第4の実施例を示す断面構造図であ
る。 8……基板、9……蓄積電極、10……移送ゲ
ート、15……転送電極、17……チヤンネルス
トツプ、29,30,38……障壁電極、32…
…障壁電位、37,43……障壁不純物層。
Claims (1)
- 【特許請求の範囲】 1 1導電形半導体基板に反対導電形不純物層を
形成して成るp−n接合形フオトダイオードと、
前記フオトダイオードの側方の前記基板上に絶縁
層を介して配設され、前記フオトダイオードにお
いて光電変換された信号電荷を蓄積するための電
位井戸を前記半導体基板内又は前記絶縁層との界
面に形成するための導電性蓄積用電極と、この蓄
積用電極に隣接して絶縁層を介して設けられ前記
信号電荷を移送するための導電性電極と、この導
電性電極により移送された信号電荷を信号検出回
路に送り出す手段とを具備する固体撮像装置にお
いて、前記フオトダイオードと前記電位井戸との
間に信号電荷にとつて前記電位井戸の電位に対し
て障壁となる障壁電位を形成し、前記障壁電位に
よりフオトダイオードの電位を規定することによ
り、前記フオトダイオードで光電変換された信号
電荷は随時前記電位井戸に流し出されて蓄積され
るようにしたことを特徴とする固体撮像装置。 2 前記障壁電位が、前記フオトダイオードに隣
接して前記半導体基板上に絶縁膜を介して障壁用
電極を配設し、この障壁用電極に所定の電圧を印
加することにより形成されることを特徴とする特
許請求の範囲第1項記載の固体撮像装置。 3 前記障壁電位が、前記フオトダイオードに隣
接して前記1導電形半導体基板と同一導電形不純
物層を形成し、この同一導電形不純物層を絶縁膜
を介して一定電位に保たれた導電性電極で覆うこ
とにより形成されることを特徴とする特許請求の
範囲第1項記載の固体撮像装置。 4 前記障壁電位が、前記電位井戸の電荷に対す
るポテンシヤルより高くかつ基板ポテンシヤルよ
り低くなるように設定されることを特徴とする特
許請求の範囲第1項記載の固体撮像装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP699080A JPS56104582A (en) | 1980-01-25 | 1980-01-25 | Solid image pickup device |
GB8101489A GB2069237B (en) | 1980-01-25 | 1981-01-19 | Solid state image-sensing device |
DE3101803A DE3101803C2 (de) | 1980-01-25 | 1981-01-21 | Festkörper-Bildabtastvorrichtung |
US06/227,935 US4389661A (en) | 1980-01-25 | 1981-01-23 | Solid state image-sensing device capable of shifting signal charges to a charged transfer region at a high speed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP699080A JPS56104582A (en) | 1980-01-25 | 1980-01-25 | Solid image pickup device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56104582A JPS56104582A (en) | 1981-08-20 |
JPH0125272B2 true JPH0125272B2 (ja) | 1989-05-17 |
Family
ID=11653574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP699080A Granted JPS56104582A (en) | 1980-01-25 | 1980-01-25 | Solid image pickup device |
Country Status (4)
Country | Link |
---|---|
US (1) | US4389661A (ja) |
JP (1) | JPS56104582A (ja) |
DE (1) | DE3101803C2 (ja) |
GB (1) | GB2069237B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160081A (en) * | 1980-05-14 | 1981-12-09 | Matsushita Electronics Corp | Solid state image pickup apparatus |
JPS5819080A (ja) * | 1981-07-27 | 1983-02-03 | Sony Corp | 固体撮像素子 |
JPS5847378A (ja) * | 1981-09-17 | 1983-03-19 | Canon Inc | 撮像素子 |
JPS59124764A (ja) * | 1983-01-05 | 1984-07-18 | Nec Corp | 半導体光電変換素子 |
JPS6057780A (ja) * | 1983-09-07 | 1985-04-03 | Toshiba Corp | 固体撮像装置およびその製造方法 |
EP0157376A3 (en) * | 1984-04-02 | 1987-09-02 | Honeywell Inc. | Charge transfer device and method |
US4695715A (en) * | 1985-12-12 | 1987-09-22 | Northrop Corporation | Infrared imaging array employing metal tabs as connecting means |
US4916306A (en) * | 1988-07-14 | 1990-04-10 | Tektronix | Device for detecting spatial variation in the intensity of electromagnetic radiation |
US4928003A (en) * | 1988-07-15 | 1990-05-22 | Tektronix, Inc. | Charge-coupled device for detecting spatial variation in the intensity of electromagnetic radiation |
US5043571A (en) * | 1988-08-01 | 1991-08-27 | Minolta Camera Kabushiki Kaisha | CCD photosensor and its application to a spectrophotometer |
JPH0766961B2 (ja) * | 1988-10-07 | 1995-07-19 | 三菱電機株式会社 | 固体撮像素子 |
JPH02174473A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 固体撮像素子 |
JP3146526B2 (ja) * | 1991-07-09 | 2001-03-19 | ソニー株式会社 | Ccd撮像素子 |
JPH05251684A (ja) * | 1991-11-25 | 1993-09-28 | Eastman Kodak Co | ブルーミング防止特性を向上させたccd画像センサ |
JP3318814B2 (ja) * | 1995-03-15 | 2002-08-26 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
JP3214428B2 (ja) * | 1998-01-05 | 2001-10-02 | 日本電気株式会社 | カラーリニアイメージセンサおよびその駆動方法 |
US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3866067A (en) * | 1973-05-21 | 1975-02-11 | Fairchild Camera Instr Co | Charge coupled device with exposure and antiblooming control |
DE2501934C2 (de) * | 1974-01-25 | 1982-11-11 | Hughes Aircraft Co., Culver City, Calif. | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens |
GB1592373A (en) * | 1976-12-30 | 1981-07-08 | Ibm | Photodetector |
JPS5451318A (en) * | 1977-09-29 | 1979-04-23 | Sony Corp | Solid pickup unit |
JPS5846068B2 (ja) * | 1978-02-06 | 1983-10-14 | フエアチヤイルド・カメラ・エンド・インスツルメント・コ−ポレ−シヨン | 電荷結合型装置 |
JPS5685981A (en) * | 1979-12-15 | 1981-07-13 | Sharp Corp | Solid image pickup apparatus |
-
1980
- 1980-01-25 JP JP699080A patent/JPS56104582A/ja active Granted
-
1981
- 1981-01-19 GB GB8101489A patent/GB2069237B/en not_active Expired
- 1981-01-21 DE DE3101803A patent/DE3101803C2/de not_active Expired
- 1981-01-23 US US06/227,935 patent/US4389661A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3101803A1 (de) | 1982-01-07 |
DE3101803C2 (de) | 1983-12-15 |
JPS56104582A (en) | 1981-08-20 |
GB2069237B (en) | 1984-02-01 |
US4389661A (en) | 1983-06-21 |
GB2069237A (en) | 1981-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0125272B2 (ja) | ||
JPS5917581B2 (ja) | 固体撮像装置 | |
US9236407B2 (en) | Image sensor | |
JPH0381351B2 (ja) | ||
JPH0318793B2 (ja) | ||
JP2006054263A (ja) | 固体撮像装置およびその製造方法 | |
US6001668A (en) | Method of fabricating a image sensor having ITO electrodes with overlapping color filters for increased sensitivity | |
JPS6156583A (ja) | 固体撮像装置 | |
JPH06181302A (ja) | Ccd映像素子 | |
US6455345B1 (en) | Charge transfer device and a manufacturing process therefor | |
JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
JP2964571B2 (ja) | 固体撮像素子 | |
KR100997328B1 (ko) | 이미지센서 및 그 제조방법 | |
JPH0430192B2 (ja) | ||
JPS627751B2 (ja) | ||
JPS6160592B2 (ja) | ||
JP2901328B2 (ja) | 固体撮像素子 | |
JP2909158B2 (ja) | 電荷結合装置 | |
KR20070076887A (ko) | 높은 감도 및 전송 특성을 갖는 이미지 센서 및 그 제조방법 | |
JP2006121112A (ja) | 固体撮像装置およびその駆動方法 | |
JPH0228904B2 (ja) | ||
JP3590944B2 (ja) | 電荷結合型半導体装置 | |
JPH0250480A (ja) | 固体撮像装置 | |
JPH0421351B2 (ja) | ||
JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 |