JPH01185849A - 光学的情報記録装置の半導体レーザ出力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 光デイスク装置等の光学的情報記録再生装置の半導体レ
ーザ出力制御回路に関する。

（従来技術） 光デイスク装置等の光学的情報記録再生装置において記
録、再生、消去用光源として用いられる半導体レーザの
出力を制御する回路としては第１９図に示すようなもの
がある。この回路では光検出回路２は半導体レーザ１か
ら後方に射出された光の強さを検出してその平均値を電
圧Ｖｐｄとして出力する。光学的情報記録再生装置が記
録媒体から情報を再生する再生時にはこの電圧Ｖｐｄが
比較器３にて切り換え信号により基準電源４の基準電圧
Ｖ　ｒｅｆ　ｌと比較され、その出力で直流バイアス電
流回路６から電流加算回路７を通して半導体レーザ１へ
出力される直流バイアス電流Ｉｂが制御されることによ
って半導体レーザ１の出力が再生パワーに制御される。

光学的情報記録再生装置が記録媒体上の情報を消去する
消去時には光検出回路２の出力電圧Ｖｐｄは比較器３に
て切り換え信号により基準電源５の基準電圧Ｖｒａｆ２
と比較され、その出力でパルス電流回路８がモードコン
トロール信号により電流加算回路７を通して半導体レー
ザ１へ出力する一定電流Ｉｐｃが制御されることによっ
て半導体レーザ１の出力が消去パワーに制御される。光
学的情報記録再生装置が記録媒体に情報を記録する記録
時にはパルス電流回路８はモードコントロール信号によ
り変調信号で変調したパルス電流工ρを電流加算回路７
を通して半導体レーザ１へ出力し、このパルス電流Ｉｐ
は基準電源９の基準電圧Ｖｒｅｆ３によって必要な記録
パワーに対応した値に決定される。記録時には光検出回
路２の出力電圧Ｖｐｄが再生時より大きくなるため、基
準電源４の基１！！電圧Ｖ　ｒｅｆ　１も再生時より大
きくされて直流バイアス電流Ｉｂが再生時と同等になる
。

しかしこの光学的情報記録装置の半導体レーザ出力制御
回路では再生時に直流バイアス電流回路６からの直流バ
イアス電流Ｉｂを光検出回路２の出力信号の負帰還で制
御し、記録時にパルス電流回路８からのパルス電流ＩＰ
を基準電源９の基準電圧Ｖｒｅｆ３のみによって決定す
るので、記録パワーの調整は半導体レーザパワー測定器
などを用いて半導体レーザ１の出力パワーを実測しなが
ら基準電源９の基準電圧Ｖｒｅｆ３を調整しなくてはな
らない。しかも調整時の半導体レーザ１の周囲温度と動
作時の半導体レーザ１の周囲温度が違うことにより半導
体レーザ１の出力を調整しても動作時には半導体レーザ
１の出力が変化していて再び調整が必要となり、調整が
複雑になる。また光学的情報記録再生装置において異な
る記録パワー、再生パワーを必要とする複数種類の記録
媒体が使用される場合には基準電源４，５．９の基準電
圧を切り換えるための回路が必要となり、回路規模が大
きくなり、かつ調整箇所が増えてしまう。更に光検出回
路２の出力電圧は半導体レーザがオフの時もＯにならな
いので、光検出回路２はオフセットを除去するための調
整回路を設けて調整しなければならない。

（目　的） 本発明は上記欠点を改善し、簡単な回路構成で調整が容
易であるとともに温度変化による記録パワーのばらつき
を緩和できる光学的情報記録装置の半導体レーザ出力制
御回路を提供することを目的とする。

（構　成） 本発明は第１図に示すように光検出回路１１と、減算器
１２と、出力値が可変可能な基準値発生回路１３と、増
幅器１４と、直流バイアス電流回路１５と、制御信号が
可変可能な第１の制御信号発生回路１６と、パルス電流
回路１７と、制御信号が可変可能な第２の制御信号発生
回路１８と、電流加算回路１９と、制御手段２０とを備
えている。

光検出回路１１は光学的情報記録装置における半導体レ
ーザ２１の出力光を検出してその平均値を出力し、減算
器１２は光検出回路１１の出力信号から所定の値を減算
する。基準値発生回路１３は減算器１２に所定の値を出
力し、増幅器１４は減算器１２の出力信号を増幅する。

直流バイアス電流回路１５は直流バイアス電流を出力し
、第１の制御信号発生回路１６は直流バイアス電流回路
１５の出力を制御する制御信号を出力し、パルス電流回
路１７はパルス電流を出力する。第２の制御信号発生回
路１８はパルス電流回路１７の出力を制御する制御信号
を出力し、電流加算回路１９は直流バイアス電流回路１
５からの直流バイアス電流とパルス電流回路１７からの
パルス電流を加算して半導体レーザ２１に供給する。制
御手段２０は記憶手段を有していて該記憶手段に記憶さ
れた基準値と増幅器１４の出力信号を比較してその比較
結果に基づいて基準値発生回路１３と第１及び第２の制
御信号発生回路１６．１８を制御する。

そして光学的情報記録装置の記録及び／又は消去動作以
前に、半導体レーザ２１の出力を記録及び／又は消去の
目標値にせしめる前記パルス電流のピーク値及び／又は
前記一定電流に対する制御手段２０から第２の制御信号
発生回路１８への制御信号を、光検出回路１１の出力信
号と前記記憶手段に記憶された第１．第２の基準値と比
較することにより求めて前記記憶手段に保持し、これら
の値を前記光学的情報記録装置の記録及び／又は消去動
作に対応して第２の制御信号発生回路１８に出力する。

第２図は本発明の一実施例を示す。

この実施例は光デイスク装置等の光学的情報記録再生装
置において記録、再生、消去用光源として用いられる半
導体レーザの出力を制御する回路であり、その半導体レ
ーザ３１から後方へ射出された光の強度を検出してその
平均値Ｖｐを出力する光検出回路３２と、この光検出回
路３２の出力信号ＶＰから所定の基準値ｖ１を減算する
減算器３３と、この減算器３３へ出力信号を基準値Ｖｌ
として出力するディジタル／アナログ（Ｄ／Ａ）変換器
３４と、減算器３３の出力信号ＶＣｍｐを所定の増幅度
Ａで増幅する増幅器３５と、この増幅器３５の出力信号
Ｖａをアナログ／ディジタル（Ａ／Ｄ）変換するアナロ
グ／ディジタル（Ａ／Ｄ）変換器３６と、光学的情報記
録再生装置が記録媒体から情報を再生する再生時に半導
体レーザ３１へ供給する直流バイアス電流Ｉｂを出力す
る直流バイアス電流回路３８と、この直流バイアス電流
回路３８の出力を制御する電圧■２を出力するＤ／Ａ変
換器３９と、光学的情報記録再生装置が記録媒体に情報
を記録する記録時に記録信号によって変調されたパルス
電流ＩＰを半導体レーザ３１に供給するパルス電流回路
４０と、このパルス電流回路４０の出力ＩＰと直流バイ
アス電流回路３８からの直流バイアス電流Ｉｂを加算し
て半導体レーザ３１へ供給する電流加算回路３７と、パ
ルス電流回路４０の出力Ｉｐのピーク値を制御する電圧
ｖ３を出力するＤ／Ａ変換器４１と、Ａ／Ｄ変換器３６
の出力信号ＡＤによりＤ／Ａ変換器３４，３９゜４１を
制御し且つメモリ４３を持つプロセッサ（マイクロコン
ピュータ）４２とにより構成されている。ここでパルス
電流回路４０は３つのモードを持ち、プロセッサ４２か
らのモードコントロール信号によりそのいずれかのモー
ドに切り換えられる。この３つのモードは第１のモード
が変調信号によって変調されたパルス電流ｒｐを出力す
るモードであり、第２のモードが変調信号に関係なく前
記パルス電流ＩＰのピーク値と等しい一定の電流Ｉｐｃ
を出力するモードであり、第３のモードが電流を出力し
ないモードである。第１のモードは光学的情報記録再生
装置が記録媒体に情報を記録する記録時に使用され、第
２のモードは記録パワー／消去パワ、−のセット時及び
消去時に使用され、第３のモードは光学的情報記録再生
装置が記録媒体から情報を再生する再生時に使用される
。

次にこの実施例の動作について説明する。

この実施例の動作は記録パワーの設定及び消去パワーの
設定と、再生時の再生パワー制御と、消去時の消去パワ
ー制御と、記録時の記録パワー制御がある。まず第７図
乃至第１８図を説明する。

第７図乃至第９図は記録パワー設定時における光検出回
路３２の出力信号ＶＰ、減算器３３の出力信号Ｖｃｍρ
、Ｄ／Ａ変換器３４の出力信号ｖ１及び増幅器３５の出
力信号Ｖａの関係を示したものである。記録時のＶｐの
値をＶｗとすると、■１はＡ＊（Ｖｗ−Ｖｌ）がＡ／Ｄ
変換器３６の入力電圧の上限値Ｖａｌｉｍより小さい値
となるような値とし、このときのｖｌの値をＶｌｗとす
る。第１０図乃至第１２図は消去パワー設定時及び消去
パワー制御時における光検出回路３２の出力信号Ｖｐ、
減算器３３の出力信号Ｖａｍｐ、　Ｄ／Ａ変換器３４の
出力信号Ｖｌ及び増幅器３５の出力信号Ｖａの関係を示
したものである。消去時のＶｐの値をＶｅとすると、■
１はＡｓ（Ｖｅ−Ｖｌ）がＡ／Ｄ変換器３６の入力電圧
の上限値Ｖ　ａｌｉｍより小さい値となるような値とし
、このときのｖｌの値をＶｉａとする。第１３図乃至第
１５図は再生パワー制御時における光検出回路３２の出
力信号Ｖｐ、　ｗｔ算器３３の出力信号Ｖｃｍｐ、　Ｄ
／Ａ変換器３４の出力信号ｖ１及び増幅器３５の出力信
号Ｖａの関係を示したものである。再生時のＶｐの値を
Ｖｒとすると、増幅器３５の増幅率ＡはＡ　拳（Ｖｒ　
−Ｖｌｏｆｆ）＜Ｖａｌｉ＋ｍの条件を満足するような
大きさに設定しである。Ｖ　１ｏｆｆは後述する。第１
６図乃至第１８図は記録パワー制御時における光検出回
路３２の出力信号Ｖｐ、減算器３３の出力信号Ｖｃｍｐ
、Ｄ／Ａ変換器３４の出力信号ｖ１及び増幅器３５の出
力信号Ｖａの関係を示したものである。

記録パワーの設定及び消去パワーの設定はｉｔｓオン時
に毎回実施され、このときプロセッサ４２は第３図に示
すように最初に出力ポートＰＩ、　Ｐ２゜Ｐ３から各Ｄ
／Ａ変換器３４，３９．４１の出力Ｖｌ、Ｖ２．Ｖ３が
零となるデータを出力し、パルス電流回路４０のモード
をモードコントロール信号により前記第２のモードに設
定する。したがってパルス電流回路４０は変調信号に関
係なく前記パルス電流ＩＰのピーク値と等しい一定の電
流Ｉｐｃを出力するモードとなるが、Ｄ／Ａ変換器４１
の出力ｖ３が零になることにより出力電流工ρＣが零に
なり、また直流バイアス電流回路３８はＤ／Ａ変換器３
９の出力ｖ２が零になることにより出力電流Ｉｂが零に
なる。半導体レーザ３１はパルス電流回路４０の出力電
流■ｐと直流バイアス電流回路３８の出力電流Ｉｂが電
流加算回路３７で加算されて供給されるが、これが零で
あるから出力がオフとなる。しかし光検出回路３２はオ
フセットがあり、これが減算器３３でＤ／Ａ変換器３４
の出力Ｖｌと比較されてその比較結果が増幅器３５で増
幅されてＡ／Ｄ変換器３６によりＡ／Ｄ変換されるから
、Ａ／Ｄ変換器３６の出力ＡＤは零にならない、そこで
プロセッサ４２はＡＤ＝Ｏとなるように出力ポートＰ１
の出力データＤＡＩを増減させ、ＡＤ＝Ｏとなったとき
のＤＡＩの値ＤＡＩｏｆｆをメモリ４３に記憶しておく
、このＡＤ＝０のときのＶｌの値をＶ　１ｏｆｆとする
。次にプロセッサ４２はメモリ４３に記憶したＤＡｌｏ
ｆｆと第１の基準値ＤＡ１ｗを加算してその加算値を■
１がＶｏｗとなるデータとして出力ポートＰ１より出力
し、ＡＤの値がＡ　＊　（Ｖｗ　−Ｖｌｗ）に対応する
所定値になるまでポートＰ３の出力データＤＡ３を増減
し、ＡＤの値が所定値になったときのポートＰ３の出力
データＤＡ３の値をＤＡ３ｗとしてメモリ４３に記憶す
る０以上のシーケンスにより記録パワーの設定が終了す
る０次にプロセッサ４２はポートＰ３の出力データＤＡ
３の値を０とし、Ｄ／Ａ変換器３４の出力ｖ１がＶｉａ
となるデータＤＡＩ＝ＤＡ１ｅ＋ＤＡ１ｏｆｆ（第２の
基準値）をポートＰＩより出力する。そしてプロセッサ
４２はＡＤの値がＡ傘（Ｖｅ−Ｖｉｅ）に対応する所定
値になるまでポートＰ３の出力データＤＡ３を変化させ
、ＡＤの値が所定値になったときのポートＰ３の出力デ
ータＤＡ３の値をＤＡ３ｅとしてメモリ４３に記憶する
。以上のシーケンスにより消去パワーの設定が終了する
。

再生時における半導体レーザ３１の出力パワー制御はプ
ロセッサ４２が第４図に示すように行う。

すなわちプロセッサ４２は前述のメモリ４３に記憶した
Ｄ　Ａ　１ｏｆｆを出力ポートＰ１より出力し、ＡＤの
値がｉｓ、　＊　（Ｖ　ｒ　−Ｖ　１ｏｆｆ）に対応す
る値になるようにポートＰ２の出力データＤＡ２を増減
することによって、再生時の半導体レーザ３１の出力パ
ワー制御を行う。このときプロセッサ４２はパルス電流
回路４０のモードをモードコントロール信号により前記
第３のモードに設定し、パルス電流回路４０は電流を出
力しない。

また記録時にはプロセッサ４２はパルス電流回路４０の
モードをモードコントロール信号により前記第１のモー
ドに設定し、パルス電流回路４０は変調信号によって変
調されたパルス電流ＩＰを出力する。このとき第１６図
乃至第１８図に示すように光検出回路３２の出力信号Ｖ
ｐの値がＶｄとなり、プロセッサ４２は第５図に示すよ
うにポートＰ１よりデータＤ　Ａ１ｏｆｆ＋　Ｄ　Ａｌ
ｗを出力し、ポートＰ２よりＤＡ２ｒを出力してポート
Ｐ３よりＤＡ３ｖを出力する。そしてプロセッサ４２は
Ｖｃ■ｐ（＝Ｖｄ−Ｖｌｏｆｆ）がＶ　ｒ　−Ｖ　１ｏ
ｆｆ　Ｌニー等しくなるようにポートＰ１の出力データ
ＤＡＩを制御することにより半導体レーザ３１の記録パ
ワーを制御する。光学的情報記録装置の記録動作が終了
すると、プロセッサ４２はポートＰｌの出力データをＤ
　Ａ　１ｏｆｆとし、ポートＰ３の出力データをＤＡ３
ｗとする。

また消去時にはプロセッサ４２はパルス電流回路４０の
モートをモードコントロール信号により前記第２のモー
ドに設定し、パルス電流回路４０は一定電流Ｉｐｃを出
力する。そしてプロセッサ４２は第６図に示すようにポ
ートＰｉよりデータＤＡ　１ｏｆｆ　＋　Ｄ　Ａ　ｌｅ
を出力し、ポートＰ２の出力データをＯとしてポートＰ
３よりＤＡ３％Ｉを出力する。

プロセッサ４２はＶｃＢがＶ　ｅ　−Ｖ　１ｏｆｆ　ニ
等しくなるようにポートＰＬの出力データＤＡＩを制御
することにより半導体レーザ３１の記録パワーを制御す
る。光学的情報記録装置の消去動作が終了すると、プロ
セッサ４２はポー）−ＰＩの出力データをＤＡｌｏｆｆ
とし、ポートＰ２の出力データをＤＡｌｒとしてポート
Ｐ３の出力データをＯとする。

この実施例によれば回路のオフセットの除去、半導体レ
ーザ３１の出力パワーの調整を記録、消去動作以前に行
うことができるので、動作時と調整時の半導体レーザ出
力のくいちがいがなくなる。

また半導体レーザ３１の出力パワー設定データを変更す
るだけで半導体レーザ３１の出力パワーを変更でき、か
つ半導体レーザ３１の出力パワー設定データを記憶手段
に複数持つことで回路変更なしに半導体レーザ３１の出
力パワーを複数に制御できる。

なお、上記実施例では基準値発生回路や制御信号発生回
路としてＤ／Ａ変換器３４，３９．４１を用いたが、こ
れらは制御手段により出力を可変できる電圧発生回路な
どでもよい。

（効　果） 以上のように本発明によれば光学的情報記録装置におけ
る半導体レーザの出力光を検出してその平均値を出力す
る光検出回路と、この光検出回路の出力信号から所定の
値を減算する減算器と、この減算器に前記所定の値を出
力し該所定の値が可変可能な基準値発生回路と、前記減
算器の出力信号を増幅する増幅器と、直流バイアス電流
を出力する直流バイアス電流回路と、この直流バイアス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第１の制御信号発生回路と、パルス電流ま
たは一定電流を出力するパルス電流回路と、このパルス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第２の制御信号発生回路と、前記直流バイ
アス回路からの直流バイアス電流と前記パルス電流回路
からのパルス電流または一定電流を加算して前記半導体
レーザに供給する電流加算回路と、記憶手段を有し該記
憶手段に記憶された基準値と前記増幅器の出力信号を比
較してその比較結果に基づいて前記基準値発生回路と前
記第１及び第２の制御信号発生回路を制御する制御手段
とを備え、前記光学的情報記録装置の記録及び／又は消
去動作以前に、前記半導体レーザの出力を記録及び／又
は消去の目標値にせしめる前記パルス電流のピーク値及
び／又は前記一定電流に対する前記制御手段から前記第
２の制御信号発生回路への制御信号を、前記光検出回路
の出力信号と前記記憶手段に記憶された第１．第２の基
準値と比較することにより求めて前記記憶手段に保持し
、これらの値を前記光学的情報記録装置の記録及び／又
は消去動作に対応して前記第２の制御信号発生回路に出
力するので、光学的情報記録装置の記録及び／又は消去
動作以前に半導体レーザの出力パワーを設定して周囲温
度に振られることなく安定した記録パワー及び／又は消
去パワーを出力できる。また回路構成が簡単で半導体レ
ーザの出力パワーを回路変更なしに多段階に制御するこ
とができ、回路オフセットも動作前に求めて除去するた
めに光検出回路の誤差がなくなる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例を示すブロック図、第３図は同実施例にお
けるプロセッサの記録パワー及び消去パワー設定時の処
理フローを示すフローチャート、第４図は同実施例にお
けるプロセッサの再生時の処理フローを示すフローチャ
ート、第５図は同実施例におけるプロセッサの記録時の
処理フローを示すフローチャート、第６図は同実施例に
おけるプロセッサの消去時の処理フローを示すフローチ
ャート、第７図乃至第９図は上記実施例の記録パワー設
定時の各部信号の関係を示す波形図、第１０図乃至第１
２図は上記実施例の消去パワー設定時及び消去パワー制
御時の各部信号の関係を示す波形図、第１３図乃至第１
５図は上記実施例の再生パワー制御時の各部信号の関係
を示す波形図、第１６図乃至第１８図は上記実施例の記
録パワー制御時の各部信号の関係を示す波形図、第１９
図は従来回路を示すブロック図である。 １１・・・光検出回路、１２・・・減算器、１３・・・
基準値発生回路、１４・・・増幅器、１５・・・直流バ
イアス電流回路、１６・・・第１の制御信号発生回路、
１７・・・パルス電流回路、１８・・・第２の制御信号
発生回路、１９・・・電流加算回路、２０・・・制御手
段、２１・・・半導体レーザ。 ｈ　Ｄ　図 怖７霧　　　　　壺ざ史 σ

Claims (1)

【特許請求の範囲】
1. 光学的情報記録装置における半導体レーザの出力光を検
   出してその平均値を出力する光検出回路と、この光検出
   回路の出力信号から所定の値を減算する減算器と、この
   減算器に前記所定の値を出力し該所定の値が可変可能な
   基準値発生回路と、前記減算器の出力信号を増幅する増
   幅器と、直流バイアス電流を出力する直流バイアス電流
   回路と、この直流バイアス電流回路の出力を制御する制
   御信号を出力し該制御信号が可変可能な第１の制御信号
   発生回路と、パルス電流または一定電流を出力するパル
   ス電流回路と、このパルス電流回路の出力を制御する制
   御信号を出力し該制御信号が可変可能な第２の制御信号
   発生回路と、前記直流バイアス回路からの直流バイアス
   電流と前記パルス電流回路からのパルス電流または一定
   電流を加算して前記半導体レーザに供給する電流加算回
   路と、記憶手段を有し該記憶手段に記憶された基準値と
   前記増幅器の出力信号を比較してその比較結果に基づい
   て前記基準値発生回路と前記第１及び第２の制御信号発
   生回路を制御する制御手段とを備え、前記光学的情報記
   録装置の記録及び／又は消去動作以前に、前記半導体レ
   ーザの出力を記録及び／又は消去の目標値にせしめる前
   記パルス電流のピーク値及び／又は前記一定電流に対す
   る前記制御手段から前記第２の制御信号発生回路への制
   御信号を、前記光検出回路の出力信号と前記記憶手段に
   記憶された第１、第２の基準値と比較することにより求
   めて前記記憶手段に保持し、これらの値を前記光学的情
   報記録装置の記録及び／又は消去動作に対応して前記第
   ２の制御信号発生回路に出力することを特徴とする光学
   的情報記録装置の半導体レーザ出力制御回路。