JPH01185849A - 光学的情報記録装置の半導体レーザ出力制御回路 - Google Patents
光学的情報記録装置の半導体レーザ出力制御回路Info
- Publication number
- JPH01185849A JPH01185849A JP63010179A JP1017988A JPH01185849A JP H01185849 A JPH01185849 A JP H01185849A JP 63010179 A JP63010179 A JP 63010179A JP 1017988 A JP1017988 A JP 1017988A JP H01185849 A JPH01185849 A JP H01185849A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- control signal
- semiconductor laser
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 230000003287 optical effect Effects 0.000 title claims abstract description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 19
- 230000004044 response Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 230000007613 environmental effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
光デイスク装置等の光学的情報記録再生装置の半導体レ
ーザ出力制御回路に関する。
ーザ出力制御回路に関する。
(従来技術)
光デイスク装置等の光学的情報記録再生装置において記
録、再生、消去用光源として用いられる半導体レーザの
出力を制御する回路としては第19図に示すようなもの
がある。この回路では光検出回路2は半導体レーザ1か
ら後方に射出された光の強さを検出してその平均値を電
圧Vpdとして出力する。光学的情報記録再生装置が記
録媒体から情報を再生する再生時にはこの電圧Vpdが
比較器3にて切り換え信号により基準電源4の基準電圧
V ref lと比較され、その出力で直流バイアス電
流回路6から電流加算回路7を通して半導体レーザ1へ
出力される直流バイアス電流Ibが制御されることによ
って半導体レーザ1の出力が再生パワーに制御される。
録、再生、消去用光源として用いられる半導体レーザの
出力を制御する回路としては第19図に示すようなもの
がある。この回路では光検出回路2は半導体レーザ1か
ら後方に射出された光の強さを検出してその平均値を電
圧Vpdとして出力する。光学的情報記録再生装置が記
録媒体から情報を再生する再生時にはこの電圧Vpdが
比較器3にて切り換え信号により基準電源4の基準電圧
V ref lと比較され、その出力で直流バイアス電
流回路6から電流加算回路7を通して半導体レーザ1へ
出力される直流バイアス電流Ibが制御されることによ
って半導体レーザ1の出力が再生パワーに制御される。
光学的情報記録再生装置が記録媒体上の情報を消去する
消去時には光検出回路2の出力電圧Vpdは比較器3に
て切り換え信号により基準電源5の基準電圧Vraf2
と比較され、その出力でパルス電流回路8がモードコン
トロール信号により電流加算回路7を通して半導体レー
ザ1へ出力する一定電流Ipcが制御されることによっ
て半導体レーザ1の出力が消去パワーに制御される。光
学的情報記録再生装置が記録媒体に情報を記録する記録
時にはパルス電流回路8はモードコントロール信号によ
り変調信号で変調したパルス電流工ρを電流加算回路7
を通して半導体レーザ1へ出力し、このパルス電流Ip
は基準電源9の基準電圧Vref3によって必要な記録
パワーに対応した値に決定される。記録時には光検出回
路2の出力電圧Vpdが再生時より大きくなるため、基
準電源4の基1!!電圧V ref 1も再生時より大
きくされて直流バイアス電流Ibが再生時と同等になる
。
消去時には光検出回路2の出力電圧Vpdは比較器3に
て切り換え信号により基準電源5の基準電圧Vraf2
と比較され、その出力でパルス電流回路8がモードコン
トロール信号により電流加算回路7を通して半導体レー
ザ1へ出力する一定電流Ipcが制御されることによっ
て半導体レーザ1の出力が消去パワーに制御される。光
学的情報記録再生装置が記録媒体に情報を記録する記録
時にはパルス電流回路8はモードコントロール信号によ
り変調信号で変調したパルス電流工ρを電流加算回路7
を通して半導体レーザ1へ出力し、このパルス電流Ip
は基準電源9の基準電圧Vref3によって必要な記録
パワーに対応した値に決定される。記録時には光検出回
路2の出力電圧Vpdが再生時より大きくなるため、基
準電源4の基1!!電圧V ref 1も再生時より大
きくされて直流バイアス電流Ibが再生時と同等になる
。
しかしこの光学的情報記録装置の半導体レーザ出力制御
回路では再生時に直流バイアス電流回路6からの直流バ
イアス電流Ibを光検出回路2の出力信号の負帰還で制
御し、記録時にパルス電流回路8からのパルス電流IP
を基準電源9の基準電圧Vref3のみによって決定す
るので、記録パワーの調整は半導体レーザパワー測定器
などを用いて半導体レーザ1の出力パワーを実測しなが
ら基準電源9の基準電圧Vref3を調整しなくてはな
らない。しかも調整時の半導体レーザ1の周囲温度と動
作時の半導体レーザ1の周囲温度が違うことにより半導
体レーザ1の出力を調整しても動作時には半導体レーザ
1の出力が変化していて再び調整が必要となり、調整が
複雑になる。また光学的情報記録再生装置において異な
る記録パワー、再生パワーを必要とする複数種類の記録
媒体が使用される場合には基準電源4,5.9の基準電
圧を切り換えるための回路が必要となり、回路規模が大
きくなり、かつ調整箇所が増えてしまう。更に光検出回
路2の出力電圧は半導体レーザがオフの時もOにならな
いので、光検出回路2はオフセットを除去するための調
整回路を設けて調整しなければならない。
回路では再生時に直流バイアス電流回路6からの直流バ
イアス電流Ibを光検出回路2の出力信号の負帰還で制
御し、記録時にパルス電流回路8からのパルス電流IP
を基準電源9の基準電圧Vref3のみによって決定す
るので、記録パワーの調整は半導体レーザパワー測定器
などを用いて半導体レーザ1の出力パワーを実測しなが
ら基準電源9の基準電圧Vref3を調整しなくてはな
らない。しかも調整時の半導体レーザ1の周囲温度と動
作時の半導体レーザ1の周囲温度が違うことにより半導
体レーザ1の出力を調整しても動作時には半導体レーザ
1の出力が変化していて再び調整が必要となり、調整が
複雑になる。また光学的情報記録再生装置において異な
る記録パワー、再生パワーを必要とする複数種類の記録
媒体が使用される場合には基準電源4,5.9の基準電
圧を切り換えるための回路が必要となり、回路規模が大
きくなり、かつ調整箇所が増えてしまう。更に光検出回
路2の出力電圧は半導体レーザがオフの時もOにならな
いので、光検出回路2はオフセットを除去するための調
整回路を設けて調整しなければならない。
(目 的)
本発明は上記欠点を改善し、簡単な回路構成で調整が容
易であるとともに温度変化による記録パワーのばらつき
を緩和できる光学的情報記録装置の半導体レーザ出力制
御回路を提供することを目的とする。
易であるとともに温度変化による記録パワーのばらつき
を緩和できる光学的情報記録装置の半導体レーザ出力制
御回路を提供することを目的とする。
(構 成)
本発明は第1図に示すように光検出回路11と、減算器
12と、出力値が可変可能な基準値発生回路13と、増
幅器14と、直流バイアス電流回路15と、制御信号が
可変可能な第1の制御信号発生回路16と、パルス電流
回路17と、制御信号が可変可能な第2の制御信号発生
回路18と、電流加算回路19と、制御手段20とを備
えている。
12と、出力値が可変可能な基準値発生回路13と、増
幅器14と、直流バイアス電流回路15と、制御信号が
可変可能な第1の制御信号発生回路16と、パルス電流
回路17と、制御信号が可変可能な第2の制御信号発生
回路18と、電流加算回路19と、制御手段20とを備
えている。
光検出回路11は光学的情報記録装置における半導体レ
ーザ21の出力光を検出してその平均値を出力し、減算
器12は光検出回路11の出力信号から所定の値を減算
する。基準値発生回路13は減算器12に所定の値を出
力し、増幅器14は減算器12の出力信号を増幅する。
ーザ21の出力光を検出してその平均値を出力し、減算
器12は光検出回路11の出力信号から所定の値を減算
する。基準値発生回路13は減算器12に所定の値を出
力し、増幅器14は減算器12の出力信号を増幅する。
直流バイアス電流回路15は直流バイアス電流を出力し
、第1の制御信号発生回路16は直流バイアス電流回路
15の出力を制御する制御信号を出力し、パルス電流回
路17はパルス電流を出力する。第2の制御信号発生回
路18はパルス電流回路17の出力を制御する制御信号
を出力し、電流加算回路19は直流バイアス電流回路1
5からの直流バイアス電流とパルス電流回路17からの
パルス電流を加算して半導体レーザ21に供給する。制
御手段20は記憶手段を有していて該記憶手段に記憶さ
れた基準値と増幅器14の出力信号を比較してその比較
結果に基づいて基準値発生回路13と第1及び第2の制
御信号発生回路16.18を制御する。
、第1の制御信号発生回路16は直流バイアス電流回路
15の出力を制御する制御信号を出力し、パルス電流回
路17はパルス電流を出力する。第2の制御信号発生回
路18はパルス電流回路17の出力を制御する制御信号
を出力し、電流加算回路19は直流バイアス電流回路1
5からの直流バイアス電流とパルス電流回路17からの
パルス電流を加算して半導体レーザ21に供給する。制
御手段20は記憶手段を有していて該記憶手段に記憶さ
れた基準値と増幅器14の出力信号を比較してその比較
結果に基づいて基準値発生回路13と第1及び第2の制
御信号発生回路16.18を制御する。
そして光学的情報記録装置の記録及び/又は消去動作以
前に、半導体レーザ21の出力を記録及び/又は消去の
目標値にせしめる前記パルス電流のピーク値及び/又は
前記一定電流に対する制御手段20から第2の制御信号
発生回路18への制御信号を、光検出回路11の出力信
号と前記記憶手段に記憶された第1.第2の基準値と比
較することにより求めて前記記憶手段に保持し、これら
の値を前記光学的情報記録装置の記録及び/又は消去動
作に対応して第2の制御信号発生回路18に出力する。
前に、半導体レーザ21の出力を記録及び/又は消去の
目標値にせしめる前記パルス電流のピーク値及び/又は
前記一定電流に対する制御手段20から第2の制御信号
発生回路18への制御信号を、光検出回路11の出力信
号と前記記憶手段に記憶された第1.第2の基準値と比
較することにより求めて前記記憶手段に保持し、これら
の値を前記光学的情報記録装置の記録及び/又は消去動
作に対応して第2の制御信号発生回路18に出力する。
第2図は本発明の一実施例を示す。
この実施例は光デイスク装置等の光学的情報記録再生装
置において記録、再生、消去用光源として用いられる半
導体レーザの出力を制御する回路であり、その半導体レ
ーザ31から後方へ射出された光の強度を検出してその
平均値Vpを出力する光検出回路32と、この光検出回
路32の出力信号VPから所定の基準値v1を減算する
減算器33と、この減算器33へ出力信号を基準値Vl
として出力するディジタル/アナログ(D/A)変換器
34と、減算器33の出力信号VCmpを所定の増幅度
Aで増幅する増幅器35と、この増幅器35の出力信号
Vaをアナログ/ディジタル(A/D)変換するアナロ
グ/ディジタル(A/D)変換器36と、光学的情報記
録再生装置が記録媒体から情報を再生する再生時に半導
体レーザ31へ供給する直流バイアス電流Ibを出力す
る直流バイアス電流回路38と、この直流バイアス電流
回路38の出力を制御する電圧■2を出力するD/A変
換器39と、光学的情報記録再生装置が記録媒体に情報
を記録する記録時に記録信号によって変調されたパルス
電流IPを半導体レーザ31に供給するパルス電流回路
40と、このパルス電流回路40の出力IPと直流バイ
アス電流回路38からの直流バイアス電流Ibを加算し
て半導体レーザ31へ供給する電流加算回路37と、パ
ルス電流回路40の出力Ipのピーク値を制御する電圧
v3を出力するD/A変換器41と、A/D変換器36
の出力信号ADによりD/A変換器34,39゜41を
制御し且つメモリ43を持つプロセッサ(マイクロコン
ピュータ)42とにより構成されている。ここでパルス
電流回路40は3つのモードを持ち、プロセッサ42か
らのモードコントロール信号によりそのいずれかのモー
ドに切り換えられる。この3つのモードは第1のモード
が変調信号によって変調されたパルス電流rpを出力す
るモードであり、第2のモードが変調信号に関係なく前
記パルス電流IPのピーク値と等しい一定の電流Ipc
を出力するモードであり、第3のモードが電流を出力し
ないモードである。第1のモードは光学的情報記録再生
装置が記録媒体に情報を記録する記録時に使用され、第
2のモードは記録パワー/消去パワ、−のセット時及び
消去時に使用され、第3のモードは光学的情報記録再生
装置が記録媒体から情報を再生する再生時に使用される
。
置において記録、再生、消去用光源として用いられる半
導体レーザの出力を制御する回路であり、その半導体レ
ーザ31から後方へ射出された光の強度を検出してその
平均値Vpを出力する光検出回路32と、この光検出回
路32の出力信号VPから所定の基準値v1を減算する
減算器33と、この減算器33へ出力信号を基準値Vl
として出力するディジタル/アナログ(D/A)変換器
34と、減算器33の出力信号VCmpを所定の増幅度
Aで増幅する増幅器35と、この増幅器35の出力信号
Vaをアナログ/ディジタル(A/D)変換するアナロ
グ/ディジタル(A/D)変換器36と、光学的情報記
録再生装置が記録媒体から情報を再生する再生時に半導
体レーザ31へ供給する直流バイアス電流Ibを出力す
る直流バイアス電流回路38と、この直流バイアス電流
回路38の出力を制御する電圧■2を出力するD/A変
換器39と、光学的情報記録再生装置が記録媒体に情報
を記録する記録時に記録信号によって変調されたパルス
電流IPを半導体レーザ31に供給するパルス電流回路
40と、このパルス電流回路40の出力IPと直流バイ
アス電流回路38からの直流バイアス電流Ibを加算し
て半導体レーザ31へ供給する電流加算回路37と、パ
ルス電流回路40の出力Ipのピーク値を制御する電圧
v3を出力するD/A変換器41と、A/D変換器36
の出力信号ADによりD/A変換器34,39゜41を
制御し且つメモリ43を持つプロセッサ(マイクロコン
ピュータ)42とにより構成されている。ここでパルス
電流回路40は3つのモードを持ち、プロセッサ42か
らのモードコントロール信号によりそのいずれかのモー
ドに切り換えられる。この3つのモードは第1のモード
が変調信号によって変調されたパルス電流rpを出力す
るモードであり、第2のモードが変調信号に関係なく前
記パルス電流IPのピーク値と等しい一定の電流Ipc
を出力するモードであり、第3のモードが電流を出力し
ないモードである。第1のモードは光学的情報記録再生
装置が記録媒体に情報を記録する記録時に使用され、第
2のモードは記録パワー/消去パワ、−のセット時及び
消去時に使用され、第3のモードは光学的情報記録再生
装置が記録媒体から情報を再生する再生時に使用される
。
次にこの実施例の動作について説明する。
この実施例の動作は記録パワーの設定及び消去パワーの
設定と、再生時の再生パワー制御と、消去時の消去パワ
ー制御と、記録時の記録パワー制御がある。まず第7図
乃至第18図を説明する。
設定と、再生時の再生パワー制御と、消去時の消去パワ
ー制御と、記録時の記録パワー制御がある。まず第7図
乃至第18図を説明する。
第7図乃至第9図は記録パワー設定時における光検出回
路32の出力信号VP、減算器33の出力信号Vcmρ
、D/A変換器34の出力信号v1及び増幅器35の出
力信号Vaの関係を示したものである。記録時のVpの
値をVwとすると、■1はA*(Vw−Vl)がA/D
変換器36の入力電圧の上限値Valimより小さい値
となるような値とし、このときのvlの値をVlwとす
る。第10図乃至第12図は消去パワー設定時及び消去
パワー制御時における光検出回路32の出力信号Vp、
減算器33の出力信号Vamp、 D/A変換器34の
出力信号Vl及び増幅器35の出力信号Vaの関係を示
したものである。消去時のVpの値をVeとすると、■
1はAs(Ve−Vl)がA/D変換器36の入力電圧
の上限値V alimより小さい値となるような値とし
、このときのvlの値をViaとする。第13図乃至第
15図は再生パワー制御時における光検出回路32の出
力信号Vp、 wt算器33の出力信号Vcmp、 D
/A変換器34の出力信号v1及び増幅器35の出力信
号Vaの関係を示したものである。再生時のVpの値を
Vrとすると、増幅器35の増幅率AはA 拳(Vr
−Vloff)<Vali+mの条件を満足するような
大きさに設定しである。V 1offは後述する。第1
6図乃至第18図は記録パワー制御時における光検出回
路32の出力信号Vp、減算器33の出力信号Vcmp
、D/A変換器34の出力信号v1及び増幅器35の出
力信号Vaの関係を示したものである。
路32の出力信号VP、減算器33の出力信号Vcmρ
、D/A変換器34の出力信号v1及び増幅器35の出
力信号Vaの関係を示したものである。記録時のVpの
値をVwとすると、■1はA*(Vw−Vl)がA/D
変換器36の入力電圧の上限値Valimより小さい値
となるような値とし、このときのvlの値をVlwとす
る。第10図乃至第12図は消去パワー設定時及び消去
パワー制御時における光検出回路32の出力信号Vp、
減算器33の出力信号Vamp、 D/A変換器34の
出力信号Vl及び増幅器35の出力信号Vaの関係を示
したものである。消去時のVpの値をVeとすると、■
1はAs(Ve−Vl)がA/D変換器36の入力電圧
の上限値V alimより小さい値となるような値とし
、このときのvlの値をViaとする。第13図乃至第
15図は再生パワー制御時における光検出回路32の出
力信号Vp、 wt算器33の出力信号Vcmp、 D
/A変換器34の出力信号v1及び増幅器35の出力信
号Vaの関係を示したものである。再生時のVpの値を
Vrとすると、増幅器35の増幅率AはA 拳(Vr
−Vloff)<Vali+mの条件を満足するような
大きさに設定しである。V 1offは後述する。第1
6図乃至第18図は記録パワー制御時における光検出回
路32の出力信号Vp、減算器33の出力信号Vcmp
、D/A変換器34の出力信号v1及び増幅器35の出
力信号Vaの関係を示したものである。
記録パワーの設定及び消去パワーの設定はitsオン時
に毎回実施され、このときプロセッサ42は第3図に示
すように最初に出力ポートPI、 P2゜P3から各D
/A変換器34,39.41の出力Vl、V2.V3が
零となるデータを出力し、パルス電流回路40のモード
をモードコントロール信号により前記第2のモードに設
定する。したがってパルス電流回路40は変調信号に関
係なく前記パルス電流IPのピーク値と等しい一定の電
流Ipcを出力するモードとなるが、D/A変換器41
の出力v3が零になることにより出力電流工ρCが零に
なり、また直流バイアス電流回路38はD/A変換器3
9の出力v2が零になることにより出力電流Ibが零に
なる。半導体レーザ31はパルス電流回路40の出力電
流■pと直流バイアス電流回路38の出力電流Ibが電
流加算回路37で加算されて供給されるが、これが零で
あるから出力がオフとなる。しかし光検出回路32はオ
フセットがあり、これが減算器33でD/A変換器34
の出力Vlと比較されてその比較結果が増幅器35で増
幅されてA/D変換器36によりA/D変換されるから
、A/D変換器36の出力ADは零にならない、そこで
プロセッサ42はAD=Oとなるように出力ポートP1
の出力データDAIを増減させ、AD=Oとなったとき
のDAIの値DAIoffをメモリ43に記憶しておく
、このAD=0のときのVlの値をV 1offとする
。次にプロセッサ42はメモリ43に記憶したDAlo
ffと第1の基準値DA1wを加算してその加算値を■
1がVowとなるデータとして出力ポートP1より出力
し、ADの値がA * (Vw −Vlw)に対応する
所定値になるまでポートP3の出力データDA3を増減
し、ADの値が所定値になったときのポートP3の出力
データDA3の値をDA3wとしてメモリ43に記憶す
る0以上のシーケンスにより記録パワーの設定が終了す
る0次にプロセッサ42はポートP3の出力データDA
3の値を0とし、D/A変換器34の出力v1がVia
となるデータDAI=DA1e+DA1off(第2の
基準値)をポートPIより出力する。そしてプロセッサ
42はADの値がA傘(Ve−Vie)に対応する所定
値になるまでポートP3の出力データDA3を変化させ
、ADの値が所定値になったときのポートP3の出力デ
ータDA3の値をDA3eとしてメモリ43に記憶する
。以上のシーケンスにより消去パワーの設定が終了する
。
に毎回実施され、このときプロセッサ42は第3図に示
すように最初に出力ポートPI、 P2゜P3から各D
/A変換器34,39.41の出力Vl、V2.V3が
零となるデータを出力し、パルス電流回路40のモード
をモードコントロール信号により前記第2のモードに設
定する。したがってパルス電流回路40は変調信号に関
係なく前記パルス電流IPのピーク値と等しい一定の電
流Ipcを出力するモードとなるが、D/A変換器41
の出力v3が零になることにより出力電流工ρCが零に
なり、また直流バイアス電流回路38はD/A変換器3
9の出力v2が零になることにより出力電流Ibが零に
なる。半導体レーザ31はパルス電流回路40の出力電
流■pと直流バイアス電流回路38の出力電流Ibが電
流加算回路37で加算されて供給されるが、これが零で
あるから出力がオフとなる。しかし光検出回路32はオ
フセットがあり、これが減算器33でD/A変換器34
の出力Vlと比較されてその比較結果が増幅器35で増
幅されてA/D変換器36によりA/D変換されるから
、A/D変換器36の出力ADは零にならない、そこで
プロセッサ42はAD=Oとなるように出力ポートP1
の出力データDAIを増減させ、AD=Oとなったとき
のDAIの値DAIoffをメモリ43に記憶しておく
、このAD=0のときのVlの値をV 1offとする
。次にプロセッサ42はメモリ43に記憶したDAlo
ffと第1の基準値DA1wを加算してその加算値を■
1がVowとなるデータとして出力ポートP1より出力
し、ADの値がA * (Vw −Vlw)に対応する
所定値になるまでポートP3の出力データDA3を増減
し、ADの値が所定値になったときのポートP3の出力
データDA3の値をDA3wとしてメモリ43に記憶す
る0以上のシーケンスにより記録パワーの設定が終了す
る0次にプロセッサ42はポートP3の出力データDA
3の値を0とし、D/A変換器34の出力v1がVia
となるデータDAI=DA1e+DA1off(第2の
基準値)をポートPIより出力する。そしてプロセッサ
42はADの値がA傘(Ve−Vie)に対応する所定
値になるまでポートP3の出力データDA3を変化させ
、ADの値が所定値になったときのポートP3の出力デ
ータDA3の値をDA3eとしてメモリ43に記憶する
。以上のシーケンスにより消去パワーの設定が終了する
。
再生時における半導体レーザ31の出力パワー制御はプ
ロセッサ42が第4図に示すように行う。
ロセッサ42が第4図に示すように行う。
すなわちプロセッサ42は前述のメモリ43に記憶した
D A 1offを出力ポートP1より出力し、ADの
値がis、 * (V r −V 1off)に対応す
る値になるようにポートP2の出力データDA2を増減
することによって、再生時の半導体レーザ31の出力パ
ワー制御を行う。このときプロセッサ42はパルス電流
回路40のモードをモードコントロール信号により前記
第3のモードに設定し、パルス電流回路40は電流を出
力しない。
D A 1offを出力ポートP1より出力し、ADの
値がis、 * (V r −V 1off)に対応す
る値になるようにポートP2の出力データDA2を増減
することによって、再生時の半導体レーザ31の出力パ
ワー制御を行う。このときプロセッサ42はパルス電流
回路40のモードをモードコントロール信号により前記
第3のモードに設定し、パルス電流回路40は電流を出
力しない。
また記録時にはプロセッサ42はパルス電流回路40の
モードをモードコントロール信号により前記第1のモー
ドに設定し、パルス電流回路40は変調信号によって変
調されたパルス電流IPを出力する。このとき第16図
乃至第18図に示すように光検出回路32の出力信号V
pの値がVdとなり、プロセッサ42は第5図に示すよ
うにポートP1よりデータD A1off+ D Al
wを出力し、ポートP2よりDA2rを出力してポート
P3よりDA3vを出力する。そしてプロセッサ42は
Vc■p(=Vd−Vloff)がV r −V 1o
ff Lニー等しくなるようにポートP1の出力データ
DAIを制御することにより半導体レーザ31の記録パ
ワーを制御する。光学的情報記録装置の記録動作が終了
すると、プロセッサ42はポートPlの出力データをD
A 1offとし、ポートP3の出力データをDA3
wとする。
モードをモードコントロール信号により前記第1のモー
ドに設定し、パルス電流回路40は変調信号によって変
調されたパルス電流IPを出力する。このとき第16図
乃至第18図に示すように光検出回路32の出力信号V
pの値がVdとなり、プロセッサ42は第5図に示すよ
うにポートP1よりデータD A1off+ D Al
wを出力し、ポートP2よりDA2rを出力してポート
P3よりDA3vを出力する。そしてプロセッサ42は
Vc■p(=Vd−Vloff)がV r −V 1o
ff Lニー等しくなるようにポートP1の出力データ
DAIを制御することにより半導体レーザ31の記録パ
ワーを制御する。光学的情報記録装置の記録動作が終了
すると、プロセッサ42はポートPlの出力データをD
A 1offとし、ポートP3の出力データをDA3
wとする。
また消去時にはプロセッサ42はパルス電流回路40の
モートをモードコントロール信号により前記第2のモー
ドに設定し、パルス電流回路40は一定電流Ipcを出
力する。そしてプロセッサ42は第6図に示すようにポ
ートPiよりデータDA 1off + D A le
を出力し、ポートP2の出力データをOとしてポートP
3よりDA3%Iを出力する。
モートをモードコントロール信号により前記第2のモー
ドに設定し、パルス電流回路40は一定電流Ipcを出
力する。そしてプロセッサ42は第6図に示すようにポ
ートPiよりデータDA 1off + D A le
を出力し、ポートP2の出力データをOとしてポートP
3よりDA3%Iを出力する。
プロセッサ42はVcBがV e −V 1off ニ
等しくなるようにポートPLの出力データDAIを制御
することにより半導体レーザ31の記録パワーを制御す
る。光学的情報記録装置の消去動作が終了すると、プロ
セッサ42はポー)−PIの出力データをDAloff
とし、ポートP2の出力データをDAlrとしてポート
P3の出力データをOとする。
等しくなるようにポートPLの出力データDAIを制御
することにより半導体レーザ31の記録パワーを制御す
る。光学的情報記録装置の消去動作が終了すると、プロ
セッサ42はポー)−PIの出力データをDAloff
とし、ポートP2の出力データをDAlrとしてポート
P3の出力データをOとする。
この実施例によれば回路のオフセットの除去、半導体レ
ーザ31の出力パワーの調整を記録、消去動作以前に行
うことができるので、動作時と調整時の半導体レーザ出
力のくいちがいがなくなる。
ーザ31の出力パワーの調整を記録、消去動作以前に行
うことができるので、動作時と調整時の半導体レーザ出
力のくいちがいがなくなる。
また半導体レーザ31の出力パワー設定データを変更す
るだけで半導体レーザ31の出力パワーを変更でき、か
つ半導体レーザ31の出力パワー設定データを記憶手段
に複数持つことで回路変更なしに半導体レーザ31の出
力パワーを複数に制御できる。
るだけで半導体レーザ31の出力パワーを変更でき、か
つ半導体レーザ31の出力パワー設定データを記憶手段
に複数持つことで回路変更なしに半導体レーザ31の出
力パワーを複数に制御できる。
なお、上記実施例では基準値発生回路や制御信号発生回
路としてD/A変換器34,39.41を用いたが、こ
れらは制御手段により出力を可変できる電圧発生回路な
どでもよい。
路としてD/A変換器34,39.41を用いたが、こ
れらは制御手段により出力を可変できる電圧発生回路な
どでもよい。
(効 果)
以上のように本発明によれば光学的情報記録装置におけ
る半導体レーザの出力光を検出してその平均値を出力す
る光検出回路と、この光検出回路の出力信号から所定の
値を減算する減算器と、この減算器に前記所定の値を出
力し該所定の値が可変可能な基準値発生回路と、前記減
算器の出力信号を増幅する増幅器と、直流バイアス電流
を出力する直流バイアス電流回路と、この直流バイアス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第1の制御信号発生回路と、パルス電流ま
たは一定電流を出力するパルス電流回路と、このパルス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第2の制御信号発生回路と、前記直流バイ
アス回路からの直流バイアス電流と前記パルス電流回路
からのパルス電流または一定電流を加算して前記半導体
レーザに供給する電流加算回路と、記憶手段を有し該記
憶手段に記憶された基準値と前記増幅器の出力信号を比
較してその比較結果に基づいて前記基準値発生回路と前
記第1及び第2の制御信号発生回路を制御する制御手段
とを備え、前記光学的情報記録装置の記録及び/又は消
去動作以前に、前記半導体レーザの出力を記録及び/又
は消去の目標値にせしめる前記パルス電流のピーク値及
び/又は前記一定電流に対する前記制御手段から前記第
2の制御信号発生回路への制御信号を、前記光検出回路
の出力信号と前記記憶手段に記憶された第1.第2の基
準値と比較することにより求めて前記記憶手段に保持し
、これらの値を前記光学的情報記録装置の記録及び/又
は消去動作に対応して前記第2の制御信号発生回路に出
力するので、光学的情報記録装置の記録及び/又は消去
動作以前に半導体レーザの出力パワーを設定して周囲温
度に振られることなく安定した記録パワー及び/又は消
去パワーを出力できる。また回路構成が簡単で半導体レ
ーザの出力パワーを回路変更なしに多段階に制御するこ
とができ、回路オフセットも動作前に求めて除去するた
めに光検出回路の誤差がなくなる。
る半導体レーザの出力光を検出してその平均値を出力す
る光検出回路と、この光検出回路の出力信号から所定の
値を減算する減算器と、この減算器に前記所定の値を出
力し該所定の値が可変可能な基準値発生回路と、前記減
算器の出力信号を増幅する増幅器と、直流バイアス電流
を出力する直流バイアス電流回路と、この直流バイアス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第1の制御信号発生回路と、パルス電流ま
たは一定電流を出力するパルス電流回路と、このパルス
電流回路の出力を制御する制御信号を出力し該制御信号
が可変可能な第2の制御信号発生回路と、前記直流バイ
アス回路からの直流バイアス電流と前記パルス電流回路
からのパルス電流または一定電流を加算して前記半導体
レーザに供給する電流加算回路と、記憶手段を有し該記
憶手段に記憶された基準値と前記増幅器の出力信号を比
較してその比較結果に基づいて前記基準値発生回路と前
記第1及び第2の制御信号発生回路を制御する制御手段
とを備え、前記光学的情報記録装置の記録及び/又は消
去動作以前に、前記半導体レーザの出力を記録及び/又
は消去の目標値にせしめる前記パルス電流のピーク値及
び/又は前記一定電流に対する前記制御手段から前記第
2の制御信号発生回路への制御信号を、前記光検出回路
の出力信号と前記記憶手段に記憶された第1.第2の基
準値と比較することにより求めて前記記憶手段に保持し
、これらの値を前記光学的情報記録装置の記録及び/又
は消去動作に対応して前記第2の制御信号発生回路に出
力するので、光学的情報記録装置の記録及び/又は消去
動作以前に半導体レーザの出力パワーを設定して周囲温
度に振られることなく安定した記録パワー及び/又は消
去パワーを出力できる。また回路構成が簡単で半導体レ
ーザの出力パワーを回路変更なしに多段階に制御するこ
とができ、回路オフセットも動作前に求めて除去するた
めに光検出回路の誤差がなくなる。
第1図は本発明の構成を示すブロック図、第2図は本発
明の一実施例を示すブロック図、第3図は同実施例にお
けるプロセッサの記録パワー及び消去パワー設定時の処
理フローを示すフローチャート、第4図は同実施例にお
けるプロセッサの再生時の処理フローを示すフローチャ
ート、第5図は同実施例におけるプロセッサの記録時の
処理フローを示すフローチャート、第6図は同実施例に
おけるプロセッサの消去時の処理フローを示すフローチ
ャート、第7図乃至第9図は上記実施例の記録パワー設
定時の各部信号の関係を示す波形図、第10図乃至第1
2図は上記実施例の消去パワー設定時及び消去パワー制
御時の各部信号の関係を示す波形図、第13図乃至第1
5図は上記実施例の再生パワー制御時の各部信号の関係
を示す波形図、第16図乃至第18図は上記実施例の記
録パワー制御時の各部信号の関係を示す波形図、第19
図は従来回路を示すブロック図である。 11・・・光検出回路、12・・・減算器、13・・・
基準値発生回路、14・・・増幅器、15・・・直流バ
イアス電流回路、16・・・第1の制御信号発生回路、
17・・・パルス電流回路、18・・・第2の制御信号
発生回路、19・・・電流加算回路、20・・・制御手
段、21・・・半導体レーザ。 h D 図 怖7霧 壺ざ史 σ
明の一実施例を示すブロック図、第3図は同実施例にお
けるプロセッサの記録パワー及び消去パワー設定時の処
理フローを示すフローチャート、第4図は同実施例にお
けるプロセッサの再生時の処理フローを示すフローチャ
ート、第5図は同実施例におけるプロセッサの記録時の
処理フローを示すフローチャート、第6図は同実施例に
おけるプロセッサの消去時の処理フローを示すフローチ
ャート、第7図乃至第9図は上記実施例の記録パワー設
定時の各部信号の関係を示す波形図、第10図乃至第1
2図は上記実施例の消去パワー設定時及び消去パワー制
御時の各部信号の関係を示す波形図、第13図乃至第1
5図は上記実施例の再生パワー制御時の各部信号の関係
を示す波形図、第16図乃至第18図は上記実施例の記
録パワー制御時の各部信号の関係を示す波形図、第19
図は従来回路を示すブロック図である。 11・・・光検出回路、12・・・減算器、13・・・
基準値発生回路、14・・・増幅器、15・・・直流バ
イアス電流回路、16・・・第1の制御信号発生回路、
17・・・パルス電流回路、18・・・第2の制御信号
発生回路、19・・・電流加算回路、20・・・制御手
段、21・・・半導体レーザ。 h D 図 怖7霧 壺ざ史 σ
Claims (1)
- 光学的情報記録装置における半導体レーザの出力光を検
出してその平均値を出力する光検出回路と、この光検出
回路の出力信号から所定の値を減算する減算器と、この
減算器に前記所定の値を出力し該所定の値が可変可能な
基準値発生回路と、前記減算器の出力信号を増幅する増
幅器と、直流バイアス電流を出力する直流バイアス電流
回路と、この直流バイアス電流回路の出力を制御する制
御信号を出力し該制御信号が可変可能な第1の制御信号
発生回路と、パルス電流または一定電流を出力するパル
ス電流回路と、このパルス電流回路の出力を制御する制
御信号を出力し該制御信号が可変可能な第2の制御信号
発生回路と、前記直流バイアス回路からの直流バイアス
電流と前記パルス電流回路からのパルス電流または一定
電流を加算して前記半導体レーザに供給する電流加算回
路と、記憶手段を有し該記憶手段に記憶された基準値と
前記増幅器の出力信号を比較してその比較結果に基づい
て前記基準値発生回路と前記第1及び第2の制御信号発
生回路を制御する制御手段とを備え、前記光学的情報記
録装置の記録及び/又は消去動作以前に、前記半導体レ
ーザの出力を記録及び/又は消去の目標値にせしめる前
記パルス電流のピーク値及び/又は前記一定電流に対す
る前記制御手段から前記第2の制御信号発生回路への制
御信号を、前記光検出回路の出力信号と前記記憶手段に
記憶された第1、第2の基準値と比較することにより求
めて前記記憶手段に保持し、これらの値を前記光学的情
報記録装置の記録及び/又は消去動作に対応して前記第
2の制御信号発生回路に出力することを特徴とする光学
的情報記録装置の半導体レーザ出力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010179A JPH01185849A (ja) | 1988-01-20 | 1988-01-20 | 光学的情報記録装置の半導体レーザ出力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010179A JPH01185849A (ja) | 1988-01-20 | 1988-01-20 | 光学的情報記録装置の半導体レーザ出力制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01185849A true JPH01185849A (ja) | 1989-07-25 |
Family
ID=11743061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63010179A Pending JPH01185849A (ja) | 1988-01-20 | 1988-01-20 | 光学的情報記録装置の半導体レーザ出力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01185849A (ja) |
-
1988
- 1988-01-20 JP JP63010179A patent/JPH01185849A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4734914A (en) | Stabilized laser apparatus | |
JPH1064069A (ja) | 光記録再生装置 | |
US4745609A (en) | Stabilized laser device | |
US5146464A (en) | Semiconductor laser driver circuit | |
US4718068A (en) | Stabilized laser device of optical information recording/reproduction apparatus | |
US4853934A (en) | Semiconductor laser control apparatus | |
US6741041B2 (en) | Power controller | |
US6787748B2 (en) | High speed sampling circuit | |
KR100650068B1 (ko) | 광 디스크용 오프셋 조정 회로, 집적 회로, 및 광 디스크장치 | |
US5610887A (en) | Error correcting apparatus with error corecting signal holding function | |
JPH01185849A (ja) | 光学的情報記録装置の半導体レーザ出力制御回路 | |
JPH01176338A (ja) | 半導体レーザの出力制御装置 | |
JPH0626275B2 (ja) | 半導体レ−ザ駆動回路 | |
JP3838043B2 (ja) | 光ディスク装置 | |
JP3578016B2 (ja) | レーザ出力制御装置および光ディスク装置 | |
KR100251955B1 (ko) | 다단 연산 증폭기의 출력 오프셋 조정회로 | |
JP2795484B2 (ja) | 半導体発光素子の光パワー制御回路 | |
JP2664221B2 (ja) | 情報再生装置 | |
JP2909675B2 (ja) | 光記録装置用レーザ光量制御回路 | |
JPS63146232A (ja) | 光デイスク情報記録再生装置におけるサ−ボ装置 | |
JPH06176371A (ja) | 光ディスク装置 | |
JP3291741B2 (ja) | ゲインコントロール装置 | |
JPH02287930A (ja) | 半導体レーザ駆動回路 | |
JPS61145733A (ja) | デイスク再生装置のサ−ボ回路 | |
JPH02108248A (ja) | レーザ発光素子の出力制御装置 |