JPH01132134A - 電子回路の配置配線方式 - Google Patents
電子回路の配置配線方式Info
- Publication number
- JPH01132134A JPH01132134A JP62289412A JP28941287A JPH01132134A JP H01132134 A JPH01132134 A JP H01132134A JP 62289412 A JP62289412 A JP 62289412A JP 28941287 A JP28941287 A JP 28941287A JP H01132134 A JPH01132134 A JP H01132134A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- detected
- path
- route
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000010586 diagram Methods 0.000 description 17
- 238000013500 data storage Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、電子回路の配置配線方式に関し、更に詳しく
は、例えばLSIのような電子回路を製造するために使
用される回路の各構成要素のレイアウト、すなわち配置
配線図を自動的に作成する電子回路の配置配線方式に関
する。
は、例えばLSIのような電子回路を製造するために使
用される回路の各構成要素のレイアウト、すなわち配置
配線図を自動的に作成する電子回路の配置配線方式に関
する。
(従来の技術)
回路図からLSI等の電子回路の配置配線図を作成する
方法として、例えば特開昭61−34674号に開示さ
れている方法等があるが、従来の方法は予め登録設定さ
れた一定の回路パターン、例えば差動増幅器やフリップ
フロップ等のような回路パターンのみ自動的にli!置
装線処理することができ、新たな回路パターンが存在す
る場合には、その都度回路パターンを作成して登録設定
することが必要である。また、所定の回路パターン間の
配線は手動又は汎用の配線プログラムで行なうことが必
要であるi汎用の配線プログラムを使用する場合にはあ
らかじめ配線余裕をもたせる必要があること、固定のパ
ターンを組み合わせるため高密度なレイアウト結果は得
られない。
方法として、例えば特開昭61−34674号に開示さ
れている方法等があるが、従来の方法は予め登録設定さ
れた一定の回路パターン、例えば差動増幅器やフリップ
フロップ等のような回路パターンのみ自動的にli!置
装線処理することができ、新たな回路パターンが存在す
る場合には、その都度回路パターンを作成して登録設定
することが必要である。また、所定の回路パターン間の
配線は手動又は汎用の配線プログラムで行なうことが必
要であるi汎用の配線プログラムを使用する場合にはあ
らかじめ配線余裕をもたせる必要があること、固定のパ
ターンを組み合わせるため高密度なレイアウト結果は得
られない。
(発明が解決しようとする問題点)
従来の方法では、上述したように登録設定した回路パタ
ーンのみ配置配線処理できるものであるが、回路パター
ンにはほどんど無限なほど多くの種類があるため、すべ
ての回路パターンを登録設定することは非常に手間がか
かり、面倒であるとともに、はとんど不可能に近く、ま
た回路図から必要なパターンをその都度登録設定するこ
とも時間がかかり、非常に面倒であるという問題がある
。
ーンのみ配置配線処理できるものであるが、回路パター
ンにはほどんど無限なほど多くの種類があるため、すべ
ての回路パターンを登録設定することは非常に手間がか
かり、面倒であるとともに、はとんど不可能に近く、ま
た回路図から必要なパターンをその都度登録設定するこ
とも時間がかかり、非常に面倒であるという問題がある
。
また、回路パターン間の配線は手動で行なう場合には、
非常に手間がかかり、面倒であり汎用の配線プログラム
と組み合わせた場合には高密度のレイアウトが得られな
いという問題がある。
非常に手間がかかり、面倒であり汎用の配線プログラム
と組み合わせた場合には高密度のレイアウトが得られな
いという問題がある。
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、回路パターンにとられれることなく、また
予め回路パターンを登録設定することもなく、簡単かつ
迅速に配置配線処理できる電子回路の配置配線方式を提
供することにある。
るところは、回路パターンにとられれることなく、また
予め回路パターンを登録設定することもなく、簡単かつ
迅速に配置配線処理できる電子回路の配置配線方式を提
供することにある。
[発明の構成]
(問題点を解決するための手段)
上記目的を達成するため、本発明の電子回路の配置配線
方式は、配置配線処理しようとする電子回路の回路デー
タから電源線間の各接続経路および各接続経路間の配線
を検出し、この検出した各接続経路内の回路素子を接続
順に検出し、各接続経路内の検出した各回路素子を接続
順に各接続経路内で位置付けし、各回路素子の位置付け
が行なわれた各接続経路を相対的に位置付けし、各接続
経路内における各回路素子間の配線を行ない、前記検出
した接続経路間の配線を前記各回路素子間の配置nと異
なる配線層によって行なうことを要旨とする。
方式は、配置配線処理しようとする電子回路の回路デー
タから電源線間の各接続経路および各接続経路間の配線
を検出し、この検出した各接続経路内の回路素子を接続
順に検出し、各接続経路内の検出した各回路素子を接続
順に各接続経路内で位置付けし、各回路素子の位置付け
が行なわれた各接続経路を相対的に位置付けし、各接続
経路内における各回路素子間の配線を行ない、前記検出
した接続経路間の配線を前記各回路素子間の配置nと異
なる配線層によって行なうことを要旨とする。
(作用)
本発明の電子回路の配置配線方式では、回路図データか
ら電源間の各接続経路および各接続経路間の配線を検出
し、この検出した各接続経路内の各回路素子の位置付け
および配線を行ない、各接続経路を相対的に位置付けし
、各接続経路間の配線を別の配線層で行なっている。
ら電源間の各接続経路および各接続経路間の配線を検出
し、この検出した各接続経路内の各回路素子の位置付け
および配線を行ない、各接続経路を相対的に位置付けし
、各接続経路間の配線を別の配線層で行なっている。
(実施例)
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の一実施例に係る電子回路の配置配線方
式を実施する配置配線装置の構成図であり、第2図は同
装置の作用を示すフローチャートである。
式を実施する配置配線装置の構成図であり、第2図は同
装置の作用を示すフローチャートである。
第1図に示すように、本装置は、例えばスケマチイック
入力によってグラフィック端末から入力された回路デー
タまたはテキストエディタにより入力された回路データ
を記憶している回路データ記憶部1を有し、この回路デ
ータ記憶部1には回路データとして回路素子情報、接続
情報、電源線毛等が記憶される。
入力によってグラフィック端末から入力された回路デー
タまたはテキストエディタにより入力された回路データ
を記憶している回路データ記憶部1を有し、この回路デ
ータ記憶部1には回路データとして回路素子情報、接続
情報、電源線毛等が記憶される。
また、本装置は、第1の配置配線処理部3および第2の
配置配線処理部6を有し、前記回路データ記憶部1から
の回路データは第1の配置配線処理部3のデータ読込み
部を介して第1の配置配線処理部3に読み込まれる。第
1の配置配線処理部3には更に設計規則、素子形状、素
子情報等を記憶したライブラリ2からの情報も入力され
、また、第1の配置配線処理部3は回路データ記憶部1
からの回路データに対して後述する配置配線処理を施し
て得た回路構造分析データをデータ書込み部を介して出
力し、回路構造分析データ記憶部4に記憶する。この回
路構造分析データ記憶部4には後述するように電源線間
を結ぶ経路集合情報、各集合に屈する素子間の概略位置
情報等が記憶される。更に、第2の配置配線処理部6に
は、そのデータ読込み部を介して前記ライブラリ2およ
び回路構造分析データ記憶部4からの情報とともにレイ
アウト仕様記憶部5からの情報が入力される。
配置配線処理部6を有し、前記回路データ記憶部1から
の回路データは第1の配置配線処理部3のデータ読込み
部を介して第1の配置配線処理部3に読み込まれる。第
1の配置配線処理部3には更に設計規則、素子形状、素
子情報等を記憶したライブラリ2からの情報も入力され
、また、第1の配置配線処理部3は回路データ記憶部1
からの回路データに対して後述する配置配線処理を施し
て得た回路構造分析データをデータ書込み部を介して出
力し、回路構造分析データ記憶部4に記憶する。この回
路構造分析データ記憶部4には後述するように電源線間
を結ぶ経路集合情報、各集合に屈する素子間の概略位置
情報等が記憶される。更に、第2の配置配線処理部6に
は、そのデータ読込み部を介して前記ライブラリ2およ
び回路構造分析データ記憶部4からの情報とともにレイ
アウト仕様記憶部5からの情報が入力される。
該レイアウト仕様記憶部5は素子配置制約、配線制約情
報等を記憶している。第2の配置配線処理部6は回路構
造分析データ記憶部4を介して入力される第1の配置配
線処理部3からの回路構造分析データをもとに配置配線
処理結果をレイアウト結果データ記憶部7に出力する。
報等を記憶している。第2の配置配線処理部6は回路構
造分析データ記憶部4を介して入力される第1の配置配
線処理部3からの回路構造分析データをもとに配置配線
処理結果をレイアウト結果データ記憶部7に出力する。
第1の配置配線処理部3は図のブロック内に示すように
電源抽出手段、電源間を結ぶ経路決定手段、電源間を結
ぶ経路上に存在する素子の順番付け手段、電源間を結ぶ
経路上の素子のレイアウト上の概略位置決定手段等を有
し、また第2の配置配線処理部6は各電m間を結ぶ経路
間の相対位置決定手段、詳細配置決定手段、各電源間を
結ぶ経路内の配線経路を決定する手段、各電源間を結ぶ
経路間の配線経路を決定する手段等を有する。
電源抽出手段、電源間を結ぶ経路決定手段、電源間を結
ぶ経路上に存在する素子の順番付け手段、電源間を結ぶ
経路上の素子のレイアウト上の概略位置決定手段等を有
し、また第2の配置配線処理部6は各電m間を結ぶ経路
間の相対位置決定手段、詳細配置決定手段、各電源間を
結ぶ経路内の配線経路を決定する手段、各電源間を結ぶ
経路間の配線経路を決定する手段等を有する。
第3図は本発明の電子回路の配置配線方式の原理を説明
する図である。−例として第3図(a)に示すような回
路を想定した場合、この回路の電源間の接続経路のみを
取り出すと、第3図(b)に示す配線群Aとなり、また
この配線群Aの間を互いに結ぶ配線を取り出すと、第3
図(C)に示す配線群Bとなるように第3図(a)の回
路は電源線間を結ぶ複数の接続経路とこれらの経路間を
結ぶ配線とに大別されることがわかる。そして、配線群
Aからなる電源間の経路は大部分が交差することなく平
面的に配線することができ、また経路間を結ぶ配線群B
も大部分が交差することなく平面的に配線することがで
きるものである。
する図である。−例として第3図(a)に示すような回
路を想定した場合、この回路の電源間の接続経路のみを
取り出すと、第3図(b)に示す配線群Aとなり、また
この配線群Aの間を互いに結ぶ配線を取り出すと、第3
図(C)に示す配線群Bとなるように第3図(a)の回
路は電源線間を結ぶ複数の接続経路とこれらの経路間を
結ぶ配線とに大別されることがわかる。そして、配線群
Aからなる電源間の経路は大部分が交差することなく平
面的に配線することができ、また経路間を結ぶ配線群B
も大部分が交差することなく平面的に配線することがで
きるものである。
本発明は、このような点に着目し、回路データから電源
間を結ぶ経路およびこの経路間を結ぶ配線を取り出し、
まず電源間を結ぶ経路内の構成素子の配置および配線を
行なった後、各経路を互いに相対的に配置し、それから
各経路間の配線を別の配線層で行なうようにしている。
間を結ぶ経路およびこの経路間を結ぶ配線を取り出し、
まず電源間を結ぶ経路内の構成素子の配置および配線を
行なった後、各経路を互いに相対的に配置し、それから
各経路間の配線を別の配線層で行なうようにしている。
具体的に第2図のフローチャートおよび第3図以下の図
を参照して説明すると、まず電源線間の経路を取り出す
に当っては、電源線を抽出することが必要であるが、こ
れは回路データの中に記述されている電源線毛を分析し
たり、または回路の接続関係を分析することで抽出する
ことができる。
を参照して説明すると、まず電源線間の経路を取り出す
に当っては、電源線を抽出することが必要であるが、こ
れは回路データの中に記述されている電源線毛を分析し
たり、または回路の接続関係を分析することで抽出する
ことができる。
そして、このように抽出した電源線に対して第3図(a
)の回路を一例としてその電8線間の経路を取り出すと
、第4図に示すように7つの経路A、B、H,D、E、
F、Gを決定することができる(第2図のステップ11
0)。これは、例えば回路データから得られる回路素子
の座標データを利用したり、または電源線とトランジス
タのベースに接続される線を開放し、一方の電源線から
他方のM澱縮に向かう経路を探索する方法等により決定
される。
)の回路を一例としてその電8線間の経路を取り出すと
、第4図に示すように7つの経路A、B、H,D、E、
F、Gを決定することができる(第2図のステップ11
0)。これは、例えば回路データから得られる回路素子
の座標データを利用したり、または電源線とトランジス
タのベースに接続される線を開放し、一方の電源線から
他方のM澱縮に向かう経路を探索する方法等により決定
される。
それから、このように決定された各経路上に存在する回
路素子を接続順に検出する。なお、これはu路の探索と
同時に行なうこともできる。各経路上の回路素子を検出
すると、この検出した回路素子の概略位置を順に決定す
る(ステップ120)。このように各経路内の回路素子
の位置を検出した順に決定することにより各経路内の各
回路素子間を1つの配線層で配線することができる。こ
の段階では、電源間を結ぶ経路上に存在する各回路素子
の形状を考慮し、更にこの回路素子間を結ぶ配線の概略
経路を決定し配置i!il領域を確保して配置する方法
や回路素子の形状を考慮せずに回路素子などの位置に配
置したらよいかといった理論的な概略位置の決定のみに
とどめる方法等がある。
路素子を接続順に検出する。なお、これはu路の探索と
同時に行なうこともできる。各経路上の回路素子を検出
すると、この検出した回路素子の概略位置を順に決定す
る(ステップ120)。このように各経路内の回路素子
の位置を検出した順に決定することにより各経路内の各
回路素子間を1つの配線層で配線することができる。こ
の段階では、電源間を結ぶ経路上に存在する各回路素子
の形状を考慮し、更にこの回路素子間を結ぶ配線の概略
経路を決定し配置i!il領域を確保して配置する方法
や回路素子の形状を考慮せずに回路素子などの位置に配
置したらよいかといった理論的な概略位置の決定のみに
とどめる方法等がある。
次に、回路データを分析したデータおよび前記レイアウ
ト仕様記憶部5に記憶されている回路上の各素子の近接
要求や離反要求を基に電源間を結ぶ経路同志の相対位置
を概略的に決定し、全体の詳細な配置を行なう(ステッ
プ130.140)。
ト仕様記憶部5に記憶されている回路上の各素子の近接
要求や離反要求を基に電源間を結ぶ経路同志の相対位置
を概略的に決定し、全体の詳細な配置を行なう(ステッ
プ130.140)。
第5図はこのようにして決定した第4図の回路の配置例
である。この詳細配置段階では、抵抗R8゜R9のよう
などの電源間を結ぶ経路上にも存在しない回路素子の位
置決定も行なう。このような回路素子の位置決定方法の
1つは、このような素子と配線する電源間を結ぶ経路と
の間で全素子を含む矩形領域が最小面積となるように位
置を決定する方法がある。
である。この詳細配置段階では、抵抗R8゜R9のよう
などの電源間を結ぶ経路上にも存在しない回路素子の位
置決定も行なう。このような回路素子の位置決定方法の
1つは、このような素子と配線する電源間を結ぶ経路と
の間で全素子を含む矩形領域が最小面積となるように位
置を決定する方法がある。
全体的配置が決定された後、電源間を結ぶ各経路上の素
子間の配線経路をある1つの配線層によって決定する。
子間の配線経路をある1つの配線層によって決定する。
第6図は第5図のように配置決定された各経路上の各素
子間の配線経路を示す図である。この配線経路の決定で
は、配置が電源間を結ぶ経路に着目して行なっているの
で、事前にどの素子のどらら側に配線しなければならな
いかが判別できる。第5図に示すように、抵抗R2から
トランジスタQ2に向かう配線はトランジスタQ3の左
側であって、またトランジスタQ2の右側に配線しなけ
ればならないことが配置の時の・情報から判別できる。
子間の配線経路を示す図である。この配線経路の決定で
は、配置が電源間を結ぶ経路に着目して行なっているの
で、事前にどの素子のどらら側に配線しなければならな
いかが判別できる。第5図に示すように、抵抗R2から
トランジスタQ2に向かう配線はトランジスタQ3の左
側であって、またトランジスタQ2の右側に配線しなけ
ればならないことが配置の時の・情報から判別できる。
すなわら、交差させずに配線するだめにどのようにした
らよいかが事前に決定できる。この場合において、配置
を決定する時に配線領域を見積もる方法と素子を移動し
て配線領域を確保しながら配線経路を決定するとがある
。事前にどの素子のどらら側に配線したらよいかが判別
できるので、配線領域を考慮せずに例えば第7図におい
て矢印で示すように、素子を移動しながら配線を行なう
ことができる。これは、第5図に示す経路△から経路H
の順にまたはこの順の逆に素子を移動しながら配線経路
を決定していくことで効率良く行なうことができる。
らよいかが事前に決定できる。この場合において、配置
を決定する時に配線領域を見積もる方法と素子を移動し
て配線領域を確保しながら配線経路を決定するとがある
。事前にどの素子のどらら側に配線したらよいかが判別
できるので、配線領域を考慮せずに例えば第7図におい
て矢印で示すように、素子を移動しながら配線を行なう
ことができる。これは、第5図に示す経路△から経路H
の順にまたはこの順の逆に素子を移動しながら配線経路
を決定していくことで効率良く行なうことができる。
以上のように電源間の経路およびこの各経路内の回路素
子を検出し、第5図に示すように各経路同志の相対位置
を決定して全体の配置を行ない、更に第6図に示すよう
に各経路内の配線を決定した後、次に第8図に点線で囲
んで示すような電源間を結ぶ各経路間を結ぶ配線を行な
うことになるが、この配線は電源間を結ぶ経路の配線要
素を回路データから取り除くことにより決定できる。こ
の第8図に示す各経路間の配線は、第6図に示す各経路
内の配線とは別の配線層によって優先的に行なうことに
より第6図の配線と交差することなく行なうことができ
るが、この各経路間の配線を第6図の配線の上に行なう
ことにより第9図に示すようになる(ステップ150)
。第9図において、太線で示す主として横方向に走る左
斜線の配線が各経路間の配線であり、右斜線の配線が第
6図と同じ各経路内の配線である。
子を検出し、第5図に示すように各経路同志の相対位置
を決定して全体の配置を行ない、更に第6図に示すよう
に各経路内の配線を決定した後、次に第8図に点線で囲
んで示すような電源間を結ぶ各経路間を結ぶ配線を行な
うことになるが、この配線は電源間を結ぶ経路の配線要
素を回路データから取り除くことにより決定できる。こ
の第8図に示す各経路間の配線は、第6図に示す各経路
内の配線とは別の配線層によって優先的に行なうことに
より第6図の配線と交差することなく行なうことができ
るが、この各経路間の配線を第6図の配線の上に行なう
ことにより第9図に示すようになる(ステップ150)
。第9図において、太線で示す主として横方向に走る左
斜線の配線が各経路間の配線であり、右斜線の配線が第
6図と同じ各経路内の配線である。
[発明の効果〕
以上説明したように、本発明によれば、回路図データか
ら電源間の各接続経路および各接続経路間の配線を検出
し、この検出した各接続経路内の各回路素子の位置付け
および配線を行ない、各接続経路を相対的に位置付けし
、各接続経路間の配線を別の配線層で行なっているので
、回路パターンにとられれることもなく、回路パターン
の登録設定も必要なく、どのような回路パターンでも簡
単かつ迅速に配置配線処理を行なうことができるととも
に、高密度な配置配線を行なうことができる。
ら電源間の各接続経路および各接続経路間の配線を検出
し、この検出した各接続経路内の各回路素子の位置付け
および配線を行ない、各接続経路を相対的に位置付けし
、各接続経路間の配線を別の配線層で行なっているので
、回路パターンにとられれることもなく、回路パターン
の登録設定も必要なく、どのような回路パターンでも簡
単かつ迅速に配置配線処理を行なうことができるととも
に、高密度な配置配線を行なうことができる。
第1図は本発明の一実茄例に係る電子回路の配置配線処
理を実施する配置配線装置の構成図、第2図は第1図の
装置の作用を示すフローチャート、第3図は回路を電源
間を結ぶ配線群と配線群間を結ぶ配線群とに分割して本
発明の詳細な説明する図、第4図は電源間を結ぶ経路を
示す図、第5図は電源間を結ぶ各経路内の回路素子およ
び各経路の全体的配置図、第6図は各経路内の配線を示
す図、第7図は各経路内の配線を行なうに当って回路素
子の移動を説明するための図、第8図は各経路間の配線
を示す図、第9図は完成した全体的配置図線図である。 1・・・回路データ記憶部 3・・・第1の配置配線処理部 4・・・回路構造分析データ記憶部 5・・・レイアウト仕様記憶部 6・・・第2の配置配線処理部 7・・・レイアウト結果データ記憶部
理を実施する配置配線装置の構成図、第2図は第1図の
装置の作用を示すフローチャート、第3図は回路を電源
間を結ぶ配線群と配線群間を結ぶ配線群とに分割して本
発明の詳細な説明する図、第4図は電源間を結ぶ経路を
示す図、第5図は電源間を結ぶ各経路内の回路素子およ
び各経路の全体的配置図、第6図は各経路内の配線を示
す図、第7図は各経路内の配線を行なうに当って回路素
子の移動を説明するための図、第8図は各経路間の配線
を示す図、第9図は完成した全体的配置図線図である。 1・・・回路データ記憶部 3・・・第1の配置配線処理部 4・・・回路構造分析データ記憶部 5・・・レイアウト仕様記憶部 6・・・第2の配置配線処理部 7・・・レイアウト結果データ記憶部
Claims (1)
- 配置配線処理しようとする電子回路の回路データから
電源線間の各接続経路および各接続経路間の配線を検出
し、この検出した各接続経路内の回路素子を接続順に検
出し、各接続経路内の検出した各回路素子を接続順に各
接続経路内で位置付けし、各回路素子の位置付けが行な
われた各接続経路を相対的に位置付けし、各接続経路内
における各回路素子間の配線を行ない、前記検出した接
続経路間の配線を前記各回路素子間の配線層と異なる配
線層によって行なうことを特徴とする電子回路の配置配
線方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62289412A JPH01132134A (ja) | 1987-11-18 | 1987-11-18 | 電子回路の配置配線方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62289412A JPH01132134A (ja) | 1987-11-18 | 1987-11-18 | 電子回路の配置配線方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01132134A true JPH01132134A (ja) | 1989-05-24 |
Family
ID=17742906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62289412A Pending JPH01132134A (ja) | 1987-11-18 | 1987-11-18 | 電子回路の配置配線方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01132134A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318043A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
JPH03149851A (ja) * | 1989-11-06 | 1991-06-26 | Rohm Co Ltd | 集積回路用マスクパターン作成方法 |
-
1987
- 1987-11-18 JP JP62289412A patent/JPH01132134A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318043A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
JPH03149851A (ja) * | 1989-11-06 | 1991-06-26 | Rohm Co Ltd | 集積回路用マスクパターン作成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US6289116B1 (en) | Computer-assisted design analysis method for extracting device and interconnect information | |
JP2001274254A (ja) | 半導体集積回路の自動配置配線方法 | |
JPH01132134A (ja) | 電子回路の配置配線方式 | |
US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
JP3251263B2 (ja) | プリント基板のリターンパス分断チェックシステム | |
JP3193850B2 (ja) | Xyインサーキットテスタのテストポイント決定方法 | |
JP3148180B2 (ja) | 半導体集積回路のレイアウト検証方法とレイアウト検証装置 | |
JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
JPS6126243A (ja) | Lsiア−トワ−クデ−タの回路接続照合出力装置 | |
JPH0245881A (ja) | プリント基板の配線方法 | |
JP2506907B2 (ja) | 図形接続検証システム | |
JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
JP2000207438A (ja) | プリント配線板設計支援装置 | |
JP2003017568A (ja) | 電源接続セル、半導体集積回路のレイアウト方法及び半導体集積回路のレイアウト用装置 | |
JPH05198675A (ja) | 配線パターンの許容電流検証方法及び検証装置 | |
JP2946682B2 (ja) | 集積回路設計装置 | |
JP2832618B2 (ja) | プリント配線板の配線経路を形成するための各データの表示方法 | |
JPH04151774A (ja) | 多層プリント配線板の未配線区間配線方法 | |
JP2713969B2 (ja) | 自動配線パターン設定方式 | |
JPH0731692B2 (ja) | 回路の配線抵抗演算方式 | |
JPH05102308A (ja) | 半導体集積回路の自動レイアウト手法 | |
JPH01292473A (ja) | 配線経路決定法 | |
JP2006172370A (ja) | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム |