JP7455968B2 - Ｐｍｏｓ高誘電率金属ゲート - Google Patents
Ｐｍｏｓ高誘電率金属ゲート Download PDFInfo
- Publication number
- JP7455968B2 JP7455968B2 JP2022525608A JP2022525608A JP7455968B2 JP 7455968 B2 JP7455968 B2 JP 7455968B2 JP 2022525608 A JP2022525608 A JP 2022525608A JP 2022525608 A JP2022525608 A JP 2022525608A JP 7455968 B2 JP7455968 B2 JP 7455968B2
- Authority
- JP
- Japan
- Prior art keywords
- metal gate
- gate stack
- dielectric constant
- layer
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims description 56
- 229910052751 metal Inorganic materials 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 71
- 238000012545 processing Methods 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 50
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 229910008482 TiSiN Inorganic materials 0.000 claims description 12
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000006870 function Effects 0.000 description 34
- 239000002243 precursor Substances 0.000 description 20
- 238000012546 transfer Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 15
- 239000007789 gas Substances 0.000 description 11
- 230000015654 memory Effects 0.000 description 9
- 238000010926 purge Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 239000000376 reactant Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012080 ambient air Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012686 silicon precursor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000003931 anilides Chemical class 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000005829 chemical entities Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002366 halogen compounds Chemical class 0.000 description 1
- 230000033444 hydroxylation Effects 0.000 description 1
- 238000005805 hydroxylation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
［０００１］本開示の実施形態は概して、高誘電率金属ゲート（ＨＫＭＧ）スタックに関する。
［０００２］集積回路は、単一チップ上に数百万ものトランジスタ、キャパシタ、及びレジスタが搭載されうる、複雑なデバイスへと進化を遂げてきた。集積回路の進化の過程において、機能密度（すなわち、チップ面積あたりの相互接続デバイスの数）が全体として増加してきた一方、形状寸法サイズ（すなわち、製造プロセスを使用して作り出されうる最小の構成要素（又はライン））は縮小している。
［０００３］デバイスの寸法が縮小するにつれて、デバイスの形状寸法及び材料には、故障を起こすことなく切替速度を維持する上での困難が課されている。チップ設計者がデバイス寸法を継続的に縮小させることを可能にする、いくつかの新技術が出現してきた。デバイス構造物の寸法制御は、現在及び将来の技術ジェネレーションの重要課題である。
［０００４］１９７０年以降、チップあたりの構成要素数は２年ごとに倍増してきた。この傾向の結果として、トランジスタの縮小による回路の微細化が、半導体技術ロードマップの主たる駆動力となっていた。Ｎ－ＭＯＳ及びＰ－ＭＯＳとして現在使用されている材料を縮小させることが、基本特性の変化のせいで課題となっている。
［０００５］現在のＰＭＯＳ高誘電率金属ゲートスタックは、高誘電率キャッピング層としてＴｉＮを含み、その後に、ＰＭＯＳ仕事関数材料としてＴｉＮを含む。新たなＰＭＯＳ仕事関数材料の一部は、ＰＭＯＳバンド端のＶｆｂ性能の向上を有利に示すが、同等酸化物厚さ（ＥＯＴ）ペナルティがあることも示す。
［０００６］したがってＴｉＮを上回るバンド端のＶｆｂ性能を有する材料が必要とされている。更に、最小のＥＯＴペナルティを有するデバイスも必要とされている。
［０００７］本開示の一又は複数の実施形態は、高誘電率キャッピング層上にＰＭＯＳ仕事関数材料を含む金属ゲートスタックを対象としている。ＰＭＯＳ仕事関数材料はＭｏＮを含む。この金属ゲートスタックでは、ＴｉＮを含むＰＭＯＳ仕事関数材料を含む金属ゲートスタックと比較して、Ｖｆｂが向上している。
［０００８］本開示の追加の実施形態は、高誘電率金属酸化物層上に高誘電率キャッピング層を含む金属ゲートスタックを対象としている。高誘電率キャッピング層はＴｉＳｉＮを含む。高誘電率キャッピング層上にはＰＭＯＳ仕事関数材料がある。ＰＭＯＳ仕事関数材料はＭｏＮを含む。この金属ゲートスタックでは、ＴｉＮを含む高誘電率キャッピング層とＭｏＮを含むＰＭＯＳ仕事関数材料とを含む金属ゲートスタックと比較して、ＥＯＴの増大が少なくなる。
［０００９］本開示の更なる実施形態は、金属ゲートスタックを製造する方法を対象としている。この方法は、第１処理チャンバ内に高誘電率金属酸化物層を含む基板を配置することを含む。高誘電率金属酸化物層上に、原子層堆積によって、ＴｉＳｉＮを含む高誘電率キャッピング層が堆積される。基板は第２処理チャンバに移送される。高誘電率キャッピング層上に、原子層堆積によって、ＭｏＮを含むＰＭＯＳ仕事関数材料が堆積される。
［００１０］上述した本開示の特徴を詳しく理解しうるように、上記で簡単に要約された本開示のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態について、付随する図面に示している。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面はこの開示の典型的な実施形態のみを示しており、したがって、本開示の範囲を限定するものと見なすべきではないことに、留意されたい。
［００１４］本開示のいくつかの例示的な実施形態について説明する前に、本開示は、以下の説明に明記される構成又はプロセスステップの詳細事項に限定されないことを理解されたい。本開示は、その他の実施形態も実現可能であり、様々なやり方で実践され又は行われることが可能である。
［００１５］この明細書及び付随する特許請求の範囲において使用される場合、「基板（ｓｕｂｓｔｒａｔｅ）」という語は、プロセスが作用する表面又は表面の一部分のことである。更に、基板に対する言及は、文脈上他のことが明確に示されない限り、基板の一部分のみへの言及でもありうると、当業者には理解されよう。加えて、基板上への堆積への言及は、裸基板と、一又は複数の膜又はフィーチャ（特徴部）が表面上に堆積し又は形成された基板の、両方を意味することがある。
［００１６］「基板」とは、本書で使用される場合、製造プロセス中に膜処理が実施される、任意の基板又は基板上に形成された任意の材料表面のことである。例えば、処理が実施されうる基板表面は、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料、並びにその他の、金属、金属窒化物、金属合金、及び他の導電材料といった任意の材料、を含む。基板は半導体ウエハを含むが、これに限定されるわけではない。基板は、基板表面を研磨し、エッチングし、還元し、酸化し、ヒドロキシル化し、アニール処理し、ＵＶ硬化し、ｅビーム硬化し、かつ／又はベイクするために、前処理プロセスに曝露されることもある。基板の表面自体の上で直接膜処理を行うことに加えて、本開示では、開示されている膜処理ステップのいずれもが、以下により詳細に開示するように、基板上に形成された下層上で実施されてもよく、「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈が示すように、かかる下層を含むことが意図されている。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積された場合、新たに堆積された膜／層の露出面が基板表面となる。
［００１７］本開示の実施形態は、バンド端の（Ｖｆｂ）性能が向上し、かつ／又はＥＯＴが低減している、金属ゲートスタックに関する。この開示の実施形態の一部は、ＰＭＯＳ仕事関数材料としてＴｉＮを使用している金属ゲートスタックと比較して、Ｖｆｂが向上した金属ゲートスタックを提供する。一部の実施形態では、ＰＭＯＳ仕事関数材料はＭｏＮを含む。
［００１８］この開示の実施形態の一部は、高誘電率キャッピング層としてＴｉＮを使用している金属ゲートスタックと比較してＥＯＴが低減した金属ゲートスタックを、有利に提供する。一部の実施形態では、高誘電率キャッピング層はＴｉＳｉＮを含み、ＰＭＯＳ仕事関数材料はＭｏＮを含む。
［００１９］本開示の一又は複数の実施形態は、Ｐ型金属酸化物半導体（ＰＭＯＳ）集積回路デバイスを形成する上で特に有用な、デバイス及び形成方法を提供する。このことを踏まえて、これより、かかるデバイス及び形成方法について説明する。その他のデバイス及び応用も本発明の範囲に含まれる。
［００２０］図１は、ＰＭＯＳ金属ゲートスタックデバイス１００の断面図を示している。デバイス１００は基板１１０を備える。一部の実施形態では、基板１１０はシリコンを含む。一部の実施形態では、基板１１０上に酸化物層１１５を形成するために、基板１１０の表面が酸化される。一部の実施形態では、基板は追加の電気素子及び材料（ソース領域、ドレイン領域、導電チャネル、及びその他の電気コネクタを含むが、これらに限定されるわけではない）を備える。
［００２１］一又は複数の実施形態によると、ＰＭＯＳ金属ゲートスタックデバイス１００は、ゲート誘電体１２０、高誘電率キャッピング層１３０、及び金属ゲート仕事関数層１４０を備える。本書で使用される場合、金属ゲート仕事関数層１４０は、「ＰＭＯＳ仕事関数材料（ＰＭＯＳ ｗｏｒｋ ｆｕｎｃｔｉｏｎ ｍａｔｅｒｉａｌ）」と称されることもある。
［００２２］ゲート誘電体１２０は、高誘電率キャッピング層１３０及び金属ゲート仕事関数層１４０を基板１１０から電気的に絶縁する。本書では、ゲート誘電体１２０、高誘電率キャッピング層１３０、及び金属ゲート仕事関数層１４０は共に、金属ゲートスタックと称されうる。一部の実施形態では、金属ゲートスタックは、金属ゲート仕事関数層１４０の上にゲート電極１５０を更に備える。
［００２３］一部の実施形態では、ゲート誘電体１２０は金属酸化物を含む。一部の実施形態では、ゲート誘電体１２０は、高誘電率金属酸化物層と称される。一部の実施形態では、ゲート誘電体１２０はＨｆＯ２を含む。
［００２４］一部の実施形態では、高誘電率キャッピング層１３０はＴｉＮを含むか、又は本質的にＴｉＮからなる。一部の実施形態では、高誘電率キャッピング層はＴｉＳｉＮを含むか、又は本質的にＴｉＳｉＮからなる。「本質的に～からなる（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」とは、このように使用される場合、記載されている元素が、原子ベースで、記載されている材料の９５％超、９８％超、９９％超、又は９９．５％超を構成することを意味する。誤解を避けるために言うと、本書で開示している材料の同定によって化学量論比が暗示されるものではない。例えば、ＴｉＮ材料はチタンと窒素とを含有する。これらの元素は、１：１の比で存在することも、そうではないことある。
［００２５］高誘電率キャッピング層１３０は、任意の好適な厚さを有しうる。一部の実施形態では、高誘電率キャッピング層１３０の厚さは約５Åから約２５Åの範囲内である。一部の実施形態では、高誘電率キャッピング層の厚さは約１０Åである。
［００２６］ＰＭＯＳ仕事関数材料１４０はＭｏＮを含む。発明者らは、驚くべきことに、ＰＭＯＳ仕事関数材料としてＭｏＮを使用することで、ＰＭＯＳバンド端の性能がＴｉＮよりも向上することを見出した。
［００２７］ＰＭＯＳ仕事関数材料１４０は任意の好適な厚さを有しうる。一部の実施形態では、ＰＭＯＳ仕事関数材料１４０の厚さは約５Åから約５０Åの範囲内である。一部の実施形態では、高誘電率キャッピング層の厚さは約１５Åである。
［００２８］フラットバンド電圧（Ｖｆｂ）は、金属ゲートスタックに関する所与の材料のＰＭＯＳ仕事関数の尺度を提供する。発明者らは、ＴＩＮを含むＰＭＯＳ仕事関数材料１４０をＭｏＮに置き換えることで、Ｖｆｂが上昇することを見出した。
［００２９］一部の実施形態では、高誘電率キャッピング層１３０はＴｉＮを含む。高誘電率キャッピング層１３０がＴｉＮを含む場合、Ｖｆｂは、約＋１００ｍＶ以上、約＋１２５ｍＶ以上、約＋１５０ｍＶ以上、約＋２００ｍＶ以上、約＋２２５ｍＶ以上、約＋２５０ｍＶ以上、約＋２７５ｍＶ以上、約＋３００ｍＶ以上、又は約＋３２５ｍＶ以上、上昇する。一部の実施形態では、Ｖｆｂは、約＋１２５ｍＶ、約＋１７５ｍＶ、約＋２７５ｍＶ、又は約＋３００ｍＶ、上昇する。
［００３０］発明者らは、ＰＭＯＳ仕事関数材料１４０としてＭｏＮを使用することで、ＰＭＯＳ仕事関数材料としてＴｉＮを含む金属ゲートスタックと比較して、ＥＯＴペナルティが追加されることも見出した。しかし、発明者らは、驚くべきことに、ＴｉＮを含む高誘電率キャッピング層１３０をＴｉＳｉＮで置き換えることで、ＥＯＴペナルティが低減されることも見出した。
［００３１］例えば、ＴｉＮを含む高誘電率キャッピング層１３０と、ＴｉＮを含むＰＭＯＳ仕事関数層１４０とを備える金属ゲートスタックは、約８．１ÅのＥＯＴを有する。一部の実施形態では、ＴｉＮを含むＰＭＯＳ仕事関数層１４０は、ＭｏＮを含むＰＭＯＳ仕事関数層１４０に置き換えられる。この置換によりＥＯＴは増大することになる。一部の実施形態では、ＥＯＴのこの増大は、約０．４Å以上、約０．５Å以上、又は約０．６Å以上である。
［００３２］一部の実施形態では、ＴｉＮを含む高誘電率キャッピング層１３０は、ＴｉＳｉＮを含む高誘電率キャッピング層１３０に置き換えられる。この置換により、ＥＯＴの増大が少なくなる。一部の実施形態では、ＥＯＴの増大は、約０．１Å以上、約０．１５Å以上、約０．２Å以上、約０．２５Å以上、約０．３Å以上、又は約０．３５Å以上、少なくなる。換言すると、一部の実施形態では、ＥＯＴの増大は、約０．３Å以下、約０．２５Å以下、約０．２Å以下、約０．１５Å以下、約０．１Å以下、又は約０．０５Å以下である。
［００３３］一部の実施形態では、金属ゲートスタックデバイス１００はゲート電極１５０を更に備える。ゲート電極１５０は複数の層を備えうる。一部の実施形態では、ゲート電極１５０は、ＴｉＡｌを含む第１層と、ＴｉＮを含む第２層とを備える。一部の実施形態では、第１層は約２５Åの厚さを有する。一部の実施形態では、第２層は約５００Åの厚さを有する。第１層及び第２層は、任意の好適な方法によって堆積されうる。
［００３４］図２を参照するに、本開示の別の実施形態は、金属ゲートスタックデバイス１００を形成する方法２００に関する。方法２００は、２１０において、第１処理チャンバ内に高誘電率金属酸化物層を備える基板を提供することによって始まる。２２０において、高誘電率金属酸化物層上に、原子層堆積によって、ＴｉＳｉＮを含む高誘電率キャッピング層が堆積される。
［００３５］２２０で言及されている原子層堆積プロセスについて、ＴｉＳｉＮを堆積させるための例示的なプロセスを以下に提示する。基板が、Ｔｉを含む第１前駆体、窒素源を含む第２前駆体、及びＳｉ源を含む第３の前駆体に曝露されることで、ＴｉＳｉＮ膜が提供される。一部の実施形態では、所定の膜厚を得るために、基板は繰り返しこれらの前駆体に曝露される。一部の実施形態では、基板は、堆積中、約２００℃から約７００℃の温度に維持される。
［００３６］多数の前駆体が本発明の範囲に含まれる。前駆体は、大気温度及び大気圧において、プラズマ、気体、液体、又は固体でありうる。しかし、前駆体はＡＬＤチャンバ内において揮発する。有機金属の化合物又は錯体は、金属と少なくとも１つの有機基（アルキル、アルコキシル、アルキルアミド、及びアニリドなど）を含有する、任意の化学物質を含む。前駆体は、有機金属化合物及び無機／ハロゲン化合物からなることもある。
［００３７］一般に、任意の好適なチタン前駆体が使用されうる。チタン前駆体は、例えばＴｉＣｌ４、ＴｉＢｒ４、ＴｉＩ４、ＴｉＦ４、テトラキスジメチルアミノチタンを含みうるが、これらに限定されるわけではない。加えて、任意の好適な窒素源前駆体も使用されうる。例としては、窒素ガス、アンモニアガス、Ｎ２Ｈ２、又はＮ２Ｈ４が含まれるが、これらに限定されるわけではない。
［００３８］様々なシリコン前駆体も使用されうる。シリコン前駆体の例は、シラン、ジシラン、トリメチルシラン、ジクロロシラン及びネオペンタシランを含みうるが、これらに限定されるわけではない。
［００３９］これらの前駆体に基板が曝露される順序は変更されうる。例えば、基板はＴｉ／Ｓｉ／Ｎ、又はＴｉ／Ｎ／Ｓｉという順序で曝露されうる。一堆積サイクルにおいて曝露は何度も行われることがある。更に、１つの堆積サイクル中に、１つの前駆体への曝露が繰り返されることもある。例えば、基板が、Ｔｉ／Ｎ／Ｓｉ／Ｎという順序で曝露されることもある。
［００４０］高誘電率キャッピング層の堆積後、２３０において、基板は第２処理チャンバに移送される。一部の実施形態では、第１処理チャンバと第２処理チャンバとが一体化される。一部の実施形態では、方法２００は、真空破断も周囲空気への曝露もなく実施される。２４０において、高誘電率キャッピング層上に、原子層堆積によって、ＭｏＮを含むＰＭＯＳ仕事関数材料が堆積される。
［００４１］この開示における方法は、同じチャンバ内で、又は一又は複数の別個の処理チャンバ内で実施されうる。一部の実施形態では、基板は、更なる処理のために、第１チャンバから別個の第２チャンバに動かされる。基板は、第１チャンバから別個の処理チャンバへと直接動かされることも、又は、第１チャンバから一又は複数の移送チャンバに動かされ、次いで別個の処理チャンバに動かされることもある。したがって、好適な処理装置は、移送ステーションと連通している複数のチャンバを備えうる。この種の装置は、「クラスタツール（ｃｌｕｓｔｅｒ ｔｏｏｌ）」又は「クラスタシステム（ｃｌｕｓｔｅｒｅｄ ｓｙｓｔｅｍ）」などと称されうる。
［００４２］一般に、クラスタツールは、複数のチャンバを備えるモジュール式システムであり、かかる複数のチャンバが、基板の中心検出及び配向、アニーリング、堆積、ならびに／又はエッチングを含む、様々な機能を実施する。一又は複数の実施形態によると、クラスタツールは、少なくとも第１チャンバ及び中央移送チャンバを含む。中央移送チャンバはロボットを収納してよく、このロボットは、処理チャンバとロードロックチャンバとの間で基板をシャトル搬送しうる。移送チャンバは、典型的には真空状態に維持され、基板を１つのチャンバから別のチャンバに、かつ／又はクラスタツールの前端部に配置されたロードロックチャンバに、シャトル搬送するための中間ステージを提供する。本開示に適合しうる２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、これらは両方とも、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。しかし、チャンバの実際の配置及び組合せは、本書に記載のプロセスの特定のステップを実施するという目的のために、変更されうる。使用されうるその他の処理チャンバは、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、熱処理（ＲＴＰなど）、プラズマ窒化、アニール処理、配向付け、ヒドロキシル化、及びその他の基板プロセスを含むが、これらに限定されるわけではない。クラスタツールのチャンバ内でプロセスを実行することによって、大気中の不純物による基板の表面汚染が回避され、酸化を伴わずに、その後に後続膜が堆積されうる。
［００４３］一部の実施形態では、第１処理チャンバ及び第２処理チャンバは、同じクラスタ型処理ツールの一部である。したがって、一部の実施形態では、方法は、インシトゥ（その場）の一体型の方法である。
［００４４］一部の実施形態では、第１処理チャンバと第２処理チャンバとは異なる処理ツールである。したがって、一部の実施形態では、方法は、エクスシトゥ（ｅｘ－ｓｉｔｕ）の一体型の方法である。
［００４５］一又は複数の実施形態によると、基板は、継続的に真空条件又は「ロードロック（ｌｏａｄ ｌｏｃｋ）」条件のもとにあり、１つのチャンバから次のチャンバへと移動している時にも周囲空気に曝露されない。つまり、移送チャンバは真空下にあり、真空圧力のもとで「ポンプダウン（ｐｕｍｐｅｄ ｄｏｗｎ）」されている。処理チャンバ又は移送チャンバ内には、不活性ガスが存在しうる。一部の実施形態では、反応体の一部又は全部を除去するために、パージガスとして不活性ガスが使用される。一又は複数の実施形態によると、反応体が堆積チャンバから移送チャンバへ、かつ／又は更なる処理チャンバへと移動することを防ぐために、堆積チャンバの出口にパージガスが注入される。つまり、不活性ガスの流れが、チャンバの出口にカーテンを形成する。
［００４６］基板は、単一の基板堆積チャンバ内で処理されてよく、このチャンバでは、単一の基板がローディングされ、処理され、アンローディングされてから、別の基板が処理される。基板は、コンベヤシステムに類似した連続的な様態で処理されることもあり、この場合、複数の基板が個別に、チャンバの第１部分にローディングされ、チャンバを通って移動し、チャンバの第２部分からアンローディングされる。チャンバ及び関連するコンベヤシステムの形状により、直線経路又は湾曲経路が形成されうる。加えて、処理チャンバはカルーセルであってもよく、この場合、複数の基板が、中心軸の周りで動かされ、カルーセル経路全体において、堆積、エッチング、アニーリング、及び／又は洗浄のプロセスに曝露される。
［００４７］基板は、処理中に静止していても、回転してもよい。回転基板は、連続的に又は段階的なステップで回転しうる。例えば、基板は、プロセス全体を通じて回転することも、種々の反応性ガス又はパージガスへの曝露と曝露との間に少しずつ回転することもある。処理中に基板を（連続的に又は段階的に）回転させることは、例えばガス流形状の局所的可変性の影響を最小化することによって、より均一な堆積又はエッチングを行うのに役立ちうる。
［００４８］原子層堆積型のチャンバでは、基板は、空間的に若しくは時間的に分離された複数のプロセスにおいて、第１前駆体と第２前駆体とに曝露されうる。時間的ＡＬＤは、第１前駆体がチャンバに流入して表面と反応する、従来型のプロセスである。この第１前駆体は、第２前駆体が流される前にチャンバからパージされる。空間的ＡＬＤでは、第１前駆体と第２前駆体の両方が同時にチャンバへと流されるが、これらは空間的に分離されるので、流れと流れとの間に前駆体の混合を防止する領域が存在する。空間的ＡＬＤでは、ガス分配プレートに対して基板が動かされるか、又はその逆である。
［００４９］方法の一又は複数の部分が１つのチャンバ内で行われる実施形態では、プロセスは空間的ＡＬＤプロセスでありうる。上述した化学作用のうちの一又は複数は適合性がない（すなわち、基板表面以外との反応及び／又はチャンバ上への堆積を引き起こす）ことがあるが、空間的分離により、反応物同士が気相で互いに曝露されないことが確実になる。例えば、時間的ＡＬＤは堆積チャンバのパージを伴う。しかし、実際には、追加の反応物を流す前に余剰反応物をチャンバ外にパージすることができない場合もある。したがって、チャンバ内に残存反応物があれば、それが反応することがある。空間的に分離することで、余剰反応物がパージされる必要がなくなり、かつ相互汚染は限定的になる。更に、チャンバをパージするには多くの時間がかかることがあり、したがって、パージステップをなくすことによってスループットが向上しうる。
［００５０］図３を参照するに、本開示の追加的な実施形態は、本書に記載の方法を実行するための処理システム９００を対象としている。図３は、本開示の一又は複数の実施形態による、基板を処理するために使用されうるシステム９００を示している。システム９００はクラスタツールと称されうる。システム９００は、ロボット９１２を内部に有する中央移送ステーション９１０を含む。ロボット９１２は、単一のブレードロボットとして図示されているが、当業者には、ロボット９１２のその他の構成も本開示の範囲に含まれることが認識されよう。ロボット９１２は、中央移送ステーション９１０に接続されたチャンバ間で、一又は複数の基板を動かすよう構成される。
［００５１］少なくとも１つの予洗浄／バッファチャンバ９２０が、中央移送ステーション９１０に接続される。予洗浄／バッファチャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源、のうちの一又は複数を含みうる。予洗浄／バッファチャンバ９２０は、個々の半導体基板のための、又は処理されるウエハのカセットのための保持エリアとして使用されうる。予洗浄／バッファチャンバ９２０は、予洗浄プロセスを実施することも、又は処理される基板を予熱することも、又は単に処理シーケンスのためのステージングエリアであることも、可能である。一部の実施形態では、中央移送ステーション９１０に接続された２つの予洗浄／バッファチャンバ９２０が存在する。
［００５２］図３に示している実施形態では、予洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間の通過チャンバとして機能しうる。ファクトリインターフェース９０５は、基板をカセットから予洗浄／バッファチャンバ９２０に動かすための一又は複数のロボット９０６を含みうる。ロボット９１２はその後、基板を、予洗浄／バッファチャンバ９２０からシステム９００内の他のチャンバへと動かすこともある。
［００５３］第１処理チャンバ９３０が中央移送ステーション９１０に接続されうる。第１処理チャンバ９３０は、高誘電率キャッピング層を堆積させるための原子層堆積チャンバとして構成されてよく、反応性ガスの一又は複数の流れが第１処理チャンバ９３０に提供されるよう、一又は複数の反応性ガス源と流体連通していることがある。基板は、ロボット９１２によって、分離バルブ９１４を通過して処理チャンバ９３０を出入りするように動かされうる。
［００５４］処理チャンバ９４０も、中央移送ステーション９１０に接続されうる。一部の実施形態では、処理チャンバ９４０は、ＰＭＯＳ仕事関数材料を堆積させるための原子層堆積チャンバを含み、反応性ガスの流れを処理チャンバ９４０に提供するよう、一又は複数の反応性ガス源と流体連通している。基板は、ロボット９１２によって、分離バルブ９１４を通過して処理チャンバ９４０を出入りするように動かされうる。
［００５５］一部の実施形態では、処理チャンバ９６０が、中央移送ステーション９１０に接続され、ゲート電極堆積チャンバとして機能するよう構成される。処理チャンバ９６０は、一又は複数の異なるエピタキシャル成長プロセスを実施するよう構成されうる。
［００５６］一部の実施形態では、処理チャンバ９３０、９４０、及び９６０の各々は、処理方法の異なる部分を実施するよう構成される。例えば、処理チャンバ９３０は高誘電率キャッピング層の堆積プロセスを実施するよう構成されてよく、処理チャンバ９４０はＰＭＯＳ仕事関数材料の堆積プロセスを実施するよう構成されてよく、処理チャンバ９６０はゲート電極の堆積プロセスを実施するよう構成されうる。当業者には、ツールにおける個々の処理チャンバの数及び配置は変更可能であり、図３に示している実施形態は１つの実現可能な構成を表わしているに過ぎないことが、認識されよう。
［００５７］一部の実施形態では、処理システム９００は一又は複数の計測ステーションを含む。例えば、計測ステーションは、予洗浄／バッファチャンバ９２０内、中央移送ステーション９１０内、又は個々の処理チャンバのいずれかの中に配置されうる。測定ステーションは、システム９００内の任意の位置であって、基板を酸化環境に曝露することなく凹部の距離の測定が可能な、任意の位置にありうる。
［００５８］少なくとも１つのコントローラ９５０が、中央移送ステーション９１０、予洗浄／バッファチャンバ９２０、処理チャンバ９３０、９４０、又は９６０、のうちの一又は複数に連結される。一部の実施形態では、個々のチャンバ又はステーションに接続された１を上回る数のコントローラ９５０が存在し、主要制御プロセッサが、システム９００を制御するために、別個のプロセッサの各々に連結される。コントローラ９５０は、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用されうる、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサ等のうちの１つでありうる。
［００５９］少なくとも１つのコントローラ９５０は、プロセッサ９５２と、プロセッサ９５２に連結されたメモリ９５４と、プロセッサ９５２に連結された入出力デバイス９５６と、種々の電子部品同士の通信のためのサポート回路９５８とを有しうる。メモリ９５４は、一時的メモリ（例えばランダムアクセスメモリ）と非一時的メモリ（例えば記憶装置）のうちの一又は複数を含みうる。
［００６０］プロセッサのメモリ９５４（又はコンピュータ可読媒体）は、ローカル又はリモートの、一又は複数の容易に入手可能なメモリ（ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又はその他の任意の形態のデジタル記憶装置など）でありうる。メモリ９５４は命令セットを保持してよく、この命令セットは、プロセッサ９５２によって、システム９００のパラメータ及び構成要素を制御するよう実行可能である。サポート回路９５８は、従来的な様態でプロセッサをサポートするように、プロセッサ９５２に連結される。回路は、例えば、キャッシュ、電力供給装置、クロック回路、入出力回路、サブシステム等を含みうる。
［００６１］プロセスは、一般に、ソフトウェアルーチンとしてメモリに記憶されてよく、このソフトウェアルーチンは、プロセッサによって実行されるとプロセスチャンバに本開示のプロセスを実施させる。ソフトウェアルーチンは、プロセッサによって制御されているハードウェアからリモートに配置されている第２プロセッサ（図示せず）によって、記憶されかつ／又は実行されることもある。本開示の方法の一部又は全部が、ハードウェアで実施されることもある。そのため、プロセスは、ソフトウェアで実装され、ハードウェアで（例えば、特定用途向け集積回路若しくはその他の種類のハードウェア実行形態として、又はソフトウェアとハードウェアとの組合せとして）コンピュータシステムを使用して実行されうる。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実施されるようにチャンバの動作を制御する特定用途コンピュータ（コントローラ）に変換する。
［００６２］一部の実施形態では、コントローラ９５０は、方法を実施するために個々のプロセス又はサブプロセスを実行するための、一又は複数の構成を有する。コントローラ９５０は、方法の機能を実施するために、中間構成要素に接続され、かつ中間コンポーネントを動作させるよう構成されうる。例えば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、真空制御装置等のうちの一又は複数に接続され、かつこれらを制御するよう構成されうる。
［００６３］一部の実施形態のコントローラ９５０は、ロボット上の基板を複数の処理チャンバと計測ステーションとの間で動かす構成、基板をローディングしかつ／若しくはシステムからアンローディングする構成、ＴｉＮ若しくはＴｉＳｉＮを含む高誘電率キャッピング層を堆積させる構成、ＭｏＮを含むＰＭＯＳ仕事関数材料を堆積させる構成、及び／又はゲート電極を堆積させる構成、から選択される一又は複数の構成を有する。
［００６４］この明細書全体を通じて、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ／ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」への言及は、実施形態に関連して説明している特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味している。ゆえに、この明細書全体を通じて様々な箇所に出現している「一又は複数の実施形態では（ｉｎ ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「ある種の実施形態において（ｉｎ ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ／ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」といった表現は、必ずしも、本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において任意の好適な様態で組み合わされうる。
［００６５］本書の開示では、特定の実施形態を参照して説明してきたが、当業者には、説明している実施形態が本開示の原理及び応答の単なる例示にすぎないことが理解されよう。本開示の本質及び範囲から逸脱せずに、本開示の方法及び装置に対して様々な改変及び変形がなされうることが、当業者には自明となろう。ゆえに、本開示は、付随する特許請求の範囲及びその均等物に含まれる改変及び変形を含みうる。
Claims (17)
- 高誘電率金属酸化物層上に、高誘電率キャッピング層を備え、且つ、前記高誘電率キャッピング層上に、ＰＭＯＳ仕事関数材料を備える金属ゲートスタックであって、
前記高誘電率キャッピング層は、ＴｉＳｉＮを含むとともに約５Åから約２５Åの範囲内の厚さを有し、前記ＰＭＯＳ仕事関数材料は、ＭｏＮを含むとともに約５Åから約５０Åの範囲内の厚さを有し、
ＴｉＮを含むＰＭＯＳ仕事関数材料を備える金属ゲートスタックと比較して、Ｖｆｂが向上しており、
ＴｉＮを含む高誘電率キャッピング層及びＭｏＮを含むＰＭＯＳ仕事関数材料を備える金属ゲートスタックと比較して、ＥＯＴの増大が少なくなっている、金属ゲートスタック。 - Ｖｆｂが約＋１２５ｍＶ以上向上している、請求項１に記載の金属ゲートスタック。
- Ｖｆｂが約＋３００ｍＶ以上向上している、請求項２に記載の金属ゲートスタック。
- Ｖｆｂが約＋１７５ｍＶ以上向上している、請求項２に記載の金属ゲートスタック。
- Ｖｆｂが約＋２７５ｍＶ以上向上している、請求項４に記載の金属ゲートスタック。
- 金属ゲートスタックであって、
高誘電率金属酸化物層上の、ＴｉＳｉＮを含む高誘電率キャッピング層と、
前記高誘電率キャッピング層上の、ＭｏＮを含むＰＭＯＳ仕事関数材料と、
前記ＰＭＯＳ仕事関数材料上の、ゲート電極と、を備え、
ＴｉＮを含む高誘電率キャッピング層及びＭｏＮを含むＰＭＯＳ仕事関数材料を備える金属ゲートスタックと比較して、ＥＯＴの増大が少なくなっており、前記ゲート電極が、ＴｉＡｌを含む第１層と、ＴｉＮを含む第２層とを備える、金属ゲートスタック。 - 前記高誘電率金属酸化物層がＨｆＯ２を含む、請求項６に記載の金属ゲートスタック。
- 前記高誘電率キャッピング層が、約５Åから約２５Åの範囲内の厚さを有する、請求項６に記載の金属ゲートスタック。
- 前記ＰＭＯＳ仕事関数材料が、約５Åから約５０Åの範囲内の厚さを有する、請求項６に記載の金属ゲートスタック。
- ＥＯＴの増大が約０．３Å以上少なくなっている、請求項６に記載の金属ゲートスタック。
- ＥＯＴの増大が、ＴｉＮを含む高誘電率キャッピング層及びＴｉＮを含む仕事関数材料を備える金属ゲートスタックと比較して、約＋０．３０Å以下である、請求項６に記載の金属ゲートスタック。
- ＥＯＴの増大が約＋０．０５Å以下である、請求項１１に記載の金属ゲートスタック。
- 酸化表面を有する基板材料であって、前記酸化表面上に前記高誘電率金属酸化物層がある、基板材料を更に含み、
ＴｉＮを含む仕事関数材料を備える金属ゲートスタックと比較して、Ｖｆｂが向上している、請求項６に記載の金属ゲートスタック。 - 金属ゲートスタックを製造する方法であって、
第１処理チャンバ内に、高誘電率金属酸化物層を備える基板を配置することと、
前記高誘電率金属酸化物層上に、原子層堆積によって、ＴｉＳｉＮを含む高誘電率キャッピング層を堆積させることと、
前記基板を第２処理チャンバに移送することと、
前記高誘電率キャッピング層上に、原子層堆積によって、ＭｏＮを含むＰＭＯＳ仕事関数材料を堆積させることと、
前記基板を第３処理チャンバに移送することと、
前記ＰＭＯＳ仕事関数材料上に、一又は複数の異なるエピタキシャル成長プロセスによって、ＭｏＮを含むゲート電極を堆積させることであって、前記ゲート電極が、ＴｉＡｌを含む第１層と、ＴｉＮを含む第２層とを備える、ゲート電極を堆積させることと、
を含む、方法。 - 前記第１処理チャンバ、前記第２処理チャンバ及び前記第３処理チャンバが一体化されており、前記方法が真空を破断することなく実施される、請求項１４に記載の方法。
- 前記第１処理チャンバ、前記第２処理チャンバ及び前記第３処理チャンバが同じ処理ツールの一部である、請求項１５に記載の方法。
- 前記第１処理チャンバ、前記第２処理チャンバ及び前記第３処理チャンバがそれぞれ別々の処理ツールである、請求項１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962931211P | 2019-11-05 | 2019-11-05 | |
| US62/931,211 | 2019-11-05 | ||
| PCT/US2020/058856 WO2021091995A1 (en) | 2019-11-05 | 2020-11-04 | Pmos high-k metal gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022553804A JP2022553804A (ja) | 2022-12-26 |
| JP7455968B2 true JP7455968B2 (ja) | 2024-03-26 |
Family
ID=75689087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022525608A Active JP7455968B2 (ja) | 2019-11-05 | 2020-11-04 | Ｐｍｏｓ高誘電率金属ゲート |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20210134972A1 (ja) |
| JP (1) | JP7455968B2 (ja) |
| KR (1) | KR20220093191A (ja) |
| CN (1) | CN114616680A (ja) |
| TW (1) | TW202129054A (ja) |
| WO (1) | WO2021091995A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115701654A (zh) * | 2021-08-02 | 2023-02-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217309A (ja) | 2004-01-30 | 2005-08-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009278083A (ja) | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
| US20150054029A1 (en) | 2011-09-24 | 2015-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal Gate Stack Having TaAlCN Layer |
| US20190172716A1 (en) | 2016-06-20 | 2019-06-06 | Applied Materials, Inc. | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060153995A1 (en) * | 2004-05-21 | 2006-07-13 | Applied Materials, Inc. | Method for fabricating a dielectric stack |
| US7332433B2 (en) * | 2005-09-22 | 2008-02-19 | Sematech Inc. | Methods of modulating the work functions of film layers |
| KR100775965B1 (ko) * | 2006-08-17 | 2007-11-15 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조 방법 |
| KR101194973B1 (ko) * | 2010-04-27 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 형성방법 |
| US8440520B2 (en) * | 2011-08-23 | 2013-05-14 | Tokyo Electron Limited | Diffused cap layers for modifying high-k gate dielectrics and interface layers |
| US8846474B2 (en) * | 2012-08-20 | 2014-09-30 | Tokyo Electron Limited | Dual workfunction semiconductor devices and methods for forming thereof |
| EP2953162A1 (en) * | 2014-06-06 | 2015-12-09 | IMEC vzw | Method for manufacturing a semiconductor device comprising transistors each having a different effective work function |
| KR20170044968A (ko) * | 2015-10-16 | 2017-04-26 | 삼성전자주식회사 | 기판의 세정 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| US10879392B2 (en) * | 2018-07-05 | 2020-12-29 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2020
- 2020-11-04 CN CN202080076754.9A patent/CN114616680A/zh active Pending
- 2020-11-04 WO PCT/US2020/058856 patent/WO2021091995A1/en active Application Filing
- 2020-11-04 KR KR1020227018785A patent/KR20220093191A/ko not_active Application Discontinuation
- 2020-11-04 JP JP2022525608A patent/JP7455968B2/ja active Active
- 2020-11-04 US US17/089,047 patent/US20210134972A1/en active Pending
- 2020-11-05 TW TW109138627A patent/TW202129054A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217309A (ja) | 2004-01-30 | 2005-08-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009278083A (ja) | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
| US20150054029A1 (en) | 2011-09-24 | 2015-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal Gate Stack Having TaAlCN Layer |
| US20190172716A1 (en) | 2016-06-20 | 2019-06-06 | Applied Materials, Inc. | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210134972A1 (en) | 2021-05-06 |
| JP2022553804A (ja) | 2022-12-26 |
| KR20220093191A (ko) | 2022-07-05 |
| CN114616680A (zh) | 2022-06-10 |
| TW202129054A (zh) | 2021-08-01 |
| WO2021091995A1 (en) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153486B2 (en) | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications | |
| US20220254900A1 (en) | Mosfet gate engineerinng with dipole films | |
| US9224594B2 (en) | Surface preparation with remote plasma | |
| WO2008042528A2 (en) | Uv-assisted dielectric formation for devices with strained germanium-containing layers | |
| US20240038859A1 (en) | Metal cap for contact resistance reduction | |
| JP7455968B2 (ja) | Ｐｍｏｓ高誘電率金属ゲート | |
| JP7144532B2 (ja) | 選択的エッチングプロセスの選択性を高める方法 | |
| US20220254640A1 (en) | Amorphous Silicon-Based Scavenging And Sealing EOT | |
| US11171047B2 (en) | Fluorine-doped nitride films for improved high-k reliability | |
| US12051734B2 (en) | PMOS high-k metal gates | |
| US11552177B2 (en) | PMOS high-K metal gates | |
| US11997849B2 (en) | V-NAND stacks with dipole regions | |
| TW202301484A (zh) | 基於非晶矽的清除及密封等效氧化物厚度 | |
| CN116918070A (zh) | 具有偶极膜的mosfet栅极工程 | |
| TW202412185A (zh) | 防止鋁擴散之阻障層 | |
| TW202417668A (zh) | 選擇性mosi沉積 | |
| CN118355486A (zh) | 使用硅化钌的双硅化物处理 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7455968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |