JP7241771B2 - 実行時再構成可能なニューラル・ネットワーク・プロセッサ・コア - Google Patents
実行時再構成可能なニューラル・ネットワーク・プロセッサ・コア Download PDFInfo
- Publication number
- JP7241771B2 JP7241771B2 JP2020560976A JP2020560976A JP7241771B2 JP 7241771 B2 JP7241771 B2 JP 7241771B2 JP 2020560976 A JP2020560976 A JP 2020560976A JP 2020560976 A JP2020560976 A JP 2020560976A JP 7241771 B2 JP7241771 B2 JP 7241771B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- activation
- neural
- memory
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/048—Activation functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
Description
Y[i,j,k]=σ(V[i,j,k,:];Z[i,j,k])
式1
Claims (18)
- 重みメモリと、
活性化メモリと、
前記重みメモリから重みマトリクスを受信し、前記活性化メモリから活性化ベクトルを受信し、前記重みマトリクスと前記活性化ベクトルとのベクトル・マトリクス乗算を計算するように適合されたベクトル・マトリクス乗算器と、
1つまたは複数のベクトル・ソースから1つまたは複数の入力ベクトルを受信し、前記1つまたは複数の入力ベクトルに対して1つまたは複数のベクトル関数を実行して出力ベクトルを生じるように適合されたベクトル・プロセッサと、
前記ベクトル・プロセッサに動作可能に連結されたプログラマブル・コントローラであって、前記1つまたは複数のベクトル・ソースを前記ベクトル・プロセッサにマッピングし、前記ベクトル・プロセッサを1つまたは複数のベクトル・ターゲットにマッピングし、前記1つまたは複数のベクトル関数を実行し、前記1つまたは複数のベクトル・ターゲットに結果を提供するように、前記ベクトル・プロセッサに命令するように適合された前記プログラマブル・コントローラと、
を備える、ニューラル・コア。 - 前記ベクトル・プロセッサに動作可能に連結され、前記ベクトル・プロセッサからの結果に活性化関数を適用するように適合された活性化ユニットをさらに備える、請求項1に記載のニューラル・コア。
- 前記ベクトル・ソースが、部分合計メモリ、ネットワーク、ベクトル・マトリクス乗算器、レジスタ、またはパラメータ・メモリを含む、請求項1に記載のニューラル・コア。
- 前記ベクトル・ターゲットが、活性化メモリ、部分合計メモリ、レジスタ、またはネットワークを含む、請求項1に記載のニューラル・コア。
- 前記ベクトル・プロセッサが、1つまたは複数の定数を前記結果に適用するように適合された、請求項1に記載のニューラル・コア。
- 部分合計を累計するように構成された、請求項1に記載のニューラル・コア。
- 前記コントローラが、前記重みメモリから重みマトリクスを読み出し、前記活性化メモリから活性化ベクトルを読み出し、前記重みマトリクスと前記活性化ベクトルとのベクトル・マトリクス乗算を計算するように、前記ベクトル・マトリクス乗算器に命令するようにさらに適合された、請求項1に記載のニューラル・コア。
- 前記活性化関数が構成可能である、請求項2に記載のニューラル・コア。
- 前記プログラマブル・コントローラが、前記活性化関数を計算し、前記活性化メモリに結果を提供するように、前記活性化ユニットに命令するようにさらに適合された、請求項8に記載のニューラル・コア。
- 前記重みマトリクスが、ニューラル・ネットワーク重みマトリクスのサブアレイであり、
前記活性化ベクトルが、ニューラル・ネットワーク活性化ベクトルのサブアレイである、請求項7に記載のニューラル・コア。 - 前記重みマトリクスと前記活性化ベクトルとの前記ベクトル・マトリクス乗算が、累計のために提供され、前記累計が、前記ニューラル・ネットワーク重みマトリクスと前記ニューラル・ネットワーク活性化ベクトルとのベクトル・マトリクス乗算を生じる、請求項10に記載のニューラル・コア。
- 入力、パラメータ、および出力を有するニューラル・ネットワーク関数を計算するように構成された、請求項1に記載のニューラル・コア。
- 前記重みマトリクスまたは前記活性化ベクトルあるいはその両方が、構成可能なサイズを有する、請求項12に記載のニューラル・コア。
- ニューラル・ネットワーク入力、パラメータ、または出力、あるいはそれらの組み合わせが、構成可能なサイズを有する、請求項12に記載のニューラル・コア。
- 前記ニューラル・ネットワーク関数が構成可能である、請求項12に記載のニューラル・コア。
- ネットワークによって相互接続された複数の追加ニューラル・コアと併せて、ニューラル・ネットワーク関数を計算するように構成された、請求項1に記載のニューラル・コア。
- ニューラル・ネットワーク関数の一部を計算するように構成された、請求項1に記載のニューラル・コア。
- 前記ニューラル・ネットワーク関数の前記一部が構成可能である、請求項17に記載のニューラル・コア。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/012,475 | 2018-06-19 | ||
US16/012,475 US11501140B2 (en) | 2018-06-19 | 2018-06-19 | Runtime reconfigurable neural network processor core |
PCT/IB2019/054954 WO2019243962A1 (en) | 2018-06-19 | 2019-06-13 | Runtime reconfigurable neural network processor core |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021527864A JP2021527864A (ja) | 2021-10-14 |
JP7241771B2 true JP7241771B2 (ja) | 2023-03-17 |
Family
ID=68840309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020560976A Active JP7241771B2 (ja) | 2018-06-19 | 2019-06-13 | 実行時再構成可能なニューラル・ネットワーク・プロセッサ・コア |
Country Status (5)
Country | Link |
---|---|
US (2) | US11501140B2 (ja) |
JP (1) | JP7241771B2 (ja) |
CN (1) | CN112204579A (ja) |
GB (1) | GB2587175A (ja) |
WO (1) | WO2019243962A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018176000A1 (en) | 2017-03-23 | 2018-09-27 | DeepScale, Inc. | Data synthesis for autonomous control systems |
US11893393B2 (en) | 2017-07-24 | 2024-02-06 | Tesla, Inc. | Computational array microprocessor system with hardware arbiter managing memory requests |
US10671349B2 (en) | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
US11409692B2 (en) | 2017-07-24 | 2022-08-09 | Tesla, Inc. | Vector computational unit |
US11157441B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system using non-consecutive data formatting |
US11561791B2 (en) | 2018-02-01 | 2023-01-24 | Tesla, Inc. | Vector computational unit receiving data elements in parallel from a last row of a computational array |
US11501140B2 (en) * | 2018-06-19 | 2022-11-15 | International Business Machines Corporation | Runtime reconfigurable neural network processor core |
US11215999B2 (en) | 2018-06-20 | 2022-01-04 | Tesla, Inc. | Data pipeline and deep learning system for autonomous driving |
US11361457B2 (en) | 2018-07-20 | 2022-06-14 | Tesla, Inc. | Annotation cross-labeling for autonomous control systems |
US11636333B2 (en) | 2018-07-26 | 2023-04-25 | Tesla, Inc. | Optimizing neural network structures for embedded systems |
US11562231B2 (en) | 2018-09-03 | 2023-01-24 | Tesla, Inc. | Neural networks for embedded devices |
CN113039556B (zh) | 2018-10-11 | 2022-10-21 | 特斯拉公司 | 用于使用增广数据训练机器模型的***和方法 |
US11196678B2 (en) | 2018-10-25 | 2021-12-07 | Tesla, Inc. | QOS manager for system on a chip communications |
US11816585B2 (en) | 2018-12-03 | 2023-11-14 | Tesla, Inc. | Machine learning models operating at different frequencies for autonomous vehicles |
US11537811B2 (en) | 2018-12-04 | 2022-12-27 | Tesla, Inc. | Enhanced object detection for autonomous vehicles based on field view |
US11610117B2 (en) | 2018-12-27 | 2023-03-21 | Tesla, Inc. | System and method for adapting a neural network model on a hardware platform |
US11150664B2 (en) | 2019-02-01 | 2021-10-19 | Tesla, Inc. | Predicting three-dimensional features for autonomous driving |
US10997461B2 (en) | 2019-02-01 | 2021-05-04 | Tesla, Inc. | Generating ground truth for machine learning from time series elements |
US11567514B2 (en) | 2019-02-11 | 2023-01-31 | Tesla, Inc. | Autonomous and user controlled vehicle summon to a target |
US10956755B2 (en) | 2019-02-19 | 2021-03-23 | Tesla, Inc. | Estimating object properties using visual image data |
CN111967572A (zh) * | 2020-07-10 | 2020-11-20 | 逢亿科技(上海)有限公司 | 一种基于FPGA的YOLO V3和YOLO V3 Tiny网络切换方法 |
EP4318275A4 (en) * | 2021-04-26 | 2024-06-26 | Huawei Technologies Co., Ltd. | MATRIX MULTIPLIER AND METHOD FOR CONTROLLING A MATRIX MULTIPLIER |
US11726746B1 (en) * | 2022-09-14 | 2023-08-15 | Moffett International Co., Limited | Vector operation acceleration with convolution computation unit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000322400A (ja) | 1999-05-10 | 2000-11-24 | Fuji Xerox Co Ltd | 情報処理装置 |
JP2001188767A (ja) | 1999-12-28 | 2001-07-10 | Fuji Xerox Co Ltd | ニューラルネットワーク演算装置及びニューラルネットワークの演算方法 |
JP2015534172A (ja) | 2012-09-14 | 2015-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | ニューラル・コア回路 |
JP2018060268A (ja) | 2016-10-03 | 2018-04-12 | 株式会社日立製作所 | 認識装置および学習システム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3260357B2 (ja) * | 1990-01-24 | 2002-02-25 | 株式会社日立製作所 | 情報処理装置 |
KR0138859B1 (ko) * | 1994-12-06 | 1998-06-15 | 양승택 | 다중 명령어 다중 데이타형 신경망 전용 디지탈 어레이 프로세서 및 이를 이용해 구성된 시스템 |
JP5104052B2 (ja) | 2007-06-14 | 2012-12-19 | ソニー株式会社 | 抵抗素子、ニューロン素子、及びニューラルネットワーク情報処理装置 |
EP2631872A4 (en) | 2010-10-18 | 2015-10-28 | Univ Osaka | CHARACTER EXTRACTION DEVICE, CHARACTER EXTRACTION METHOD AND PROGRAM THEREFOR |
US8868477B2 (en) | 2012-03-29 | 2014-10-21 | International Business Machines Coproration | Multi-compartment neurons with neural cores |
CN106575379B (zh) | 2014-09-09 | 2019-07-23 | 英特尔公司 | 用于神经网络的改进的定点整型实现方式 |
US10192162B2 (en) * | 2015-05-21 | 2019-01-29 | Google Llc | Vector computation unit in a neural network processor |
US10346350B2 (en) | 2015-10-08 | 2019-07-09 | Via Alliance Semiconductor Co., Ltd. | Direct execution by an execution unit of a micro-operation loaded into an architectural register file by an architectural instruction of a processor |
US11055063B2 (en) * | 2016-05-02 | 2021-07-06 | Marvell Asia Pte, Ltd. | Systems and methods for deep learning processor |
CN107578098B (zh) * | 2017-09-01 | 2020-10-30 | 中国科学院计算技术研究所 | 基于脉动阵列的神经网络处理器 |
CN107918794A (zh) * | 2017-11-15 | 2018-04-17 | 中国科学院计算技术研究所 | 基于计算阵列的神经网络处理器 |
US11501140B2 (en) * | 2018-06-19 | 2022-11-15 | International Business Machines Corporation | Runtime reconfigurable neural network processor core |
-
2018
- 2018-06-19 US US16/012,475 patent/US11501140B2/en active Active
-
2019
- 2019-06-13 JP JP2020560976A patent/JP7241771B2/ja active Active
- 2019-06-13 CN CN201980036708.3A patent/CN112204579A/zh active Pending
- 2019-06-13 GB GB2100512.9A patent/GB2587175A/en not_active Withdrawn
- 2019-06-13 WO PCT/IB2019/054954 patent/WO2019243962A1/en active Application Filing
-
2022
- 2022-10-13 US US18/046,301 patent/US20230062217A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000322400A (ja) | 1999-05-10 | 2000-11-24 | Fuji Xerox Co Ltd | 情報処理装置 |
JP2001188767A (ja) | 1999-12-28 | 2001-07-10 | Fuji Xerox Co Ltd | ニューラルネットワーク演算装置及びニューラルネットワークの演算方法 |
JP2015534172A (ja) | 2012-09-14 | 2015-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | ニューラル・コア回路 |
JP2018060268A (ja) | 2016-10-03 | 2018-04-12 | 株式会社日立製作所 | 認識装置および学習システム |
Also Published As
Publication number | Publication date |
---|---|
US11501140B2 (en) | 2022-11-15 |
CN112204579A (zh) | 2021-01-08 |
GB2587175A (en) | 2021-03-17 |
JP2021527864A (ja) | 2021-10-14 |
US20190385048A1 (en) | 2019-12-19 |
GB202100512D0 (en) | 2021-03-03 |
WO2019243962A1 (en) | 2019-12-26 |
US20230062217A1 (en) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7241771B2 (ja) | 実行時再構成可能なニューラル・ネットワーク・プロセッサ・コア | |
JP7372009B2 (ja) | 並列分散テンソル計算用のニューラル・ハードウェア・アクセラレータ | |
JP7227272B2 (ja) | 再構成可能なコアレベルおよびベクトルレベルの並列性を有する並列計算アーキテクチャ | |
US11263011B2 (en) | Compound instruction set architecture for a neural inference chip | |
JP7332247B2 (ja) | ニューラル推論プロセッサのための中央スケジューラおよび命令ディスパッチャ | |
US12001953B2 (en) | Neural network data computation using mixed-precision | |
US20210209450A1 (en) | Compressed weight distribution in networks of neural processors | |
US11238347B2 (en) | Data distribution in an array of neural network cores | |
JP7426980B2 (ja) | 分散型ニューラル・ネットワークのコアのネットワークにおける階層的並列処理 | |
US11935271B2 (en) | Neural network model compression with selective structured weight unification | |
JP2023542852A (ja) | ニューラル・ネットワークを用いたシステム、および方法 | |
JP7220007B2 (ja) | 並列性及びオンチップ・メモリを介した時間、空間及びエネルギー効率のよいニューラル推論 | |
WO2019089553A1 (en) | Tensor radix point calculation in a neural network | |
AU2020395435B2 (en) | Flexible precision neural inference processing units | |
TW202234267A (zh) | 在硬體加速器處計算內積 | |
US11373407B2 (en) | Attention generation | |
US11521085B2 (en) | Neural network weight distribution from a grid of memory elements | |
JP2022091126A (ja) | ニューラル推論チップ、少なくとも1つのニューラル推論コアを備える集積回路およびコンピュータ実装方法(有効なニューラルネットワーク活性化関数のvlsi実装のための効率的な方法) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211028 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7241771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |