JP7098194B2 - 表示装置、及び電圧供給回路の駆動時間の校正方法 - Google Patents

Description

関連出願の相互参照
本出願は、２０２０年３月３１日に出願された韓国特許出願第１０－２０２０－００３８８７４号の優先権及び利益を主張し、その全内容は、参照により本明細書に組み込まれる。

本発明は、表示装置、及び昇圧回路の駆動時間を校正する方法に関する。

表示装置では、画素に接続されたスイッチがゲートドライバを介してオンされ、画素によって表現されるべきグレーレベルに対応する電圧がバッファを含むソースドライバを使用して供給される。表示装置の面積、解像度、及びフレームレートが増加することにつれて、バッファによって駆動される負荷の抵抗及び静電容量が増加し、同時に、負荷を駆動するために必要な時間が減少する。

表示装置の領域とフレームレートとが増大するにつれて、画素を含む負荷を高速で駆動するためにバッファを駆動する前に駆動する昇圧回路の必要性が生じている。

しかし、ソースドライバを形成する過程で生じる偏差とソースドライバの出力に現れる負荷の大きさが表示の位置に応じて変化するため、昇圧回路を用いて所望の階調電圧を負荷に供給するために昇圧回路を校正する必要がある。

本発明は、昇圧回路を用いて目標階調電圧を負荷に供給するために、昇圧回路の駆動時間を校正する方法を提供することを目的とする。

本発明の説明は、構造的及び／又は機能的な説明のための単なる実施形態である。本発明の範囲は、文脈で説明された実施形態に限定されるものと解釈されるべきではない。すなわち、実施形態は、種々の変形が可能であり、本発明の範囲は、その技術的思想を実現形成均等物を含むものと解釈されるべきである。

本出願に記載される用語の意味は、以下のように解釈されるべきである。

「第１」及び「第２」などの用語は１つの要素を別の要素から区別するために使用され、本発明の範囲はこれらの用語によって限定されるべきではない。たとえば、１つ目の要素に２つ目の要素という名前を付けることができる。同様に、第２要素を第１要素と呼ぶことができる。

単数形で使用される表現は文脈において明らかに異なる意味を有さない限り、複数形の表現を包含し、「含む」、「有する」などの用語は本明細書において開示される特徴、数、ステップ、動作、構成要素、部分、又はそれらの組合せの存在を示すことを意図しており、１つ以上の他の特徴、数、ステップ、動作、構成要素、部分、又はそれらの組合せが存在し得る、又は追加され得る可能性を排除することを意図していないことを理解されたい。

「及び／又は」という表現は、本発明の実施形態を説明するとき、識別された項目のすべて又は１つを指すために使用され、例えば、「Ａ及び／又はＢ」という表現は、「Ａ」、「Ｂ」、及び「Ａ及びＢ」として理解されるべきである

なお、本発明の実施形態の説明において、特に断らない限り、単線、差動線、バスについては無差別に説明する。ただし、単線、差動線、バスを区別する必要がある場合には、単線、単線、差動線、バスを区別して説明する。

本発明の一態様によれば、（ａ）負荷を基準電圧にリセットし、（ｂ）負荷において電荷共有が行われるよう、駆動時間の間、昇圧回路を介して負荷に充電電圧を供給し、（ｃ）電荷共有後の負荷の電圧を目標電圧と比較し、（ｄ）（ｃ）の結果に応じて駆動時間の期間を調整する、ことを含む昇圧回路を校正する方法が提供される。

本発明の他の態様によれば、画素を含む負荷に基準電圧を供給するように構成されたバッファと、画素を含む負荷に充電電圧を供給するように構成された昇圧回路と、駆動時間の間、前記充電電圧を前記負荷に供給するように前記昇圧回路を制御し、目標電圧と前記充電電圧が供給される前記負荷において電荷共有が行われた後に形成される電圧との差に応じて駆動時間を制御する、校正部と、を含む、画像を表示する表示装置が提供される。

本発明のさらに他の態様によれば、複数の昇圧回路を含むデータ線ドライバを複数のグループに分割し、複数のグループに分割された昇圧回路のうち１つ以上の昇圧回路について駆動時間校正を行い、残りの昇圧回路に対して駆動時間校正を行う、ことを含む複数の昇圧回路の駆動時間を校正する方法が提供される。

本実施形態に係る表示装置を示す模式図である。 本実施形態の昇圧回路、バッファ、及び校正部を含む負荷及びデータ線ドライバを示す概略図である。 本実施形態の昇圧回路の駆動時間の校正方法を示す概略フローチャートである。 本実施形態の昇圧回路の校正方法に従って昇圧回路を校正した場合のタイミング図である。 リセット段階における等価回路図である。 充電段階の第１ステップにおける概略的な等価回路図である。 充電段階の第２ステップにおける概略的な等価回路図である。 比較段階における第１実施形態の概略回路図である。 比較段階における第２実施形態の概略回路図である。 校正部の駆動時間設定部の構成を示す模式図である。 駆動時間設定部の動作を説明するためのグラフである。 駆動時間設定部により出力される第１昇圧スイッチ制御信号及び第２昇圧スイッチ制御信号の概略形状を示す図である。 制御部が昇圧回路の駆動時間を校正するプロセスを説明するための概略的なグラフである。 第１実施形態に係るソースドライバに含まれる複数のデータ線ドライバを示す模式図である。 図１２に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。 図１２に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。 図１２に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。 別の実施形態によるデータ線ドライバに含まれる昇圧回路上の駆動時間校正を説明するための概略図である。 図１４の信号選択部及び比較部を示す概略図を示す。 図１４の信号選択部及び比較部を示す概略図を示す。 図１４の信号選択部及び比較部を示す概略図を示す。

以下、図面を参照して、本実施形態に表示装置及び昇圧回路の校正方法について説明する。図１は、本実施形態に係る表示装置を示す模式図である。図１を参照すると、本実施形態に係る表示装置１は、表示パネルと、ゲートドライバ１４と、ソースドライバ１０と、外部から印加されるスクリーンソースの特性を変化させるか、又は表示システムの解像度及び特性に応じて駆動時間を調整するタイミングコントローラと、を備えている。

一実施形態では、後述するデータ線ドライバＤ（図２参照）がソースドライバ１０に含まれてもよく、校正部１００（図２参照）がタイミングコントローラ１２又はソースドライバ１０に含まれてもよい。

図２は、本実施形態に昇圧回路３００、バッファ２００、及び校正部１００を含むデータ線ドライバＤ、及び負荷Ｌを示す概略図である。図２を参照すると、昇圧回路３００は、第１駆動電圧Ｖ_ＨＩＧＨを出力するためにオンされる第１昇圧スイッチＭ１と、第２駆動電圧Ｖ_ＬＯＷを出力するためにオンされる第２昇圧スイッチＭ２とを含む。図示の実施形態では、第１昇圧スイッチＭ１はｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタであり、第２昇圧スイッチＭ２はｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタである。図示しない実施形態では、第１昇圧スイッチＭ１及び第２昇圧スイッチＭ２は、制御電極に供給される信号に基づいて第１電極及び第２電極の導通及び／又は遮断が制御される半導体スイッチであってもよい。一例として、第１昇圧スイッチＭ１及び第２昇圧スイッチＭ２は、それぞれバイポーラ接合トランジスタ（ＢＪＴ）等のトランジスタであってもよい。

一実施形態において、昇圧部３００に供給される第１駆動電圧Ｖ_ＨＩＧＨは、画素に供給される階調電圧のうち、最も高い階調電圧より高い電圧であり、第２駆動電圧Ｖ_ＬＯＷは、画素に供給される階調電圧のうち、最も低い階調電圧より低い電圧であってもよい。他の実施形態において、昇圧部３００に供給される第１駆動電圧Ｖ_ＨＩＧＨ及び第２駆動電圧Ｖ_ＬＯＷは、それぞれソースドライバー１０（図１参照）及びタイミングコントローラー１２（図１参照）に供給される駆動電圧ＶＤＤ及び接地電圧ＶＳＳであってもよい。

バッファ２００は、演算増幅器２１０を含むことができる。演算増幅器２１０は、第１及び第２スイッチＳＷ１、ＳＷ２をオン又はオフされるように制御するよう、フィードバックループを有する単位利得バッファ又は開ループを有する比較器の形で接続されてもよい。

一実施形態では、バッファ２００は、演算増幅器２１０の出力ノードＹとバッファの出力ノードＸとの間に接続された第１スイッチＳＷ１を含む。第１スイッチＳＷ１のオン及びオフは、第１スイッチ制御信号ＳＷａに基づいて制御される。バッファ２００は、バッファ２００の出力ノードＸと演算増幅器２１０の反転入力端子との間に接続された第２スイッチＳＷ２を含む。第２スイッチＳＷ２のオン及びオフは、第２スイッチ制御信号ＳＷｂに基づいて制御される。校正部１００から供給されたＶ_ｐは、オペアンプ２１０の非反転入力端子に供給されてもよい。

一実施形態では、第１スイッチＳＷ１及び第２スイッチＳＷ２の各々は、制御電極、第１電極、及び第２電極を含んでもよく、第１電極及び第２電極のオン及び／又はオフは、制御電極に供給される信号に基づいて制御される半導体スイッチであってもよい。第１スイッチＳＷ１及び第２スイッチＳＷ２は、例えば、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、ＮＰＮ（ｎｅｇａｔｉｖｅ－ｐｏｓｉｔｉｖｅ－ｎｅｇａｔｉｖｅ）ＢＪＴ、ＰＮＰ（ｐｏｓｉｔｉｖｅ－ｎｅｇａｔｉｖｅ－ｐｏｓｉｔｉｖｅ）ＢＪＴなどのトランジスタであってもよい。

以下、第１スイッチＳＷ１及び第２スイッチＳＷ２が論理ハイ状態の制御信号を受けてオン状態となる半導体スイッチである例について説明する。しかしながら、これは簡潔に説明するためのものであり、当業者であれば、制御信号を論理ハイ状態で受けてオン状態となる半導体スイッチとして第１スイッチＳＷ１及び第２スイッチＳＷ２を容易に実現することができる。

一実施形態では、校正部１００は、演算増幅器２１０によって出力された比較結果信号ＤＮ（図８参照）を受信する。別の実施形態では、校正部１００は、比較器４００によって出力された比較結果信号ＤＮ（図９参照）を受信する。校正部１００は、第１及び第２スイッチＳＷ１、ＳＷ２を制御するための第１及び第２スイッチ制御信号ＳＷａ、ＳＷｂと、昇圧回路３００に含まれる第１昇圧スイッチＭ１を制御するための第１昇圧スイッチ制御信号Ｐ_ＵＰと、第２昇圧スイッチＭ２を制御するための第２昇圧スイッチ制御信号Ｐ_ＤＮと、オペアンプ２１０の非反転入力端子に供給される信号Ｖ_Ｐとを出力する。また、校正部１００は、比較器４００（図９、１５Ａ、１５Ｂ、１５Ｃ参照）に目標電圧Ｖ_{ＴＡＲＧＥＴ}を出力してもよく、校正部１００は信号選択部５００（図１３Ａ～図１３Ｃ、図１５Ａ～図１５Ｃ参照）に含まれるマルチプレクサを制御するための信号を出力してもよい。

再び図２を参照すると、負荷Ｌは、データ線ドライバＤによって駆動されている。この負荷Ｌは、階調電圧を伝送するデータ線と、このデータ線に接続された複数の画素とを含み、この階調電圧を受けて画像を表示する。図２に示すように、負荷Ｌは、抵抗Ｒｐ及びコンデンサＣｐの接続部を通じて等価的にモデル化することができる。

図２は、１本のデータ線に接続される負荷Ｌと、１本のデータ線ドライバＤと、データ線ドライバＤに含まれる昇圧回路３００及び１つのバッファー２００とを示している。ソースドライバ１０は、複数のデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎ（図１２及び図１４参照）を含んでいてもよい。

図３は、本実施形態の昇圧回路３００の駆動時間の校正方法を示す概略フローチャートであり、図４は、本実施形態の昇圧回路３００の校正方法によって、昇圧回路３００の校正を行った場合のタイミング図である。図５は、リセット段階Ｓ１００における等価回路図である。図３～図５を参照すると、リセット段階Ｓ１００において、負荷Ｌは、基準電圧Ｖ１にリセットされる。

一実施形態では、校正部１００が論理ハイ状態の信号ＳＷａを供給して第１スイッチＳＷ１をオンにし、論理ハイ状態の信号ＳＷｂを供給して第２スイッチＳＷ２をオンにする。

校正部１００は、オペアンプ２１０の非反転入力端子に基準電圧Ｖ１を供給する。一実施形態において、基準電圧Ｖ１は、昇圧部３００の第１駆動電圧Ｖ_ＨＩＧＨより低く、第２駆動電圧Ｖ_ＬＯＷより高い電圧であってもよい。さらに、基準電圧Ｖ１は、接地電圧ＧＮＤよりも高い電圧であってもよい。

校正部１００は、昇圧部３００の第１昇圧スイッチＭ１及び第２昇圧スイッチＭ２が共にオフされるように、論理ハイ状態の信号Ｐ_ＵＰ及び論理ロー状態の信号Ｐ_ＤＮを出力する。

以下では、昇圧部３００を介して負荷Ｌに形成される目標電圧Ｖ_{ＴＡＲＧＥＴ}が基準電圧Ｖ１よりも高い場合について説明する。これは単なる一例であり、以下の説明から、当業者は、昇圧回路３００を介して供給される目標電圧Ｖ_{ＴＡＲＧＥＴ}が基準電圧Ｖ１よりも低い場合に駆動されるように、昇圧回路３００に含まれる第２スイッチＭ２を容易に実現することができる。

リセット段階Ｓ１００は、負荷Ｌ全体の電圧がバッファの出力ノードＸに供給される基準電圧Ｖ１にリセットされるように、十分な時間維持される。したがって、バッファ２００の出力ノードＸの電圧、負荷の第１ノードＡの電圧、及び負荷の端ノードＢの電圧を含む負荷Ｌの電圧が、基準電圧Ｖ１に維持される。

充電段階Ｓ２００は、負荷Ｌに充電電圧Ｖ_{ＣＨＡＲＧＥ}を供給する第１ステップにおいて、昇圧部３００が駆動Ｔ_{ｄｒｉｖｅ}の間、充電電圧Ｖ_{ＣＨＡＲＧＥ}を負荷Ｌに供給する第１ステップと、充電電圧Ｖ_{ＣＨＡＲＧＥ}によって負荷Ｌにおいて電荷共有を行う第２ステップと、を含んでもよい。第１ステップでは、昇圧部３００が駆動Ｔ_{ｄｒｉｖｅ}の間、充電Ｖ_{ＣＨＡＲＧＥ}を負荷Ｌに供給する。

図６は、充電段階の第１ステップにおける概略的な等価回路図である。図３、図４及び図６を参照すると、第１ステップにおいて、校正部１００は、第１及び第２スイッチＳＷ１及びＳＷ２の両方がオフになるように、第１及び第２スイッチ制御信号ＳＷａ及びＳＷｂを出力する。第１及び第２スイッチＳＷ１及びＳＷ２は、演算増幅器２１０の出力ノード及び演算増幅器２１０のフィードバック経路の不必要な充電による時間遅延を防止するためにオフにされる。

校正部１００は、第２昇圧スイッチＭ２がオフされ、第１昇圧スイッチＭ１を介して第１駆動電圧Ｖ_ＨＩＧＨが充電電圧Ｖ_{ＣＨＡＲＧＥ}として負荷Ｌに供給されるように、第１及び第２スイッチ制御信号Ｐ_ＵＰ、Ｐ_ＤＮを供給する。

昇圧回路３００から充電電圧Ｖ_{ＣＨＡＲＧＥ}が供給されるため、図４において、実線で示す負荷Ｌの第１ノードＡの電圧Ｖ_Ａと、破線で示す負荷Ｌの終端ノードＢの電圧Ｖ_Ｂとが上昇する。負荷Ｌの終端点Ｂの電圧Ｖ_Ｂは、負荷Ｌの抵抗Ｒｐ及びコンデンサＣｐにより、電圧Ｖ_Ａよりも低い電圧として形成される。

図７は、充電段階の第２ステップにおける概略的な等価回路図である。図３、図４及び図７を参照すると、第２ステップでは、校正部１００は、第１スイッチ制御信号ＳＷａ、第２スイッチ制御信号ＳＷｂ、第１昇圧スイッチ制御信号Ｐ_ＵＰ及び第２昇圧スイッチ制御信号Ｐ_ＤＮを出力して、第１スイッチＳＷ１、第２スイッチＳＷ２、第１昇圧スイッチＭ１及び第２昇圧スイッチＭ２を全てオフさせる。したがって、負荷Ｌは、データ線ドライバＤに接続されない。

第２ステップでは、負荷ＬのキャパシタＣｐ間で電荷共有が発生する。負荷の第１ノードＡの電圧と負荷の終端ノードＢの電圧は、電荷共有により電圧Ｖ_Ｓとして等しく形成される。電荷共有後、負荷に形成される電圧Ｖ_Ｓの大きさは、ノードＡに形成される電圧Ｖ_Ａの大きさよりも小さくてもよく、第１ステップでノードＢに形成される電圧Ｖ_Ｂの大きさよりも大きくてもよい。

後述するように、校正部１００は、第１昇圧スイッチＭ１及び／又は第２昇圧スイッチＭ２がオンされる駆動Ｔ_{ｄｒｉｖｅ}を制御して負荷に電圧を供給し、電荷共有後に形成される電圧Ｖ_Ｓを制御する。

一例として、負荷の第１ノードＡ内の電圧を検出してもよいが、負荷の端ノードＢは表示パネルの最終画素ノードであるため、表示パネルの端部の電圧を検出できない場合がある。したがって、第２ステップは、負荷全体に同じ電圧が形成されるまで十分な時間実行されてもよい。

図８は、比較段階Ｓ３００における第一実施形態の概略回路図である。図３、図４、図８を参照すると、比較段階では、電荷共有後の負荷の電圧Ｖ_Ｓと目標電圧Ｖ_{ＴＡＲＧＥＴ}とを比較する。一実施形態では、校正部１００は、オペアンプ２１０の非反転入力端子に目標Ｖ_{ＴＡＲＧＥＴ}を供給する。また、校正部１００は、電荷共有後に第２スイッチ制御信号ＳＷｂを出力し、オペアンプ２１０の反転入力端子にＶ_Ｓが供給されるように第２スイッチＳＷ２をオンさせる。

電荷共有後、オペアンプ２１０の反転入力端子には、負荷Ｌに形成された電圧Ｖ_Ｓが供給され、非反転入力端子には、目標電圧Ｖ_{ＴＡＲＧＥＴ}が供給される。オペアンプ２１０は、比較結果を比較結果ＤＮとして出力するために、電荷共有後の負荷Ｌに形成された電圧Ｖ_Ｓと目標電圧Ｖ_{ＴＡＲＧＥＴ}とを比較する。

一実施形態では、オペアンプ２１０は、非反転入力端子に供給される目標電圧Ｖ_{ＴＡＲＧＥＴ}が負荷に形成される電圧Ｖ_Ｓよりも高い場合、論理ハイ信号を比較結果信号ＤＮとして出力する。オペアンプ２１０は、電荷共有後に反転入力端子に供給される負荷の電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高い場合、論理ロー信号を比較結果信号ＤＮとして出力する。

図８に示す実施形態では、第１スイッチＳＷ１がオンされると、オペアンプ２１０の出力信号がバッファの出力ノードＸに供給されてもよい。これにより、校正部１００は、第１スイッチＳＷ１がオフとなるように第１スイッチ制御信号ＳＷａを出力する。

表示装置が駆動されると、本実施形態の演算増幅器２１０は、画素に階調電圧を供給するバッファの構成要素として機能する。しかし、昇圧回路３００が校正されると、上述したように、演算増幅器２１０は、負荷Ｌに形成された電圧と目標電圧とを比較するための比較器として機能することができる。

図９は、比較段階における第２実施形態の概略回路図である。図９を参照して、比較段階の第２実施形態において、比較器４００は、目標電圧Ｖ_{ＴＡＲＧＥＴ}と電荷共有後の負荷に形成された電圧Ｖ_Ｓとを比較してもよい。

比較段階の第２実施形態では、校正部１００が第１スイッチ及び第２スイッチの双方がオフとなるように第１スイッチ制御信号ＳＷａ及び第２スイッチ制御信号ＳＷｂを供給する。電荷共有後、負荷のＶ_Ｓは、比較器４００の１入力に供給される。校正部１００から供給される目標Ｖ_{ＴＡＲＧＥＴ}は、比較器４００の他の入力に供給されてもよい。比較器４００は、目標電圧Ｖ_{ＴＡＲＧＥＴ}と負荷の電荷共有ード電圧Ｖ_Ｓとを比較し、比較結果に対応する比較結果信号ＤＮを校正部１００に供給する。

例えば、比較器４００は、目標電圧Ｖ_{ＴＡＲＧＥＴ}が電荷共有後の負荷に形成された電圧Ｖ_Ｓよりも高い場合、論理ハイ信号を比較結果信号ＤＮとして出力する。電荷共有後の負荷に形成された電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高い場合、比較器４００は、比較結果信号ＤＮとして論理ロー信号を出力する。

他の一例では、比較器４００は、目標電圧Ｖ_{ＴＡＲＧＥＴ}が電荷共有後の負荷に形成された電圧Ｖ_Ｓよりも高い場合、論理ローを出力する。逆に、電荷共有後に負荷に形成された電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高い場合、比較器４００は、比較結果信号ＤＮとして論理ハイ信号を出力する。

一実施形態では、比較器４００が１つ以上の入力として供給されるアナログ信号をデジタル信号に変換し、供給された信号を比較して出力する比較器とすることができる。別の実施形態では、比較器４００が１つ以上の入力として供給されたデジタル信号をアナログ信号に変換し、供給された信号を比較して出力する比較器であってもよい。

例えば、比較器４００は１方の入力として供給される負荷の電荷共有電圧Ｖ_Ｓをデジタルコードに変換し、このデジタルコードと校正部１００が他方の入力として供給するデジタルコードである目標電圧Ｖ_{ＴＡＲＧＥＴ}とを比較して比較結果信号ＤＮを出力する。

他の一例では、比較器４００は、校正部１００の他方の入力として供給されるディジタルコードをアナログ電圧である目標電圧Ｖ_{ＴＡＲＧＥＴ}に変換し、この目標電圧Ｖ_{ＴＡＲＧＥＴ}と、１方の入力として供給される負荷の電荷共有された電圧Ｖ_Ｓとを比較して、比較結果信号ＤＮを出力する。

校正段階Ｓ４００では、校正部１００が昇圧回路３００の駆動時間を調整する。図１０Ａは、校正部１００の駆動時間設定部１１０の構成を示す模式図である。図１０Ｂは、駆動時間設定部１１０の動作を説明するためのグラフである。図１０Ｃは、駆動時間設定部１１０が出力する第１昇圧スイッチ制御信号Ｐ_ＵＰ及び第２昇圧スイッチ制御信号Ｐ_ＤＮの概略形状を示す図である。図１１は、制御部１１２が昇圧部の駆動時Ｔ_{ｄｒｉｖｅ}を校正する過程を説明するための図である。

図１０Ａを参照して、校正部１００に含まれる駆動時間設定部１１０は、クロック信号ＣＬＫを受けてクロック信号ＣＬＫに含まれるパルス数をカウントしてカウント結果を出力するカウンタ１１４と、カウンタ１１４が出力するカウント結果信号ＣＮＴと制御部１１２が出力する駆動時間制御コードＤ_ＢＳＴとを比較する比較部１１６と、比較部１１６の比較結果から所望の駆動時間を有する第１昇圧スイッチ制御信号Ｐ_ＵＰ又は第２昇圧スイッチ制御信号Ｐ_ＤＮを形成する制御信号形成部１１８と、第１昇圧スイッチ制御信号Ｐ_ＵＰ又は第２昇圧スイッチ制御信号Ｐ_ＤＮの駆動時間に対応する駆動時間制御コードＤ_ＢＳＴを出力し、クロック信号ＣＬＫの供給、及び昇圧回路３００の校正を行う制御部１１２と、を含む。

図１０Ａ及び図１０Ｂを参照すると、カウンタ１１４は、制御部１１２から出力されるクロック信号ＣＬＫに含まれるパルスの数をカウントして、カウント結果を出力する。一実施形態では、カウンタ１１４によって出力されるカウント結果は、［Ｘ－１～０］のＸビットの合計であってもよく、カウンタ１１４は、クロック信号ＣＬＫに含まれるパルスの数がカウントされるにつれて、１つずつ増加したカウント結果信号ＣＮＴを出力してもよい。

比較器１１６は、カウンター１１４から出力されたカウント結果信号ＣＮＴと制御部１１２から出力された駆動時間制御コードＤ_ＢＳＴの大きさとを比較し、比較結果に対応する比較信号ｃｏｍｐを出力する。駆動時間制御コードＤ_ＢＳＴは、カウンター１１４のカウント結果と同じビット数［Ｘ－１～０］を有していてもよい。

図１０Ｂの上段は、カウンター１１４でクロック信号ＣＬＫのパルス数をカウントしたときに増加するカウント結果信号ＣＮＴと、制御部１１２から供給される駆動時間制御コードＤ_ＢＳＴとの関係を示している。比較器１１６は、駆動中、比較信号ｃｏｍｐを論理ハイ状態に維持し、計数結果信号ＣＮＴの値が駆動時間制御コードＤ_ＢＳＴに対応する値以上である場合、比較器１１６は、論理ハイ状態を論理ロー状態に変換して比較信号ｃｏｍｐを形成して出力する。従って、図１０Ｂの下のグラフに示すように、比較信号ｃｏｍｐは、カウント結果信号ＣＮＴが０から駆動時間制御コードＤ_ＢＳＴと交差するまでの時間に相当するパルス幅を有する。

図示しない実施形態では、比較器１１６は、最初の駆動時に比較信号ｃｏｍｐを論理ロー状態に維持し、カウント結果信号ＣＮＴの値が駆動時間制御コードＤ_ＢＳＴに対応する値以上である場合、比較器１１６は、論理ロー状態を論理ハイ状態に変換して比較信号を形成して出力してもよい。

制御信号形成部１１８は、比較信号ｃｏｍｐを受けて、第１昇圧スイッチ制御信号Ｐ_ＵＰ又は第２昇圧スイッチ制御信号Ｐ_ＤＮを出力する。本実施形態では、校正部１００が第１昇圧スイッチＭ１の駆動時Ｔ_{ｄｒｉｖｅ}を校正する。これにより、制御部１１２は、比較信号ｃｏｍｐを反転させ、所望の駆動時Ｔ_{ｄｒｉｖｅ}に対応するパルス幅を有する第１昇圧スイッチ制御信号Ｐ_ＵＰ（図１０Ｃの上側参照）を形成して出力するために、第２昇圧スイッチＭ２をオフさせて第１昇圧スイッチＭ１をオンさせる。他の実施形態では、第２昇圧スイッチＭ２の駆動時間Ｔ_{ｄｒｉｖｅ}を校正する場合、制御部１１２は、第１昇圧スイッチＭ１をオフさせ、第２昇圧スイッチＭ２をオンさせて、所望の駆動時間Ｔ_{ｄｒｉｖｅ}に対応するパルス幅を有する第２昇圧スイッチ制御信号Ｐ_ＤＮ（図１０Ｃの下側参照）を形成して出力する。

以下、図１０Ａ～図１０Ｃ及び図１１を参照して校正段階Ｓ４００について説明する。図１１は、電荷共有後の負荷の電圧Ｖ_Ｓと、カウンタ１１４に入力される駆動時間制御コードＤ_ＢＳＴによる目標電圧Ｖ_{ＴＡＲＧＥＴ}との差分に相当する電圧誤差Ｅｒｒｏｒを示している。図１１では、電圧誤差Ｅｒｒｏｒが負の値である場合が、電荷共有後の負荷の電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低い場合に相当し、電圧誤差Ｅｒｒｏｒが正の値である場合が、電荷共有後の負荷の電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高い場合に相当する。

図１０Ａ～図１０Ｃ及び図１１を参照すれば、制御部１１２は、昇圧部３００の駆動時間Ｔ_{ｄｒｉｖｅ}に対応する駆動時間制御コードＤ_ＢＳＴを比較部１１６に供給する。制御部１１２は、昇圧部３００の校正の開始時、比較部１１６に駆動時間制御コードＤ_ＢＳＴの初期値を供給する。駆動時間設定部１１０は、入力された駆動時間制御コードＤ_ＢＳＴの最初の値に対応する駆動時間Ｔ_{ｄｒｉｖｅ}に基づいて昇圧部３００を駆動する。

一実施形態では、駆動時間制御コードＤ_ＢＳＴの最初の値は、駆動時間制御コードの［Ｘ－１～０］の全てのＸビットの合計に対応する値の中央値（２Ｘ－１）であってもよい。一例として、駆動時間制御コードが合計１０ビットを含む場合、駆動時間制御コードは、［００００ ００００ ００］から［１１１１ １１１１ １１］までの中央値［００００ １１１ １１］に対応するコードであってもよい。

校正部１００に供給される比較結果信号ＤＮが、電荷共有後の負荷の電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高い場合に対応する場合、校正部１００が昇圧回路３００の駆動時間が短くなるように、駆動時間制御コードＤ_ＢＳＴを低下させて供給する。駆動時間制御コードＤ_ＢＳＴが減少することにつれて、昇圧回路３００の駆動時間Ｔ_{ｄｒｉｖｅ}が減少する。

校正部１００に供給される比較結果信号ＤＮが、電荷共有後の負荷の電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低い場合に対応する場合、校正部１００が昇圧回路３００の駆動時間が長くなるように、駆動時間制御コードＤ_ＢＳＴを上昇させて供給する。駆動時間制御コードＤ_ＢＳＴが増加することにつれて、昇圧回路３００の駆動時間Ｔ_{ｄｒｉｖｅ}が増加する。

電荷共有後の負荷Ｌにおいて、基準電圧Ｖ１（図４参照）よりも低い目標電圧Ｖ_{ＴＡＲＧＥＴ}を形成するように、第２昇圧スイッチＭ２の駆動時間を調整する実施形態は、以下のように実行されてもよい。校正部１００は、電荷共有後に負荷に形成された電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低いとき、第２昇圧スイッチＭ２の駆動時間が減少するように駆動時間制御コードＤ_ＢＳＴを減少させて供給する。校正部１００は、比較結果信号ＤＮが電荷共有後の負荷に形成された電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高いことに対応するとき、第２昇圧スイッチＭ２の駆動時間が増加するように駆動時間制御コードＤ_ＢＳＴを増加させて供給する。

比較段階は、校正段階に続く比較段階で検出された比較結果信号ＤＮから再び実行され、以前の変動量の半分だけ以降のデータ値を増減される。駆動時間制御コードがＸビットで構成され、昇圧回路の駆動時間がＸ回校正される場合、目標電圧Ｖ_{ＴＡＲＧＥＴ}と電圧Ｖ_Ｓとの差分は、所定の範囲内で校正される。

図１１に示す実施形態では、駆動時制御コードＤ_ＢＳＴの初期値として、Ｘビットの総和の値の中央値である２^Ｘ－１が供給された後、初期比較段階における電圧誤差Ｅｒｒｏｒは、電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低いときに相当する。次の校正段階（１）において、制御部１１２は、駆動時間制御コードＤ_ＢＳＴをΔだけ増加させる。

駆動時間設定部１１０は、変動量Δが反映された駆動時間制御コードＤ_ＢＳＴに応じたパルス幅の信号を出力することにより、昇圧部３００を制御する。一実施形態では、カウンタ入力の変化量Δがカウンタに供給される最初の値の半分である２^Ｘ－２に対応してもよい。

以降の比較段階では、電圧誤差Ｅｒｒｏｒが電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも高いことに対応するため、校正段階（２）では、制御部１１２がカウンタ１１４の入力を前回の変化量の半分であるΔ／２だけ減少させてカウンタに出力する。駆動時間設定部１１０は、対応するパルス幅の信号を出力して昇圧回路３００を制御する。

以降の比較段階では、電圧誤差Ｅｒｒｏｒが電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低い場合に相当するため、校正段階（３）において、制御部１１２は、カウンタ１１４の入力を前回の変化量の半分であるΔ／４だけ増加させ、カウンタ１１４に出力する。駆動時間設定部１１０は、対応するパルス幅の信号を出力して昇圧回路３００を制御する。

その後の比較段階では、電圧誤差は、電圧Ｖ_Ｓが目標電圧Ｖ_{ＴＡＲＧＥＴ}よりも低い場合に対応するため、校正段階（４）では、制御部１１２は、カウンタ１１４の入力を前回の変動量の半分であるΔ／８だけ増加させてカウンタ１１４に出力する。駆動時間設定部１１０は、対応するパルス幅の信号を出力して昇圧回路３００を制御する。

一実施形態では、校正部１００は、駆動時間制御コードＤ_ＢＳＴに含まれるビット数だけリセット段階、充電段階、比較段階、校正段階を含む校正処理を行うことにより、対応するデータ線ドライバＤに含まれる昇圧回路３００の校正を完了させる。例えば、駆動時間制御コードＤ_ＢＳＴが［Ｘ－１～０］の合計Ｘビットを含む場合、Ｘ回校正処理を行ってもよい。

上述したように、前回の変動量の半分を加算又は減算した駆動時間校正を行うことにより、校正部１００は、負荷の充電共用電圧Ｖ_Ｓと目標電圧Ｖ_{ＴＡＲＧＥＴ}との最小誤差を、駆動時間制御コードＤ_ＢＳＴの最下位ビット（ＬＳＢ）に対応する値とすることができる。

表示パネル（図１参照）は、複数のデータ線に接続された複数の画素を含む。複数のデータ線及び複数の画素は、製造プロセスにおいてエラーが生じ、その電気的特性はエラーのために異なる場合がある。従って、複数のデータ線を駆動する昇圧回路は、互いに異なるように調整されてもよい。以下、複数のデータ線ドライバに含まれる昇圧回路を校正する処理について、図１２～図１５Ｃを用いて説明する。

図１２は、第１実施形態におけるソースドライバ１０に含まれる複数のデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎを示す概略図であり、図１３Ａ～図１３Ｃは、図１２に示されている実施形態における複数のマルチプレクサＭＵＸ１、ＭＵＸ２、…、ＭＵＸｊを含む信号選択部５００を示す概略図である。

図１２及び図１３Ａ～図１３Ｃを参照すると、ｎ個のデータ線ドライバＤ_１、Ｄ_２、及びＤ_ｎがｊ個のグループに分割されてもよく、各グループはｋ個のデータ線ドライバを含んでもよい。ソースドライバ１０に含まれるデータ線ドライバの数をｎとすると、ｎ＝ｊ×ｋ（ｎ，ｊ，ｋは自然数）で表すことができる。

図１２及び図１３Ａ～図１３Ｃに示される実施形態では、データ線ドライバＤ_１、Ｄ_２、及びＤ_ｎは、Ｄ_１、Ｄ_２、…、及びＤ_ｋの第１グループ、Ｄ_ｋ＋１、Ｄ_ｋ＋２、…、及びＤ_２ｋの第２グループ及びＤ_{ｎ－ｋ＋１}、Ｄ_{ｎ－ｋ＋２}、…、及びＤ_ｎの第ｊグループに分割されてもよい。

信号選択部５００は、グループの数だけマルチプレクサＭＵＸ１、ＭＵＸ２、…、ＭＵＸｊを含んでもよい。校正部１００は、マルチプレクサ制御信号（図示せず）を出力して、マルチプレクサＭＵＸ１、ＭＵＸ２、…、及びＭＵＸｊに入力された信号を選択し出力するよう制御を実行することができる。

図１３Ａに示される実施形態では、データ線ドライバＤ_１、Ｄ_２、及び第１グループに属するＤ_ｋによって出力される比較信号ＤＮ_１、ＤＮ_２、及びＤＮ_ｋは、第１マルチプレクサＭＵＸ１に入力される。第２グループに属するデータ線ドライバＤ_ｋ＋１、Ｄ_ｋ＋２、及びＤ_２ｋによって出力される比較信号ＤＮ_ｋ＋１、ＤＮ_ｋ＋２、及びＤＮ_２ｋは、第２マルチプレクサＭＵＸ２に入力される。同様に、第ｊグループに属するデータ線ドライバＤ_{ｎ－ｋ＋１}、Ｄ_{ｎ－ｋ＋２}、及びＤ_ｎによって出力される比較信号ＤＮ_{ｎ－ｋ＋１}、ＤＮ_{ｎ－ｋ＋２}、及びＤＮ_ｎは、第ｊマルチプレクサＭＵＸｊに入力される。データ線ドライバＤ_１、Ｄ_２、…、及びＤ_ｎが所属する全てのグループに対して、全部で第ｊグループに所属するデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎによって出力される比較信号ＤＮ_１、ＤＮ_２、…、及びＤＮ_ｎは、マルチプレクサＭＵＸ１、ＭＵＸ２、…、及びＭＵＸｊに供給される。

第１マルチプレクサＭＵＸ１は、校正部１００が出力する制御信号（図示せず）に応答して入力される比較信号ＤＮ_１、ＤＮ_２、…、ＤＮ_ｋのうちの１つを選択信号ｓｅｌ１として出力し、複数のマルチプレクサの各々は、校正部１００が出力する制御信号に応答して入力される比較信号のうちの１つを選択信号として出力する。

図示しない一実施形態によれば、マルチプレクサは、複数の選択信号を出力することができ、校正部は、マルチプレクサが複数の選択信号を出力するように制御信号を出力することができる。

校正部１００は、各グループについて選択された数のデータ線ドライバに対して昇圧回路校正を実行することができ、グループに属する残りのデータ線ドライバに対して順次、昇圧回路校正を実行することができる。例えば、校正部１００は、データ線ドライバＤ_１、データ線ドライバＤ_ｋ＋１、…、データ線ドライバＤ_{ｎ－ｋ＋１}を、第１グループ、第２グループ、…、第ｊグループから選択し、対応するデータ線ドライバに含まれる昇圧回路に対して校正を行う。選択されたデータ線ドライバの校正が完了した後、第１グループのデータ線ドライバＤ２、第２グループのデータ線ドライバＤ_ｋ＋２、…、第ｊグループのデータ線ドライバＤ_{ｎ－ｋ＋２}に含まれる昇圧回路の校正を行う手法と同様に、グループ毎に並列に昇圧回路校正を行うようにしてもよい。

図示しない実施形態では、昇圧回路校正が各グループに対して実行されてもよい。一例として、校正部１００は、複数のグループのうちの１つのグループに属するデータ線ドライバに含まれる昇圧回路上で校正を最初に完了し、次いで、別のグループに属する昇圧回路上で校正を実行する方法を通して校正を実行してもよい。

図１３Ｂに示す実施形態では、第１グループ、第２グループ、・・・、第ｊグループに属するデータ線ドライバの中から選択された１つの代表データ線ドライバが比較結果信号ＤＮ_ｒ１、ＤＮ_ｒ２、・・・、ＤＮ_ｒｊを信号選択部５００に供給する。校正部１００は、各グループの代表的なデータ線ドライバに含まれる昇圧回路上で校正を行う。代表的なデータ線ドライバの昇圧回路上の校正が完了した後、校正部１００は、昇圧回路校正結果を使用して、対応するグループに含まれる昇圧回路３００を１括して校正することができる。図示されていない別の実施形態によれば、校正は、各グループについて２つ以上の代表的なデータ線ドライバに対して実行されてもよく、校正結果を使用して、対応するグループに属する昇圧回路に対して校正が実行されてもよい。

図１３Ｃに示される実施形態では、データ線ドライバＤ_１、Ｄ_２、…、及びＤ_ｎが、比較結果信号ＤＮ_１、ＤＮ_２、…、及びＤＮ_ｎを出力する。校正部１００は、信号選択部５００を制御して、複数のデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎに含まれる昇圧回路の校正を順次行うことができる。図１３Ｃに示す実施形態では、複数のデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎのうちの１つのデータ線ドライバに含まれる昇圧回路に対して校正を行う。続いて、校正は、残りのデータ線ドライバに含まれる昇圧回路に対して順次実行される。

しかし、図示しない別の実施形態によれば、マルチプレクサＭＵＸは、２つ以上のデータ線ドライバによって供給される比較結果信号を校正部１００に供給することによって、昇圧回路校正を実行してもよい。

図１４は、図９に示す複数のデータ線ドライバに含まれる昇圧回路上での駆動時間校正を記述するための概略図であり、図１５Ａ～図１５Ｃは、図１４の信号選択部５００及び比較部６００を示す概略図を示す。

図１４及び図１５Ａ～図１５Ｃに示される実施形態では、データ線ドライバＤ１、Ｄ_２、…、及びＤ_ｎは、上述の実施形態におけるように、Ｄ_１、Ｄ_２、…、及びＤ_ｋの第１グループ、Ｄ_ｋ＋１、Ｄ_ｋ＋２、…、及びＤ_２ｋの第２グループ、及びＤ_{ｎ－ｋ＋１}、Ｄ_{ｎ－ｋ＋２}、…、及びＤ_ｎの第ｊのグループに属することができる。

信号選択部５００は、グループの数だけマルチプレクサＭＵＸ１、ＭＵＸ２、…、ＭＵＸｊを含むことができる。校正部１００は、マルチプレクサ制御信号（図示せず）を出力して、マルチプレクサＭＵＸ１、ＭＵＸ２、．．、及びＭＵＸｊに入力された信号が選択されて出力されるような制御を実行することができる。

図１５Ａに示す実施形態では、データ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｋが所属するグループ毎に、全部でＪグループに所属するデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｋによって出力される負荷電圧Ｖ_Ｓ，１、Ｖ_Ｓ，２、…、及び電荷共用後のＶ_Ｓ，ｋがマルチプレクサＭＵＸ１、ＭＵＸ２、…、ＭＵＸｊに供給される。

マルチプレクサＭＵＸ１、ＭＵＸ２、…、及びＭＵＸｊの各々は選択信号ｓｅｌ１、ｓｅｌ２、…、又はｓｅｌｊとしての制御信号（図示せず）に応答して電荷共有リング後に１つの負荷電圧を出力するように、校正部１００によって供給される制御信号（図示せず）に基づいて制御される。

図示しない一実施形態によれば、マルチプレクサは、複数の選択信号を出力することができ、校正部は、マルチプレクサが複数の選択信号を出力するように制御信号を出力することができる。

比較部６００は、マルチプレクサによって出力される信号の数に対応する比較器４００を含んでもよい。上述したように、校正部１００が出力する目標電位Ｖ_{ＴＡＲＧＥＴ}は、比較器の１方の入力として入力され、マルチプレクサーが出力する選択信号ｓｅｌ１、ｓｅｌ２、…、ｓｅｌｊは他方の入力として入力される。

比較部６００は、１方の入力として供給される目標電位Ｖ_{ＴＡＲＧＥＴ}の大きさと、他方の入力として供給される選択信号ｓｅｌ１、ｓｅｌ２、…、ｓｅｌｊの大きさとを比較し、比較結果に対応する比較結果信号ＤＮ_１、ＤＮ_２、…、ＤＮ_ｊを校正部１００に出力する。

上述したように、校正部１００は、各グループについて選択された数のデータ線ドライバに対して校正を実行することができ、グループに属する残りのデータ線ドライバに対して校正を順次実行することができる。図示しない実施形態では、信号選択部５００に含まれるマルチプレクサＭＵＸ１、ＭＵＸ２、．．、及びＭＵＸｊの各々は２つ以上の選択信号を出力してもよい。校正部１００は、マルチプレクサが２つ以上の選択信号を比較部６００に出力するように、信号選択部５００を制御してもよい。従って、校正部１００は、各データ線ドライバに含まれる昇圧回路上で校正を実行するために、各グループに対して２つのデータ線ドライバを選択することができる。

図示されていない実施形態では、校正が各グループに対して連続的に実行されてもよい。一例として、校正部１００は、複数のグループのうちの１つのグループに属するデータ線ドライバに属する昇圧回路上で校正を最初に完了し、次いで、別のグループに属する昇圧回路上で校正を実行する方法を通して校正を実行してもよい。

図１５Ｂに示す実施形態では、グループごとに複数のデータ線ドライバの中から選択された１つの代表的なデータ線ドライバが、電荷共有後の負荷電圧Ｖ_Ｓ，ｒ１、Ｖ_Ｓ，ｒ２、…、又はＶ_Ｓ，ｒｊを信号選択部５００に供給する。校正部１００は、信号選択部５００に含まれるマルチプレクサＭＵＸに電荷共有入力された負荷電圧Ｖ_Ｓ，１、Ｖ_Ｓ，２、…、Ｖ_Ｓ，ｋのうちいずれか１つが選択信号ｓｅｌとして出力されるように制御信号（図示せず）を出力する。

比較部６００は、選択信号ｓｅｌの大きさと目標電圧Ｖ_{ＴＡＲＧＥＴ}の大きさとを比較し、比較結果に対応する比較結果信号を校正部１００に提供して校正処理を行うことができる。代表的なデータ線ドライバの昇圧回路上での校正が完了した後、校正部１００は、校正結果を用いて、対応するグループに含まれる昇圧回路３００を１括して校正することができる。

図１５Ｂに示される実施形態では、校正が各グループに対して１つの代表的なデータ線ドライバを使用して対応するグループに対して実行されてもよいが、図示されていない別の実施形態によれば、校正は各グループに対して２つ以上の代表的なデータ線ドライバを使用して対応するグループに対して実行されてもよい。

図１５Ｃに示されている実施形態では、データ線ドライバが電荷共有後に、それぞれ、Ｄ_１、Ｄ_２、・・・、及びＤ_ｎアウトプット負荷電圧Ｖ_Ｓ，１、Ｖ_Ｓ，２、・・・、Ｖ_Ｓ，ｎをＤ_１、Ｄ_２する。校正部１００は、信号選択部５００を制御して、複数のデータ線ドライバＤ_１、Ｄ_２、…、Ｄ_ｎに含まれる昇圧回路の校正を順次行うことができる。しかし、図示しない別の実施形態によれば、マルチプレクサＭＵＸは、２つ以上のデータ線ドライバによって供給される比較結果信号を校正部１００に供給することによって、昇圧回路校正を実行してもよい。

上述の昇圧回路を校正する方法は、表示装置が製造されたときに実行され、次いで出荷され、表示装置の電源が切られ、再起動されたときに実行されてもよい。

本実施形態によれば、大面積ディスプレイの高いフレームレートに応じて表示装置を駆動するために昇圧回路の駆動時間を校正できるという利点が提供される。

図面に示される実施形態は本発明の理解を助けるために参照として記載されているが、上記の実施形態は実施の目的のための単なる例示であり、また、様々な修正及び同等の実施形態がなされ得ることが当業者によって理解されるべきである。したがって、本発明の範囲は、添付の特許請求の範囲によって定義されるべきである。

Claims (28)

1. 電圧供給回路を校正する方法であって、
   （ａ）負荷を基準電圧にリセットし、
   （ｂ）前記負荷において電荷共有が行われるよう、駆動時間の間、電圧供給回路を介して前記負荷に充電電圧を供給し、
   （ｃ）電荷共有の後の前記負荷の電圧と目標電圧とを比較し、
   （ｄ）（ｃ）の結果に応じて前記駆動時間を調整する、
   ことを含む、方法。
2. 前記電圧供給回路は、
   前記充電電圧として第１駆動電圧を前記負荷に供給するためにオンにされる第１昇圧スイッチと、
   前記第１駆動電圧より低い第２駆動電圧を前記充電電圧として前記負荷に供給するためにオンされる第２昇圧スイッチと、
   を含む、請求項１に記載の方法。
3. 前記目標電圧が前記電荷共有の後の前記負荷の電圧より高い場合、校正部は、前記第１昇圧スイッチの駆動時間を増加させる、及び前記第２昇圧スイッチの駆動時間を減少させる、の少なくとも１つを実行する、請求項２記載の方法。
4. 前記目標電圧が前記電荷共有の後の前記負荷の電圧より低い場合、校正部は、前記第１昇圧スイッチの駆動時間を減少させる、及び前記第２昇圧スイッチの駆動時間を増加させる、の少なくとも１つを実行する、請求項２記載の方法。
5. 前記（ｂ）は、
   電圧供給回路を通して負荷に充電電圧を供給する第１ステップ（ｂ１）と、
   負荷における電荷共有を実行する第２ステップ（ｂ２）と、
   を含む、請求項１に記載の方法。
6. 前記（ｃ）は、ソースドライバに含まれる演算増幅器を用いて実行される、請求項１に記載の方法。
7. 前記（ｃ）は、比較器を使用して実行される、請求項１に記載の方法。
8. 前記方法は、ソースドライバから出力される全てのデータ線に対して実行される、請求項１に記載の方法。
9. 前記方法は、ソースドライバから出力された複数のデータ線の中から選択された複数のデータ線に対して実行される、請求項１に記載の方法。
10. 前記方法は、ソースドライバを含む表示装置が工場から出荷された時点、又は前記表示装置が駆動された時点のうちの少なくともいずれか１つで実行される、請求項１に記載の方法。
11. 前記（ｂ）は、前記電圧供給回路に駆動時間制御コードを供給し、前記電圧供給回路により、前記駆動時間制御コードに応じた駆動時間分、前記負荷に前記充電電圧を供給することにより行われ、前記（ｄ）は、前記（ｃ）の結果に応じて、前記駆動時間制御コードを補正することにより行われる、請求項１に記載の方法。
12. 前記方法は、前記駆動時間制御コードのビット数と同じ回数だけ実行される、請求項１１に記載の方法。
13. 前記方法は、前記電荷共有の後の前記負荷の電圧と前記目標電圧との間の差が所定の誤差範囲内に入るまで実行される、請求項１に記載の方法。
14. 映像を表示する表示装置であって、
    画素を含む負荷に基準電圧を供給するように構成されたバッファと、前記画素を含む前記負荷に充電電圧を供給するように構成された電圧供給回路と、を含むデータ線ドライバと、
    駆動時間の間、前記充電電圧を前記負荷に供給するように前記電圧供給回路を制御し、目標電圧と前記充電電圧が供給される前記負荷において電荷共有が行われた後に形成される電圧との差に応じて駆動時間を制御する、校正部と、
    を含む、表示装置。
15. 前記電圧供給回路は、
    前記充電電圧として第１駆動電圧を前記負荷に供給するためにオンにされる第１昇圧スイッチと、
    前記第１駆動電圧より低い第２駆動電圧を前記充電電圧として前記負荷に供給するためにオンされる第２昇圧スイッチと、
    を含む、請求項１４に記載の表示装置。
16. 前記目標電圧が前記電荷共有の後の前記負荷の電圧より高い場合、前記校正部は、前記第１昇圧スイッチの前記駆動時間を増加させる、及び前記第２昇圧スイッチの前記駆動時間を減少させる、の少なくとも１つを実行する、請求項１５に記載の表示装置。
17. 前記目標電圧が前記電荷共有の後の前記負荷の電圧よりも低い場合、前記校正部は、前記第１昇圧スイッチの前記駆動時間を減少させる、及び前記第２昇圧スイッチの前記駆動時間を増加させる、の少なくとも１つを実行する、請求項１５に記載の表示装置。
18. 前記電圧供給回路が前記駆動時間の間、前記充電電圧を前記負荷に供給した後、前記校正部は、前記負荷から前記データ線ドライバを切り離し、前記負荷において前記電荷共有を行うことを可能にする、請求項１４に記載の表示装置。
19. 前記バッファは、演算増幅器を含み、
    前記演算増幅器は、前記充電電圧が供給される前記負荷において、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差を検出する、
    請求項１４に記載の表示装置。
20. 比較器を更に含み、
    前記比較器は、前記充電電圧が供給される前記負荷において、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差を検出する、
    請求項１４に記載の表示装置。
21. 前記校正部は、
    複数のパルスを含むクロック信号を出力し、前記駆動時間に対応する駆動時間制御コードを出力する制御部と、
    前記クロック信号に含まれる前記パルスの数をカウントするカウンタと、
    前記駆動時間制御コードと前記カウンタのカウント結果とを比較する比較部と、
    前記比較部の出力に応じて前記駆動時間に対応するパルス幅を有する電圧供給回路制御信号を形成する制御信号形成部と、
    を含み、
    前記制御部は、前記駆動時間制御コードに補正値を加算又は減算することにより、前記駆動時間制御コードを複数回補正する、
    請求項１４に記載の表示装置。
22. 前記制御部は、前記駆動時間制御コードの初期値として、前記駆動時間制御コードの中央値ビット数を供給する、請求項２１に記載の表示装置。
23. 前記制御部は、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差に応じて前記駆動時間制御コードを補正する、請求項２１に記載の表示装置。
24. 前記制御部は、前記補正値として前回の補正値の半分を用いて前記駆動時間制御コードを補正する、請求項２１に記載の表示装置。
25. 前記制御部は、前記駆動時間制御コードのビット数だけ前記駆動時間制御コードを補正する、請求項２１に記載の表示装置。
26. 前記制御部は、前記目標電圧と前記電荷共有の後に形成された電圧との差が所定の誤差範囲内に収まるまで、補正を行う、請求項２１に記載の表示装置。
27. 前記校正部は、ソースドライバから出力されるすべてのデータ線に対して校正を実行する、請求項１４に記載の表示装置。
28. 前記校正部は、ソースドライバから出力される複数のデータ線の中から選択された少なくとも１つに対して校正を実行する、請求項１４に記載の表示装置。
    

Images