JP7048596B2 - 高圧アニーリング及び湿式エッチング速度の低下 - Google Patents

高圧アニーリング及び湿式エッチング速度の低下 Download PDF

Info

Publication number
JP7048596B2
JP7048596B2 JP2019522519A JP2019522519A JP7048596B2 JP 7048596 B2 JP7048596 B2 JP 7048596B2 JP 2019522519 A JP2019522519 A JP 2019522519A JP 2019522519 A JP2019522519 A JP 2019522519A JP 7048596 B2 JP7048596 B2 JP 7048596B2
Authority
JP
Japan
Prior art keywords
gap
dielectric
substrate
substrate processing
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019522519A
Other languages
English (en)
Other versions
JP2019534566A (ja
Inventor
カーティス エス． レスキーズ，
キース タットスン ウォン，
スティーヴン ヴァハヴェルベク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019534566A publication Critical patent/JP2019534566A/ja
Application granted granted Critical
Publication of JP7048596B2 publication Critical patent/JP7048596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

関連出願の相互参照
本出願は、「高圧アニーリング及び湿式エッチング速度の低下」と題する２０１６年１１月１日出願の米国仮特許出願第６２／４１５，７５７号、及び「高圧アニーリング及び湿式エッチング速度の低減」と題する２０１６年１１月２３日出願の米国非仮出願第１５／３６０，０１６号の利益を主張する。第６２／４１５，７５７及び第１５／３６０，０１６の開示は、あらゆる目的のためにその全体を参照することによって本明細書に組み込まれる。
本明細書で開示される実施形態は、間隙充填流動性膜の湿式エッチング速度を低下させることに関する。
半導体回路素子の小型化は、約１０ｎｍの特徴サイズが商業規模で製造されるところまで到達した。寸法がより小さくなり続けるにつれて、電気的クロストークを回避する誘電体材料で回路素子間の間隙を充填するようなプロセスステップに対して新たな課題が生じる。素子間の幅が狭くなり続けるにつれ、素子間の間隙はより高く、かつより狭くなることが多く、ボイド又は弱いシームを形成するために誘電体材料が固着することなく、間隙を充填するのが困難になる。従来の化学気相堆積（ＣＶＤ）の技術では、間隙が完全に充填される前に間隙の上部で材料の過成長を経験することが多い。これにより、堆積する誘電体材料が過成長によって未熟なまま切り離された間隙でボイド又はシームが生成される可能性がある。これは、時にブレッドローフィング（ｂｒｅａｄｌｏａｆｉｎｇ）と呼ばれる問題である。
ブレッドローフィング問題に対する１つの解決策は、間隙中により容易に流れ込む誘電体出発材料のための液体前駆体を使用することであった。これを行うために現在商業的に使用されている技術は、スピンオングラス（ＳＯＧ）と呼ばれる。ごく最近になって、ＣＶＤによって堆積される誘電体材料に流動性を与える技術が開発された。これらの技術は、流動性のある前駆体を堆積し、ボイド又は弱いシームが生じる発生率を低下させつつ、高く狭い間隙を多孔性材料で充填することができる。新しい流動性ＣＶＤ技術は、多孔性材料（低誘電率誘電体材料など）で高く狭い（すなわち高アスペクト比）間隙を充填する際に著しい進歩を表すが、依然として、堆積後の間隙充填材料の密度を増加させる必要がある。
堆積中に間隙内に材料を流入させることによって、パターン形成された基板の上に形成された多孔性膜の湿式エッチング速度を低下させるための方法が記載される。膜は、前駆体が気相からパターン形成された基板の上で反応する流動性のある化学気相堆積によって堆積されてもよく、又は液相（例えば、スピンオングラス（ＳＯＧ）若しくはスピンオン誘電体（ＳＯＤ））から堆積されてもよい。多孔性膜は、炭素、酸素及び窒素のうちの少なくとも１つを更に含有するケイ素及び水素含有層でありうる。堆積直後に、多孔性膜は、パターン形成された基板を気相中の高圧水蒸気に曝露することによって処理される。多孔性膜は、パターン形成された基板を高圧の水蒸気に曝露する前に硬化してもしなくてもよい。処理は、多孔性膜、特にトレンチ及び間隙の内側の多孔性膜の部分（多孔性膜の「間隙充填」部分）の湿式エッチング速度を低下させる可能性がある。走査電子顕微鏡は、本明細書に記載の手順によってポアの量又はサイズが減少又は排除されることを確認した。処理では、例えば誘電体膜で充填された間隙の底部で、エッチング速度を低下させることもわかった。
本明細書に記載の実施形態は、パターン形成された基板の上で間隙充填誘電体を処理する方法を含む。方法は、パターン形成された基板の上の間隙に間隙充填誘電体を形成することを含む。間隙充填誘電体は、ポアを含むがそれ以外はパターン形成された基板の上の間隙を充填する。方法は、パターン形成された基板を基板処理チャンバの基板処理領域内に配置することを更に含む。方法は、高密度化された間隙充填誘電体を形成するために、間隙充填誘電体を１４．７ｐｓｉを上回る分圧で気相Ｈ２Ｏに曝露することによって、間隙充填誘電体を高密度化することを更に含む。
間隙充填誘電体は、ケイ素及び水素を含みうる。方法は、間隙充填誘電体を高密度化する前に、間隙充填誘電体をＵＶ光に曝露することを更に含みうる。方法は、間隙充填誘電体を高密度化する前に、間隙充填誘電体をオゾンに曝露することを更に含みうる。方法は、間隙充填誘電体をＨＦ又は緩衝酸化物エッチング溶液でエッチングすることを更に含みうる。パターン形成された基板の温度は、間隙充填誘電体を高密度化する間、３００°Ｃから７００°Ｃの間でありうる。基板処理領域内の露出面の最低温度は、２２０°Ｃを上回りうる。方法は、間隙充填誘電体を高密度化した後に、パターン形成された基板を基板処理領域から取り外すことを更に含みうる。間隙充填誘電体を形成することは、間隙充填誘電体がパターン形成された基板の上の他の場所に最初に堆積された後に、間隙に材料を流入させることを含みうる。間隙充填誘電体を形成することは、液相前駆体からパターン形成された基板の上に材料を流動させることを含みうる。間隙充填誘電体を形成することは、気相前駆体からパターン形成された基板の上に材料を流動させることを含みうる。間隙充填誘電体は、間隙充填誘電体を形成した後に、ケイ素、炭素、窒素、水素及び酸素以外の元素を包含しなくてもよい。
本明細書に記載の実施形態は、パターン形成された基板のトレンチを充填する方法を含む。方法は、パターン形成された基板の上に誘電体膜を形成することを含む。誘電体膜を形成することは、誘電体材料を、パターン形成された基板の上の他の場所に最初に堆積した後に、トレンチに流入させることを含む。方法は、パターン形成された基板を基板処理チャンバの基板処理領域内に配置することを更に含む。方法は、高密度化された間隙充填誘電体を形成するために、基板処理領域内のＨ２Ｏの分圧で誘電体材料を気相Ｈ２Ｏに曝露することによって、トレンチの中の誘電体材料を高密度化することを更に含む。
基板処理領域内で露出される最も冷たい表面の温度は、１８０°Ｃから２７５°Ｃの間でありうる。基板処理領域内のＨ２Ｏの分圧は、１４５ｐｓｉから８６４ｐｓｉの間でありうる。プロセス圧力（ｐｓｉでの）は、（１４．７／７６０）＊１０（ａ－ｂ／（Ｔ＋ｃ））未満であり、ここでａ＝７．９６６８１、ｂ＝１６６８．２１、ｃ＝２２８であり、かつＴは基板処理領域内の任意の露出面の最低温度である。Ｔは、１００°Ｃから３７４°Ｃの間でありうる。実施形態では、誘電体材料を高密度化している間、基板処理領域内に結露が形成されないことがある。実施形態によれば、誘電体材料を気相Ｈ２Ｏに曝露している間、基板処理チャンバ内に液体Ｈ２Ｏが形成されないことがある。トレンチは、高密度トレンチアレイの一部でありうる。
追加の実施形態及び特徴が、一部は以下の記述の中で述べられ、一部は、明細書の検討により当業者に明らかになるであろうし、又は実施形態の実行により分かるかもしれない。実施形態の特徴及び利点は、本明細書に記載された手段、組合せ、及び方法によって、実現され、達成されうる。
実施形態の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することにより理解されうる。
実施形態による処理前の間隙充填誘電体を示す側面図である。 実施形態による処理後の間隙充填誘電体を示す側面図である。 実施形態による様々な処理の前後の湿式エッチング速度のチャートである。 実施形態による、水相図における圧力対温度、並びに動作温度及び圧力のチャートである。 実施形態による、パターン形成された基板上の多孔性膜を高密度化する方法における選択されたステップを示すフローチャートである。 実施形態による、パターン形成された基板上の多孔性膜を高密度化する方法における選択されたステップを示すフローチャートである。 実施形態による基板処理チャンバを示す。 実施形態による基板処理チャンバを示す。 実施形態による基板処理チャンバを示す。 実施形態によるガス分配シャワーヘッドを示す。 実施形態による基板処理システムを示す。
添付の図面において、類似の構成要素及び／又は特徴は、同一の参照符号を有することがある。更に、同種の様々な構成要素は、ダッシュと、類似の構成要素間で区別を行う第２の符号により、参照符号に従って区別されることがある。第１の参照符号のみが本明細書において使用される場合、その説明は、第２の参照符号に関わりなく、同じ第１の参照符号を有する類似の構成要素のうちの任意の１つに適用可能である。
堆積中に材料を間隙に流入させることによって、パターン形成された基板の上に形成された多孔性膜の湿式エッチング速度を低下させる方法が説明される。膜は、前駆体が気相からパターン形成された基板の上で反応する流動性のある化学気相堆積によって堆積されてもよく、又は液相（例えば、スピンオングラス（ＳＯＧ）若しくはスピンオン誘電体（ＳＯＤ））から堆積されてもよい。多孔性膜は、炭素、酸素及び窒素のうちの少なくとも１つを更に含有するケイ素及び水素含有層でありうる。堆積直後に、多孔性膜は、パターン形成された基板を気相中の高圧水蒸気に曝露することによって処理される。多孔性膜は、パターン形成された基板を高圧の水蒸気に曝露する前に硬化してもしなくてもよい。処理は、多孔性膜、特にトレンチ及び間隙の内側の多孔性膜の部分（多孔性膜の「間隙充填」部分）の湿式エッチング速度を低下させる可能性がある。走査電子顕微鏡は、本明細書に記載の手順によってポアの量又はサイズが減少又は排除されることを確認した。処理では、例えば誘電体膜で充填された間隙の底部で、エッチング速度を低下させることもわかった。
誘電体膜は、パターン形成された基板の間隙及びトレンチを低誘電率誘電体材料で充填するために、流動的に形成されうる。誘電体材料は、誘電体膜の形成中に間隙及びトレンチに流入することがある。図１Ａは、実施形態による、パターン形成された基板１０１の上に誘電体膜を形成した後の間隙充填誘電体１１１－１及び過剰な誘電体１２１－１を示す側面図である。図１Ａは、本明細書に記載の処理前の間隙充填誘電体１１１－１及び過剰な誘電体１２１－１を示す。本明細書に記載の処理の前に、ポア１１２が間隙充填誘電体１１１－１の内部に存在しうる。ポア１１２は、間隙充填誘電体１１１－１のはるかに高いエッチング速度及び湿式エッチング速度をもたらしうる。間隙充填誘電体１１１－１は、過剰な誘電体１２１－１よりもはるかに高速でエッチングを実行することがあり、例えば、間隙充填誘電体１１１－１が再現可能に凹むことになる場合には、不所望でありうる。本明細書に記載の処理の利点は、間隙充填誘電体１１１-１のはるかに低い（かつより制御可能な）湿式エッチング速度である。
多孔性膜は、流動性堆積技術を含む様々な方法によって形成されうる。流動性堆積方法は、多孔性膜がパターン形成された基板１０１の隙間に浸透できるようにすることによって役立つことがある。形成中に流動する誘電体膜は、間隙充填部分（図１Ａの間隙充填誘電体１１１－１）において７５ｎｍ／分を超える希薄（１００：１）ＨＦ水溶液中で湿式エッチング速度（ＷＥＲ）を示すことがある。比較のために、熱的に形成された酸化ケイ素は、一般に使用されている酸化ケイ素に対して最低の湿式エッチング速度を有し、約３ｎｍ／分の湿式エッチング速度を示す。流動性堆積間隙充填誘電体１１１－１の湿式エッチング速度を低下させるための従来の方法は、ＵＶ光処理、オゾン処理、及び約１気圧以下（≦７６０Ｔｏｒｒ、≦１４．７ｐｓｉ）の様々な圧力でのＨ２Ｏへの曝露を含む。ＵＶ光処理及びオゾン処理は、間隙充填誘電体１１１－１の湿式エッチング速度を５０ｎｍ／分から７５ｎｍ／分の間まで低下させる可能性がある。従来の水蒸気アニールは、基板温度を５００℃まで上昇させながら準大気圧でＨ２Ｏに曝露することを含み、間隙充填誘電体１１１－１の湿式エッチング速度を１５ｎｍ／分から３３ｎｍ／分の間まで更に減少させることが分かった。
図１Ｂは、実施形態による処理後の間隙充填誘電体を示す側面図である。多くのプロセスフローへのプロセス統合を成功できるようにするための望ましい湿式エッチング速度は、熱酸化ケイ素の湿式エッチング速度の約２倍以下である。言い換えれば、本明細書に記載された処理の利点は、熱酸化ケイ素の湿式エッチング速度の約２倍以下で生じる間隙充填誘電体１１１－２の形成である。様々なＨＦ溶液（例えば、緩衝酸化物エッチング溶液）中の熱酸化ケイ素の湿式エッチング速度は、４ｎｍ／分未満でありうる。本明細書に記載の処理は、ＨＦ溶液中で８ｎｍ／分未満でエッチングされる間隙充填誘電体１１１－２を生成することがある。本明細書に記載される処理は、ポア１１２を除去し、間隙充填誘電体１１１－２を形成するために（図１Ｂではポア１１２が含まれない状態で示される）、間隙充填誘電体１１１－１を高密度化することでありうる。間隙充填誘電体１１１－１によって充填されたような高密度トレンチアレイは、パターン形成された基板１０１のより疎らなトレンチ及び分離した誘電体領域よりもかなり高密度化される。高密度領域間隙充填誘電体１１１－２に対する低い湿式エッチング速度が最も広い範囲の用途に対して最も大きな利益を提供するので、本明細書に記載されたデータは、高密度トレンチアレイに適用されるだろう。過剰な誘電体１２１－２はまた、過剰な誘電体１２１－１と比較してより低い湿式エッチング速度を有することもあるが、乗数的因子は、間隙充填誘電体１１１－２と間隙充填誘電体１１１－１との間の乗数差よりも小さい可能性がある。
図２は、実施形態による様々な処理の前後の湿式エッチング速度のチャートである。水性の希釈（１００：１）ＨＦエッチング溶液を用いて、トレンチ内のエッチング速度を測定した。すべてのデータは、間隙充填誘電体１１１－２の除去速度を検出するためにイメージング技術を使用して測定された間隙充填誘電体についての湿式エッチング速度を１分につきナノメートルで表す。「アニールなし」と記された湿式エッチング速度は、ＵＶ処理後であるが任意の他の処理が行われる前の間隙充填誘電体１１１－２のエッチング速度を表す。ＵＶ処理のみの後の湿式エッチング速度は、「熱酸化物」湿式エッチング速度の２倍である「ターゲット」エッチング速度よりもかなり高い。１ｂａｒ（１４．７ｐｓｉ、Ｔｓ＝５００℃）で水分を更に処理した後、湿式エッチング速度は半分になるが、依然としてターゲットの湿式エッチング速度を上回る。また、ＵＶ処理、それに続く１０ｂａｒ（１４７ｐｓｉ）及び２５ｂａｒ（３６８ｐｓｉ）のＨ２Ｏ処理を用いてサンプルを形成したところ、両方のデータの点でターゲット湿式エッチング速度より低い湿式エッチング速度が得られた。両方の高圧Ｈ２Ｏ処理中、基板温度は再び５００℃であった。高圧の乾燥酸素源で十分であるかどうかを確かめるために、ＵＶ処理とそれに続く高圧酸素（Ｏ２）処理を用いて別のサンプルを製造した。基板温度は再び５００℃で、酸素曝露の圧力は２２１ｐｓｉであった。間隙充填誘電体１２１－１から間隙充填誘電体１２１－２への変換のメカニズムは、明らかに、任意の酸素源の単なる高圧よりも複雑である。
図３は、実施形態による水相図における圧力対温度、並びに動作温度及び圧力のチャートである。チャートは、本明細書に記載のプロセス中に結露を避けるため使用されることがある。パターン形成された基板を高圧の水分（Ｈ２Ｏ）に曝露しながら、パターン形成された基板を収容するために使用される基板処理領域の表面に、結露が形成されることがある。結露は、基板処理チャンバのハードウェアの未熟な劣化を引き起こす可能性があり、パターン形成された基板の上に水滴が形成又は落下する可能性があるため、半導体プロセスにとって望ましくない。パターン形成された基板から蒸発する水は、歩留まりを低下させる不揮発性残留物を後に残す可能性がある。基板処理領域内の結露を低減又は排除することが、本明細書に記載のプロセスの利点である。
チャンバのどの部分もプロセスの圧力で水の結露温度未満に低下しなければ、結露が避けられることがある。従来の基板処理チャンバは、真空シールを形成する壁がパターン形成された基板の処理中に室温近くにあるため、「冷壁（ｃｏｌｄ－ｗａｌｌｅｄ）」チャンバと呼ばれることがある。図３の曲線は、水相図の結露曲線である。曲線は、０．４６ｐｓｉ付近で０℃で開始する。曲線の勾配は着実に増加するので、温度が３７４℃及び３２００ｐｓｉ付近の臨界点に向かって上昇するにつれて、結露に必要な圧力は急速に増加する。基板処理領域の最も冷たい露出内面の温度は、結露が生じる可能性がある前に許容される最大圧力を計算するために使用される。温度は、必ずしもパターン形成された基板の温度とは限らない（その温度であることは稀だろう）。いくつかの関連する例が点線の対の形で図３に示される。基板処理領域内の最も冷たい露出面が２２０℃である場合、基板処理領域内の最高圧力は、処理中に３３８ｐｓｉ未満とすべきである。基板処理領域に露出される最も冷たい表面が２３０℃である場合、基板処理領域内の最高圧力は、４０８ｐｓｉ未満とすべきである。基板処理領域に露出される最も冷たい表面が２６０℃である場合、基板処理領域内の最高圧力は、６８３ｐｓｉ未満とすべきである。これらの関係は、高密度化及び所望の湿式エッチング速度の達成に関するプロセスゴールを達成するためのターゲット圧力を実現するために逆転させてもいい。例えば、基板処理領域内の最も冷たい露出面の温度は、本明細書に記載の処理を４００ｐｓｉで実行するために、２３０℃を超えて維持されるべきである。
一般的に、本明細書に記載の処理をより高いプロセス圧力で実行することにより、間隙充填誘電体１１１－２の密度を増加させ、間隙充填誘電体１１１－２の湿式エッチング速度を低下させてもよい。しかしながら、パターン形成された基板１０１は、費用効果的な方法で基板処理領域に出入り可能でなければならない。２００℃までの温度に耐えられる様々な動作温度の市販のＯリングが利用可能である。低い湿式エッチング速度と利用可能な再使用可能なシール（Ｏリング）とのバランスをとることによって、いくつかの望ましい動作範囲が達成されうる。基板処理領域内で露出される最も冷たい表面の温度は、本明細書に記載の処理中の実施形態によれば、１８０℃から２７５℃の間、２２０℃から２６０℃の間、２２５℃から２５５℃の間、又は２３０℃から２５０℃の間でありうる。基板処理領域内の圧力は、処理中の実施形態では、１４５ｐｓｉから８６４ｐｓｉの間、３３９ｐｓｉから６８４ｐｓｉの間、３７２ｐｓｉから６３０ｐｓｉの間、又は４０８ｐｓｉから５８０ｐｓｉの間でありうる。プロセス圧力（ｐｓｉでの）は、（１４．７／７６０）＊１０（ａ－ｂ／（Ｔ＋ｃ））未満であり、ここでａ＝７．９６６８１、ｂ＝１６６８．２１、ｃ＝２２８であり、かつＴは、摂氏１００℃から３７４℃の間の基板処理領域内の任意の露出面の最低温度である。
本明細書に記載の処理中の実施形態では、基板は、基板処理領域内の露出面上の最高温度点でありうる。間隙充填誘電体の高密度化を高めるために、基板温度を昇温で維持してもよい。処理中の基板温度は、特定のプロセスフロー及びターゲット装置に関連した「熱エンベロープ（ｔｈｅｒｍａｌ ｅｎｖｅｌｏｐｅ）」によって許容される温度内に留まるのに十分低い温度で維持してもよい。水分（Ｈ２Ｏ）は、より低い温度での動作を容易にし、よって熱エンベロープ内に留まることが分かった。処理中の基板温度は、実施形態において、３００℃から７００℃の間、３５０℃から６００℃の間、又は４００℃から５５０℃の間でありうる。これらは、ポアが膜から浸透できるのに十分高いが、それほど高くはないので、熱収支がフロントエンドオブライン（ＦＥＯＬ）処理に対して課題とされる。基板処理領域は、実施形態において、２５０℃から５５０℃の間、３００℃から５００℃の間、又は３５０℃から４５０℃の間でありうる。後者の温度は、バックエンドオブライン（ＢＥＯＬ）処理に対する熱収支の課題を回避するために使用されうる。
実施形態をよりよく理解し評価するために、ここで図４を参照するが、図４は、実施形態によりパターン形成された基板の上の多孔性膜を高密度化する方法４０１における選択されたステップを示すフローチャートである。工程４１０で、多孔性ケイ素及び水素含有膜が、パターン形成された基板の上に最初に形成される。次いで、パターン形成された基板は、基板処理領域内に配置されうる。パターン形成された基板は、オプションの工程４２０の間に紫外線（ＵＶ）光で照射される。パターン形成された基板上に紫外線光を照射すること、パターン形成された基板をオゾン（Ｏ３）に曝露すること、及びパターン形成された基板を１４．７ｐｓｉ以下の水蒸気（Ｈ２Ｏ）中でアニーリングすることのような従来の処理オプションは、本明細書に記載の高圧処理の有効性のため、実施形態により、プロセスに含まれない。いくつかの実施形態では、続く１４．７ｐｓｉを超える圧力でのＨ２Ｏへの曝露前に、オゾン硬化又はオゾンとＵＶの同時硬化の処理が使用されてもよい。工程４３０において、パターン形成された基板は、１４．７ｐｓｉ（７６０Ｔｏｒｒ）を超えるプロセス圧力でＨ２Ｏに曝露される。基板処理チャンバ内の基板処理領域に接する全ての露出した内面は、２２０℃を上回る温度で維持され、基板処理領域内での結露の形成を回避するために、圧力は、工程４４０で３３８ｐｓｉ以下に保たれる。工程４５０で、高圧Ｈ２Ｏに曝露されている間、基板温度は３００℃から５００℃の間で維持される。パターン形成された基板は、工程４６０において、基板処理領域から取り外される。実施形態によれば、工程４３０、４４０、及び４５０は同時に起こりうる。基板処理領域は、工程４３０、４４０、及び４３０の各々、任意の、又はすべての工程の間に、プラズマがなくても（ｄｅｖｏｉｄ ｏｆ ｐｌａｓｍａ）よく、又はプラズマフリー（ｐｌａｓｍａ－ｆｒｅｅ）でもよい。
工程４１０において、多孔性膜は、スピンオングラス（ＳＯＧ）、スピンオン誘電体（ＳＯＤ）又は化学気相堆積（ＣＶＤ）といった様々な方法によって堆積されうる。多孔性膜は、最初の堆積後に流動する可能性があり、これは、パターン形成された基板上の狭い間隙を充填するのに役立つことがある。多孔性膜は、流動性のある多孔性膜と呼ばれることがあり、凝固後に測定されると低誘電率（ｌｏｗ－ｋ）を有しうる。実施形態によると、低誘電率誘電体膜は、完成したデバイスのトレンチ内で２．２から３．０の間の誘電率を有しうる。多孔性膜は、ケイ素及び水素を含み、実施形態において、Ｓ－Ｃ－Ｈ膜、Ｓｉ－Ｎ－Ｈ膜、Ｓｉ－Ｏ－Ｈ膜、Ｓｉ－Ｃ－Ｎ－Ｈ膜、Ｓｉ－Ｏ－Ｃ－Ｈ膜又はＳｉ－Ｏ－Ｎ－Ｈ膜でありうる。実施形態によれば、多孔性膜は、ケイ素、炭素及び水素を含んでもよく、又はそれらからなってもよい。実施形態によれば、多孔性膜は、ケイ素、窒素及び水素を含んでもよく、又はそれらからなってもよい。実施形態によれば、多孔性膜は、ケイ素、酸素及び水素を含んでもよく、又はそれらからなってもよい。実施形態によれば、多孔性膜は、ケイ素、炭素、窒素及び水素を含んでもよく、又はそれらからなってもよい。実施形態によれば、多孔性膜は、ケイ素、炭素、酸素及び水素を含んでもよく、又はそれらからなってもよい。実施形態によれば、多孔性膜は、ケイ素、酸素、窒素及び水素を含んでもよく、又はそれらからなってもよい。
基板処理領域はまた、ＵＶ光から生じるイオン化とは別に、実施形態において、プラズマがなくてもよく、又はオプションの工程４２０の間プラズマフリーであってもよい。本明細書に記載の技術を使用して充填された間隙（例えば、ビア及びトレンチ）は、１：１よりかなり大きい（例えば、５：１より大きい、６：１より大きい、８：１より大きい、１０：１より大きい、又は１２：１より大きい）高さ対幅のアスペクト比（ＡＲ）を定義する高さ及び幅（すなわち、Ｈ／Ｗ）を有しうる。多くの場合、高いＡＲは、実施形態による３２ｎｍ未満、２８ｎｍ未満、２２ｎｍ未満又は１６ｎｍ未満の小さな間隙幅に起因する。本明細書で定義されるような高密度トレンチアレイは、実施形態において、それらの幅の５倍又は３倍未満で隣接するものから分離された少なくとも５つのトレンチを有する。高さは、実施形態によれば、１００ｎｍ超、１５０ｎｍ超、２５０ｎｍ超又は０．５μｍ超でありうる。本明細書では、基板平面から直角に遠位であって、直角方向において基板の重心から更に離れた部分／方向を説明するために、「上部（ｔｏｐ）」及び「上（ｕｐ）」が使用されることになる。「垂直（Ｖｅｒｔｉｃａｌ）」は、「上部」に向かって「上」方向に位置合わせされたアイテムを説明するために使用されることになる。他の類似の用語（「高さ（ｈｅｉｇｈｔ）」及び「幅（ｗｉｄｔｈ）」など）が使用されることがあり、それらの意味はすぐに明らかになるだろう。
ここで図５を参照すると、それは実施形態に従ってパターン形成された基板上の多孔性膜を高密度化する方法５０１における選択されたステップを示すフローチャートである。工程５１０において、パターン形成された基板上の高密度トレンチに材料を流入させることによって、多孔性間隙充填誘電体が形成される。次いで、工程５２０において、パターン形成された基板はオプションで、移送され基板処理領域内に配置されうる。工程５３０において、基板処理領域の全ての露出された内面が、２３０℃以上に加熱される。工程５４０において、パターン形成された基板は、２３０℃以上に加熱される。工程５５０では、Ｈ２Ｏが基板処理領域に流入し、１４．７ｐｓｉを超える分圧に達する。工程５６０において、多孔性間隙充填誘電体は、高圧のＨ２Ｏへの曝露を通して高密度化される。Ｈ２Ｏが基板処理領域から除去され（工程５７０）、次にチャンバが通気され、パターン形成された基板が取り外されうる（工程５８０）。前述のように、実施形態において、基板処理領域は、工程５５０及び／又は５６０の間、プラズマフリーでありうる。実施形態によれば、基板処理領域は、本明細書に記載されるすべての工程中にプラズマフリーでありうる。
図６Ａは、実施形態による、パターン形成された基板（例えば６０５－１、６０５－３、及び６０５－５）を高分圧のＨ２Ｏに曝露するように構成された基板処理チャンバを示す。基板処理領域にパターン形成された基板６０５を配置する前の基板処理チャンバが示される。パターン形成された基板６０５は、チャンバフランジ６０１に固定されている基板支持体６０３に装填される。圧縮されていないＯリング６１１が、チャンバフランジ６０１のＯリング溝と接触して示されている。高温適合性を確実にするために、ＯリングはＫａｌｒｅｚ（登録商標）又はＶｉｔｏｎ（登録商標）でありうる。実施形態において、Ｏリング６１１は、依然としてパターン形成された基板６０５に使用される温度に耐えることができない可能性がある。Ｏリング６１１及びチャンバフランジ６０１は、基板処理中に基板６０５と比較してより低い温度でありうる。図６Ａはまた、チャンバ上部６０２、及びチャンバ上部６０２を囲むヒータ６２１を示す。
図６Ｂは、実施形態による、パターン形成された基板６０５を高分圧のＨ２Ｏに曝露するように構成された基板処理チャンバを示す。図６Ｂは、Ｏリング６１１が圧縮され、チャンバフランジ６０１とチャンバ上部６０２との間にシールを形成するように組み立てられた、基板処理チャンバを示す。基板処理領域は、Ｏリング６１１がいったん圧縮されると、チャンバフランジ６０１及びチャンバ上部６０２内部に囲まれる空間（ｖｏｌｕｍｅ）である。パターン形成された基板６０５は、基板処理領域内に存在する。ヒータ６２１は、抵抗加熱素子であってもよく、チャンバ上部６０２の底部をより低温に維持することを可能にしつつ、基板６０５を優先的に加熱するために、チャンバ上部６０２の上部付近により密に巻かれてもよい。チャンバフランジ６０１は、Ｏリング６１１を製造業者によって与えられた熱的動作限界内に維持するために、基板処理領域内に露出された最も冷たい部分でありうる。例えば、チャンバ上部６０２の底部分、Ｏリング６１１、及びチャンバフランジ６０１は、基板処理領域内の最も冷たい露出面であり、基板処理中に以前に与えられた温度範囲内（例えば、図示のように２３０℃）でありうる。処理中にパターン形成された基板６０５をより高い温度に維持するために、チャンバ上部６０２の上部分は、約５００℃でありうる（図示されるように）。より低い温度がバックエンドオブライン（ＢＥＯＬ）基板処理に使用されてもよい。パターン形成された基板の処理温度範囲がすでに与えられており、簡潔にするためにここでは繰り返さない。
本明細書に記載のすべての実施例について、パターン形成された基板は、パターン形成された基板上に多孔性膜を形成する動作から、本明細書に記載の方法を用いた高密度化の前に、パターン形成された基板を水素含有前駆体に曝露し、パターン形成された基板をＵＶ光で照射する又はパターン形成された基板をオゾンに曝露する動作まで、外部雰囲気（半導体処理メインフレーム又はチャンバの外側のクリーンルームからの雰囲気）に曝露されなくてもいい。
実施形態による多孔性膜内の深いところで有益な化学反応を確実にするために、本明細書に記載の堆積方法のいずれか又はすべては、堆積中に基板処理領域内で低電子温度を有しうる。電子温度は、基板処理領域内のラングミュア探針を使用して測定されうる。実施形態において、電子温度は、０．５ｅＶ未満、０．４５ｅＶ未満、０．４ｅＶ未満、又は０．３５ｅＶ未満でありうる。代替的な命名法を導入すると、基板処理領域は、本明細書に記載の堆積プロセス中に「プラズマフリー」として本明細書に記載されることがある。「プラズマフリー」とは、必ずしもその領域にプラズマがないことを意味するとは限らない。プラズマ領域内に生成されたイオン化種及び自由電子は、非常に低い濃度で仕切り（シャワーヘッド）内のポア（開孔）を通って移動する可能性がある。チャンバプラズマ領域内のプラズマの境界は、画定するのが困難であり、シャワーヘッド内の開孔を通って基板処理領域上に進入する可能性がある。更に、本明細書に記載の堆積プロセスの望ましい特徴を排除することなく、低強度プラズマが基板処理領域内に生成されうる。励起プラズマ放出物の生成中にチャンバプラズマ領域よりもはるかに低い強度のイオン密度を有するプラズマのすべての原因は、本明細書で使用される「プラズマフリー」の範囲から逸脱しない。
図７Ａは、実施形態による基板処理チャンバ１１０１である。遠隔プラズマシステム（ＲＰＳ）１１１０は、ガス入口アセンブリ１１１１をその後に通過するガスを処理しうる。２つの異なるガス供給チャネルが、ガス入口アセンブリ１１１１内に見られる。第１のチャネル１１１２が、遠隔プラズマシステム（ＲＰＳ）１１１０を通過するガスを運ぶ一方で、第２のチャネル１１１３は、ＲＰＳ１１１０を迂回する。実施形態において、第１のチャネル１１１２は、プロセスガスのために使用され、第２のチャネル１１１３は、処理ガスのために使用されうる。リッド（又は導電性上部分）１１２１及び穿孔された仕切り１１５３は、間に絶縁リング１１２４が有る状態で示され、それにより、穿孔された仕切り１１５３に対するリッド１１２１にＡＣ電位を印加できるようにする。プロセスガスは、第１のチャネル１１１２を通ってチャンバプラズマ領域１１２０へ移動し、チャンバプラズマ領域１１２０内のみにおいて又はＲＰＳ１１１０との組み合わせにおいて、プラズマによって励起されうる。チャンバプラズマ領域１１２０及び／又はＲＰＳ１１１０の組合せは、本明細書の中で、遠隔プラズマシステムと呼ばれることがある。穿孔された仕切り（シャワーヘッドとも呼ばれる）１１５３は、チャンバプラズマ領域１１２０をシャワーヘッド１１５３の下方の基板処理領域１１７０から分離する。シャワーヘッド１１５３は、チャンバプラズマ領域１１２０の中にあるプラズマが、基板処理領域１１７０の中のガスを直接励起することを回避できるようにするが、その一方で、励起された種（プラズマ放出物）が、チャンバプラズマ領域１１２０から基板処理領域１１７０に進入できるようにする。
シャワーヘッド１１５３は、チャンバプラズマ領域１１２０と基板処理領域１１７０との間に位置決めされ、チャンバプラズマ領域１１２０の内部で生成されたプラズマ放出物（前駆体又は他のガスの励起誘導体）が板の厚さを横断する複数の貫通孔１１５６を通過できるようにする。シャワーヘッド１１５３はまた、１つ又は複数の空洞空間（ｈｏｌｌｏｗ ｖｏｌｕｍｅ）１１５１を有し、この空洞空間は、蒸気又はガスの形態の前駆体（ケイ素及び炭素含有前駆体など）（例えばＴＳＡ）で充填することができ、小孔１１５５を通って基板処理領域１１７０内には通じているが、チャンバプラズマ領域１１２０には直接通じていない。
図示の実施形態では、シャワーヘッド１１５３は、チャンバプラズマ領域１１２０内のプラズマによる励起時にプロセスガスのプラズマ放出物を含むプロセスガスを分配しうる（貫通孔１１５６を介して）。生成されたプラズマ放出物がＴＳＡに遭遇するとき、窒素含有前駆体（例えばＮＨ３）が、ＲＰＳ１１１０を通って流動し、Ｓｉ－Ｎ－Ｈ膜を形成しうる。前駆体は、化学気相堆積によって本明細書で処理される様々な膜を形成するように選択されてもよい。化学気相堆積を使用せずに多孔性膜を形成するために他の技術（例えばＳＯＤ又はＳＯＧ）が使用されてもよい。プロセスガスはまた、ヘリウム、アルゴン、窒素（Ｎ２）などのキャリアガスを含んでもよい。第２のチャネル１１１３はまた、成長中又は堆積されたままの膜から不要な成分を除去するために使用されるプロセスガス及び／又はキャリアガス、及び／又は膜処理又は硬化ガスを供給してもよい。プラズマ放出物は、プロセスガスのイオン化された又は中性の誘導体を含んでもよく、また、本明細書では、導入されるプロセスガスの原子成分を指すラジカル－酸素前駆体とも呼ばれることがある。
図７Ｂは、実施形態による、処理チャンバで使用するためのシャワーヘッド１１５３の底面図である。シャワーヘッド１１５３は、図７Ａに示されるシャワーヘッドに対応する。シャワーヘッド１１５３の底部により大きい内径（ＩＤ）を有し、上部により小さいＩＤを有する貫通孔１１５６が、描かれている。小孔１１５５は、貫通孔１１５６の間でさえもシャワーヘッドの表面上に実質的に均一に分布しており、これはより均一な混合を提供するのに役立つ。
シャワーヘッド１１５３内の貫通孔１１５６を通って到着するプラズマ放出物が、空洞空間１１５１を発生源にして小孔１１５５を通って到着するケイ素及び炭素含有前駆体と結合するとき、基板処理領域１１７０の内部のペデスタル（図示せず）によって支持される基板上で、例示的な膜が形成される。基板処理領域１１７０は、硬化などの他のプロセスのためにプラズマをサポートするように装備されうるが、例示的な膜の成長の間、プラズマは存在しない。ペデスタルは、比較的低い温度（室温から約１２０℃まで）を維持するために支持基板を冷却又は加熱するように構成されてもよい。
プラズマは、シャワーヘッド１１５３の上のチャンバプラズマ領域１１２０、又はシャワーヘッド１１５３の下の基板処理領域１１７０のいずれかにおいて点火されうる。励起されていない前駆体の流入からラジカル前駆体を生成するために、チャンバプラズマ領域１１２０にプラズマが存在する。典型的には無線周波数（ＲＦ）範囲のＡＣ電圧が、処理チャンバの導電性上部１１２１とシャワーヘッド１１５３との間に印加され、堆積中にチャンバプラズマ領域１１２０内のプラズマを点火する。ＲＦ電源は、１３．５６ＭＨｚの高いＲＦ周波数を発生させるが、また、単独で又は１３．５６ＭＨｚ周波数と組合わせて、他の周波数を発生させることもある。例示的なＲＦ周波数は、２．４ＧＨｚなどのマイクロ波周波数を含む。実施形態では、流動性膜の堆積中に、遠隔プラズマ出力は、約１０００ワット以上、約２０００ワット以上、約３０００ワット以上又は約４０００ワット以上でありうる。基板処理システムは、システムコントローラによって制御される。基板上に膜スタックを堆積するためのプロセスは、システムコントローラによって実行されるコンピュータプログラム製品を使用して実施することができる。
図８は、実施形態による、膜を堆積及び高密度化するための例示的な処理システム２１０１を示す。ＦＯＵＰ（前方開口型統一ポッド）２１０２は、ロボットアーム２１０４を介して低圧保持領域２１０６内に基板を供給する。第２のロボットアーム２１１０は、基板ウエハを保持領域２１０６から基板処理チャンバ２１０８ａ－ｆに搬送し、またその逆に搬送するために使用されうる。
基板処理チャンバ２１０８ａ－ｆは、堆積層に様々な処理を堆積又は実行するように構成されてもよい。一構成では、２対の処理チャンバ（例えば、２１０８ｃ－ｄ及び２１０８ｅ－ｆ）が、流動性誘電体材料を基板上に堆積するために使用され、第３の対の処理チャンバ（例えば、２１０８ａ－ｂ）は、紫外線又は電子ビーム照射を使用して誘電体材料を硬化させるために使用されうる。
本明細書で使用されるように、「基板」は、その上に形成される層を含む又は含まない支持基板でありうる。支持体基板は、種々のドーピング濃度及びプロファイルの絶縁体又は半導体であり、例えば、集積回路の製造で使用されるタイプの半導体基板であってもよい。「前駆体」という用語は、材料を表面から除去するか又は材料を表面上に堆積するかのどちらかのための反応に関与する任意のプロセスガス又は液体を指すために使用される。前駆体は、液体前駆体又は気相前駆体として供給されうる。「励起状態」にあるガスとは、ガス分子のうちの少なくとも一部が、振動励起状態、解離状態及び／又はイオン化状態であるガスを称する。ガス（又は前駆体）は、２つ以上のガス（又は前駆体）の組合せでありうる。「ラジカル前駆体」は、材料を表面から除去するか又は材料を表面上に堆積するかのどちらかのための反応に関与するプラズマ放出物（プラズマを出て行きつつある励起状態にあるガス）を称するために用いられる。「不活性ガス」という表現は、エッチングするとき又は膜に組み込まれるとき、化学結合を形成しない任意のガスを指す。例示的な不活性ガスは、希ガスを含むが、（典型的には）痕跡量が膜の中に捕えられるときに、いかなる化学結合も形成されない限り、他のガスを含んでよい。
「間隙」という用語は、エッチングされた形状寸法が大きな水平方向のアスペクト比を有することを含意せずに、全体を通して使用される。表面上方から見ると、間隙は、円形、楕円形、多角形、長方形又は様々な他の形状に見えることがある。「トレンチ」は、長い間隙である（例えば、５を上回る又は１０を上回る長さ対幅の比を有する）。トレンチは、材料の島の周囲のモート（ｍｏａｔ）の形状であってよく、そのアスペクト比は、モートの長さ又は外周をモートの幅で除算したものである。「ビア」という用語は、垂直の電気的接続を形成するために、金属で充填されていても又はされていなくてもよい低アスペクト比間隙（上から見て）を指すために用いられる。
いくつかの実施形態を説明したが、実施形態の本質から逸脱することなく、様々な修正例、代替構造、及び均等物が使用されうることが、当業者に認識されよう。加えて、いくつかの周知のプロセス及び要素については、実施形態が不必要に曖昧になることを回避するために、説明していない。従って、上述したものは、特許請求の範囲を限定するものと解釈すべきでない。
ある範囲の値が提供される場合、その範囲の上限と下限との間の各介在値も、文脈上別途明示されない限り、下限の単位の１０分の１まで明確に開示されていることを理解されたい。ある規定された範囲における任意の規定値又は介在値と、その規定された範囲における他の任意の規定値又は介在値との間のより狭い範囲の各々が、包含される。これらのより狭い範囲の上限と下限は、個々に範囲内に含まれることも、除外されることもある。上限と下限のいずれかがより狭い範囲に含まれる場合、上限と下限のいずれもより狭い範囲に含まれない場合、又は上限と下限の両方がより狭い範囲に含まれる場合の各範囲も、規定された範囲における特に除外された任意の限界値に応じて、開示された実施形態の中に包含される。規定された範囲が一方又は両方の限界値を含む場合、含有されたそれらの限界値のいずれか又は両方を除外している範囲も含まれる。
本明細書及び添付の特許請求の範囲で使用されるように、単数形「１つの（ａ、ａｎ）」、及び「その（ｔｈｅ）」は、文脈上別途明示しない限り複数の指示対象物を含む。したがって、例えば、「１つのプロセス（ａ ｐｒｏｃｅｓｓ）」への言及は、複数のそのようなプロセスを含み、「その前駆体（ｔｈｅ ｐｒｅｃｕｒｓｏｒ）」への言及は、当業者に知られている１つ又は複数の前駆体及びその均等物への言及を含む、などである。
また、「備える（ｃｏｍｐｒｉｓｅ／ｃｏｍｐｒｉｓｉｎｇ）」、及び「含む（ｉｎｃｌｕｄｅ／ｉｎｃｌｕｄｉｎｇ／ｉｎｃｌｕｄｅｓ）」という語も、本明細書及び以下の特許請求の範囲において使用する場合、規定された特徴、整数値、構成要素、又はステップの存在を明示するためのものであるが、１つ又は複数の他の特徴、整数値、構成要素、ステップ、作用、又はグループの存在又は追加を排除するものではない。

Claims (15)

  1. パターン形成された基板の上で間隙充填誘電体を処理する方法であって、
    前記パターン形成された基板の上の間隙に、ポアを含むがそれ以外は前記パターン形成された基板の上の前記間隙を充填する間隙充填誘電体を形成することと、
    前記パターン形成された基板を基板処理チャンバの基板処理領域内に配置することと、
    湿式エッチング速度が熱酸化ケイ素の湿式エッチング速度の２倍以下である高密度化された間隙充填誘電体を形成するために、前記間隙充填誘電体を１４５ｐｓｉから８６４ｐｓｉの分圧で、前記基板の温度が３００℃から７００℃の間で、気相Ｈ２Ｏに曝露することによって、前記間隙充填誘電体を高密度化することと、
    を含む方法。
  2. 前記間隙充填誘電体が、ケイ素及び水素を含む、請求項１に記載の方法。
  3. 前記間隙充填誘電体を高密度化する前に、前記間隙充填誘電体をＵＶ光に曝露することを更に含む、請求項１に記載の方法。
  4. 前記間隙充填誘電体をＨＦ又は緩衝酸化物エッチング溶液でエッチングすることを更に含む、請求項１に記載の方法。
  5. 前記基板処理領域内の露出面の最低温度が１８０℃を上回る、請求項１に記載の方法。
  6. 前記間隙充填誘電体を高密度化した後に、前記パターン形成された基板を前記基板処理領域から取り外すことを更に含む、請求項１に記載の方法。
  7. 前記間隙充填誘電体を形成することが、前記間隙充填誘電体が前記パターン形成された基板の上の他の場所に最初に堆積された後に、前記間隙に材料を流入させることを含む、請求項１に記載の方法。
  8. 前記間隙充填誘電体を形成することが、液相前駆体から前記パターン形成された基板の上に材料を流動させることを含む、請求項１に記載の方法。
  9. 前記間隙充填誘電体が、前記間隙充填誘電体を形成した後に、ケイ素、炭素、窒素、水素及び酸素以外の元素を包含しない、請求項１に記載の方法。
  10. 前記基板処理領域内での電子温度は、０．５eＶ未満である、請求項１に記載の方法。
  11. パターン形成された基板のトレンチを充填する方法であって、
    前記パターン形成された基板の上に誘電体膜を形成することであって、誘電体材料を、前記パターン形成された基板の上の他の場所に最初に堆積した後に、前記トレンチに流入させることを含む、誘電体膜を形成することと、
    前記パターン形成された基板を基板処理チャンバの基板処理領域内に配置することと、
    湿式エッチング速度が熱酸化ケイ素の湿式エッチング速度の２倍以下である高密度化された間隙充填誘電体を形成するために、１４５ｐｓｉから８６４ｐｓｉのＨ２Ｏ分圧で、前記基板の温度が３００℃から７００℃の間で、前記誘電体材料を気相Ｈ２Ｏ曝露することによって、前記トレンチの中の前記誘電体材料を高密度化することと、
    を含む方法。
  12. 前記基板処理領域内で露出される最も冷たい表面の温度が１８０℃から２７５℃の間である、請求項１１に記載の方法。
  13. プロセス圧力（ｐｓｉでの）が（１４．７／７６０）＊１０（ａ－ｂ／（Ｔ＋ｃ））未満であり、ここでａ＝７．９６６８１、ｂ＝１６６８．２１、ｃ＝２２８であり、かつＴは前記基板処理領域内の任意の露出面の最低温度であり、Ｔが１００°Ｃから３７４°Ｃの間である、請求項１１に記載の方法。
  14. 前記誘電体材料を高密度化している間、前記基板処理領域内に結露が形成されない、請求項１１に記載の方法。
  15. 前記基板処理領域内での電子温度は、０．５eＶ未満である、請求項１１に記載の方法。
JP2019522519A 2016-11-01 2017-10-23 高圧アニーリング及び湿式エッチング速度の低下 Active JP7048596B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662415757P 2016-11-01 2016-11-01
US62/415,757 2016-11-01
US15/360,016 US10062561B2 (en) 2016-11-01 2016-11-23 High-pressure annealing and reducing wet etch rates
US15/360,016 2016-11-23
PCT/US2017/057911 WO2018085072A1 (en) 2016-11-01 2017-10-23 High-pressure annealing and reducing wet etch rates

Publications (2)

Publication Number Publication Date
JP2019534566A JP2019534566A (ja) 2019-11-28
JP7048596B2 true JP7048596B2 (ja) 2022-04-05

Family

ID=62020540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019522519A Active JP7048596B2 (ja) 2016-11-01 2017-10-23 高圧アニーリング及び湿式エッチング速度の低下

Country Status (5)

Country Link
US (1) US10062561B2 (ja)
JP (1) JP7048596B2 (ja)
CN (1) CN109923660B (ja)
TW (1) TWI743242B (ja)
WO (1) WO2018085072A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019213001A1 (en) * 2018-05-04 2019-11-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics
US11037781B2 (en) * 2018-06-29 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for high pressure anneal

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189275A (ja) 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2003068757A (ja) 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2005229028A (ja) 2004-02-16 2005-08-25 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
JP2009117404A (ja) 2007-11-01 2009-05-28 Dainippon Printing Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2012204777A (ja) 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2013065885A (ja) 2007-10-22 2013-04-11 Applied Materials Inc トレンチ内に誘電層を形成する方法
WO2013065771A1 (ja) 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
JP2015115369A (ja) 2013-12-09 2015-06-22 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE418158T1 (de) * 1999-08-17 2009-01-15 Applied Materials Inc Oberflächenbehandlung von kohlenstoffdotierten sio2-filmen zur erhöhung der stabilität während der o2-veraschung
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
JP4823248B2 (ja) * 2008-02-15 2011-11-24 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8329587B2 (en) * 2009-10-05 2012-12-11 Applied Materials, Inc. Post-planarization densification
US8476142B2 (en) * 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8871656B2 (en) * 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343293B2 (en) 2013-04-04 2016-05-17 Applied Materials, Inc. Flowable silicon—carbon—oxygen layers for semiconductor processing
US20140329027A1 (en) 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US20150118863A1 (en) 2013-10-25 2015-04-30 Lam Research Corporation Methods and apparatus for forming flowable dielectric films having low porosity
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9362107B2 (en) 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189275A (ja) 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2003068757A (ja) 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2005229028A (ja) 2004-02-16 2005-08-25 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
JP2013065885A (ja) 2007-10-22 2013-04-11 Applied Materials Inc トレンチ内に誘電層を形成する方法
JP2009117404A (ja) 2007-11-01 2009-05-28 Dainippon Printing Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2012204777A (ja) 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
WO2013065771A1 (ja) 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
JP2015115369A (ja) 2013-12-09 2015-06-22 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法

Also Published As

Publication number Publication date
WO2018085072A1 (en) 2018-05-11
US10062561B2 (en) 2018-08-28
JP2019534566A (ja) 2019-11-28
TW201829821A (zh) 2018-08-16
CN109923660B (zh) 2023-05-05
US20180122630A1 (en) 2018-05-03
TWI743242B (zh) 2021-10-21
CN109923660A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
KR102479806B1 (ko) 유동성 저-k 유전체 갭필 처리
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US9613822B2 (en) Oxide etch selectivity enhancement
JP6890550B2 (ja) 高アスペクト比ビアの洗浄
US20180025900A1 (en) Alkali metal and alkali earth metal reduction
US9378969B2 (en) Low temperature gas-phase carbon removal
US9378978B2 (en) Integrated oxide recess and floating gate fin trimming
US9406523B2 (en) Highly selective doped oxide removal method
US9373522B1 (en) Titanium nitride removal
US9190290B2 (en) Halogen-free gas-phase silicon etch
KR20190095142A (ko) 실리콘 산화물막에 대한 증착후 처리 방법
US20160181112A1 (en) Anisotropic gap etch
US20160042968A1 (en) Integrated oxide and si etch for 3d cell channel mobility improvements
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
TW201133623A (en) Post-planarization densification
KR20180028919A (ko) 에칭 방법 및 에칭 장치
JP6963097B2 (ja) プラズマ処理方法
CN110660663A (zh) 蚀刻处理方法以及蚀刻处理装置
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
JP7048596B2 (ja) 高圧アニーリング及び湿式エッチング速度の低下
KR102546214B1 (ko) 다공성 필름들 내로의 uv-보조 재료 주입
US9472392B2 (en) Step coverage dielectric
US20160068969A1 (en) Integrated processing for microcontamination prevention
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7048596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150