JP7031226B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP7031226B2 JP7031226B2 JP2017207530A JP2017207530A JP7031226B2 JP 7031226 B2 JP7031226 B2 JP 7031226B2 JP 2017207530 A JP2017207530 A JP 2017207530A JP 2017207530 A JP2017207530 A JP 2017207530A JP 7031226 B2 JP7031226 B2 JP 7031226B2
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- semiconductor substrate
- light
- recess
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本明細書が開示する技術は、半導体装置の製造方法に関する。 The techniques disclosed herein relate to methods of manufacturing semiconductor devices.
特許文献1には、半導体装置の製造方法が開示されている。この製造方法は、凸部を有する半導体基板を用意する工程と、凸部に対応する位置に凹部を有するフォトマスクを用意する工程と、半導体基板の凸部にフォトマスクの凹部が対向するように、半導体基板に対してフォトマスクを配置する工程と、フォトマスクを介して半導体基板の表面に向けて光を照射し、半導体基板の表面を選択的に露光する工程とを備えている。 Patent Document 1 discloses a method for manufacturing a semiconductor device. In this manufacturing method, a step of preparing a semiconductor substrate having a convex portion, a step of preparing a photomask having a concave portion at a position corresponding to the convex portion, and a step of preparing the concave portion of the photomask so as to face the convex portion of the semiconductor substrate. It also includes a step of arranging a photomask on the semiconductor substrate and a step of irradiating the surface of the semiconductor substrate with light through the photomask to selectively expose the surface of the semiconductor substrate.
このような製造方法によれば、半導体基板の凸部がフォトマスクの凹部内に収容されるため、半導体基板の凸部によって阻害されることなく、半導体基板とフォトマスクとを近接して配置することができる。これにより、フォトマスクに形成された所望の遮光パターンを、半導体基板の表面に精度よく転写することが可能となる。しかしながら、フォトマスクに設けられた凹部の内面には、フォトマスクの厚み方向へ変位する傾斜面(実質的に垂直な面も含む)が必ず形成される。このような傾斜面では、フォトマスクを通過する光が屈折又は全反射されることから、その傾斜面と対向する半導体基板の領域が、意図せず露光されないことがある。上記課題を鑑みて、本明細書では、半導体基板の表面に照射される光が、フォトマスクの凹部によって意図せず遮光されることを防止する技術を提供する。 According to such a manufacturing method, since the convex portion of the semiconductor substrate is housed in the concave portion of the photomask, the semiconductor substrate and the photomask are arranged close to each other without being hindered by the convex portion of the semiconductor substrate. be able to. This makes it possible to accurately transfer the desired light-shielding pattern formed on the photomask to the surface of the semiconductor substrate. However, an inclined surface (including a substantially vertical surface) that is displaced in the thickness direction of the photomask is always formed on the inner surface of the recess provided in the photomask. Since the light passing through the photomask is refracted or totally reflected on such an inclined surface, the region of the semiconductor substrate facing the inclined surface may not be unintentionally exposed. In view of the above problems, the present specification provides a technique for preventing the light shining on the surface of the semiconductor substrate from being unintentionally shielded by the concave portion of the photomask.
本明細書が開示する半導体装置の製造方法は、凸部を有する半導体基板を用意する工程と、凸部に対応する位置に凹部を有するフォトマスクを用意する工程と、半導体基板の凸部にフォトマスクの凹部が対向するように、半導体基板に対してフォトマスクを配置する工程と、フォトマスクを介して半導体基板の表面に向けて光を照射し、半導体基板の表面を選択的に露光する工程とを備える。この製造方法におけるフォトマスクの凹部の内面の少なくとも一部は、粗面化されている。 The method for manufacturing a semiconductor device disclosed in the present specification includes a step of preparing a semiconductor substrate having a convex portion, a step of preparing a photomask having a concave portion at a position corresponding to the convex portion, and a photo of the convex portion of the semiconductor substrate. A step of arranging a photomask on a semiconductor substrate so that the concave portions of the mask face each other, and a step of irradiating light toward the surface of the semiconductor substrate through the photomask to selectively expose the surface of the semiconductor substrate. And prepare. At least a part of the inner surface of the concave portion of the photomask in this manufacturing method is roughened.
上記した製造方法では、フォトマスクの凹部の内面の少なくとも一部は、粗面化されている。このような凹部を有するフォトマスクを用いた場合、半導体基板に向けて光を照射すると、光がフォトマスクを通過する際に、凹部の内面に形成された微細な凹凸によって、光がランダムに屈折する。その結果、凹部の傾斜面に対向する半導体基板の領域にも光は到達する。これにより、フォトマスクに形成された凹部によって、光が意図せず遮光されることが防止され、フォトマスクに形成された所望の遮光パターンを、精度よく半導体基板に転写することが可能となる。なお、凹部内の粗面化された範囲には、傾斜面が含まれていてもよいし、含まれていなくてもよい。 In the above-mentioned manufacturing method, at least a part of the inner surface of the concave portion of the photomask is roughened. When a photomask having such recesses is used, when light is irradiated toward the semiconductor substrate, when the light passes through the photomask, the light is randomly refracted by the fine irregularities formed on the inner surface of the recesses. do. As a result, the light reaches the region of the semiconductor substrate facing the inclined surface of the recess. As a result, the concave portion formed in the photomask prevents light from being unintentionally shielded from light, and the desired light-shielding pattern formed in the photomask can be accurately transferred to the semiconductor substrate. The roughened area in the recess may or may not include an inclined surface.
図面を参照して、本技術を半導体装置の製造方法に適用した一実施例について説明する。本実施例の製造方法では、本技術に係る一又は複数のフォトリソグラフィ工程が実施される。フォトリソグラフィ工程は、半導体基板12の表面12aに写真技術を利用してパターンを転写する工程である。半導体基板12の表面12aに形成されたパターンは、半導体基板12に対するエッチングやイオン注入といった処理において、マスクとして利用される。以下では、本実施例におけるフォトリソグラフィ工程について、詳細に説明する。
An embodiment in which the present technology is applied to a method for manufacturing a semiconductor device will be described with reference to the drawings. In the manufacturing method of this embodiment, one or more photolithography steps according to the present technology are carried out. The photolithography step is a step of transferring a pattern onto the
図1は、フォトリソグラフィ工程で使用されるリソグラフィ装置10を示す。図1に示すように、リソグラフィ装置10は、フォトマスク16と光源20とを備える。このリソグラフィ装置10は、凸部12bを有する半導体基板12に対して使用される。特に限定されないが、ここで例示する半導体基板12は、概して円板形状であり、円形状の表面12aを有している。半導体基板12の表面12aには、半導体基板12の外周縁に沿って凸部12bが設けられている。凸部12bは、半導体基板12の厚み方向に突出しており、半導体基板12の外周縁に沿って環状に延びている。このような凸部12bは、一般に、薄板化された半導体基板12の強度を確保するために設けられる。
FIG. 1 shows a
半導体基板12を構成する材料は、例えばシリコン(Si)である。但し、半導体基板12を構成する材料は、特別に限定されず、例えば炭化シリコン(SiC)、又は窒化ガリウム(GaN)といった窒化物半導体であってもよい。半導体基板12の表面12a上には、レジスト膜14が均一に形成されている。レジスト膜14は、例えば、感光性を有する樹脂等の有機材料で構成されることができる。一例ではあるが、レジスト膜14は、スピンコート等によって半導体基板12上に均一な膜厚で形成されることができる。
The material constituting the
フォトマスク16は、例えばガラス基板のような透明材料で構成されることができ、レチクルとも称される。フォトマスク16は、概して板形状又はシート形状であり、上面16aと、その上面16aと反対側に位置する下面16bを有する。フォトマスク16は、半導体基板12の表面12aに、フォトマスク16の下面16bが対向するように、半導体基板12に対して対向配置される。フォトマスク16の下面16bには、遮光パターン18が形成されている。遮光パターン18は、例えば、クロムといった金属材料で構成されている。遮光パターン18は、一例ではあるが、電子線リソグラフィ等によって所望のパターン形状に形成される。
The
光源20は、半導体基板12に向けて光を照射する。光源20は、フォトマスク16の上面16a側に配置されており、光源20が発した光は、フォトマスク16を介して半導体基板12の表面12aに照射される。前述したように、フォトマスク16には遮光パターン18が形成されているので、光源20が発した光の一部はフォトマスク16の遮光パターン18によって遮光される。フォトマスク16の遮光パターン18部分以外を通過する光は、半導体基板12の表面12aを照射し、レジスト膜14を感光させる。光源20には、特に限定されないが、例えば紫外光を発するものなどが用いられる。
The
図1、図2に示すように、フォトマスク16の下面16bには、凹部16cが形成されている。凹部16cは、半導体基板12の凸部12bに対応する位置に形成されている。本実施例では、半導体基板12の凸部12bが環状に形成されているので、フォトマスク16の凹部16cも環状に形成されている(図2参照)。凹部16cの内面は、粗面化されており、微細な凹凸を有している。この粗面化は、例えば、ブラスト処理などによって行うことができる。但し、粗面化を行う具体的な手法については特に限定されない。本実施例では、凹部16cの内面の全体が粗面化されているが、他の実施形態として、凹部16cの内面の一部のみが粗面化されていてもよい。
As shown in FIGS. 1 and 2, a
続いて、リソグラフィ装置10を用いたフォトリソグラフィ工程について説明する。先ず、半導体基板12とフォトマスク16とをそれぞれ用意し、半導体基板12に対してフォトマスク16を対向配置する。このとき、半導体基板12の凸部12bに、フォトマスク16の凹部16cを対向させ、半導体基板12の凸部12bの少なくとも一部を、フォトマスク16の凹部16c内に収容する。これにより、凸部12bを有する半導体基板12に対して、フォトマスク16を近接して配置することができる。
Subsequently, a photolithography process using the
次に、フォトマスク16を介して半導体基板12の表面12aに向けて光を照射し、半導体基板12の表面12aを選択的に露光する。これにより、フォトマスク16に形成された所望の遮光パターン18が、半導体基板12の表面12a(正確には、表面12a上のレジスト膜14)に転写される。前述したように、フォトマスク16に形成された凹部16cにより、半導体基板12に対してフォトマスク16が近接して配置されている。これにより、半導体基板12の表面12aには、フォトマスク16に形成された遮光パターン18が精度よく転写される。
Next, light is irradiated toward the
その一方で、フォトマスク16に形成された凹部16cの内面には、フォトマスク16の厚み方向へ変位する傾斜面が存在する。仮に凹部16cの内面が粗面化されていない場合、このような傾斜面では、フォトマスク16を通過する光が、屈折又は全反射され得る。その結果、その傾斜面と対向する半導体基板12の表面12aの領域が、意図せず露光されないことがある。
On the other hand, on the inner surface of the
この問題に対して、本実施例におけるフォトマスク16では、凹部16cの内面が粗面化されている。凹部16cの内面が粗面化されていると、図3に示すように、光がフォトマスク16を通過する際に、凹部16cの内面に形成された微細な凹凸によって、光はランダムに屈折する。その結果、凹部16cの傾斜面に対向する半導体基板12の領域にも、凹部16cの内面の様々な部分から光は到達する。これにより、フォトマスク16に形成された凹部16cによって、光が意図せず遮光されることが防止され、フォトマスク16に形成された所望の遮光パターン18を、精度よく半導体基板12に転写することが可能となる。なお、凹部16c内の粗面化された範囲には、傾斜面が含まれていてもよいし、含まれていなくてもよい。
In response to this problem, in the
遮光パターン18が転写された半導体基板12は、その後、現像されて不要部分が除去され、洗浄される。本実施例の場合、一例ではあるが、半導体基板12に光を露光し、レジスト膜14が感光した部分が不要部分に該当する。本実施例では、このようなポジ型のフォトリソグラフィを採用しているが、特別に限定されず、ネガ型を採用してもよい。上記したフォトリソグラフィ工程は半導体装置の製造工程の一工程であり、この工程を除いて、本実施例における半導体装置は従来と同様の製造工程で製造することができる。
The
続いて、図4を参照して、フォトマスク16の製造方法の一例について説明する。第1工程S2では、凹部16cを有するフォトマスク16’を用意する。次に、第2工程S4では、遮光パターン18をフォトマスク16’内に形成する。そして、第3工程S6では、フォトマスク16’の凹部16cの内面にブラスト処理を行う。このブラスト処理では、本実施例のようにフォトマスク16を構成する材料としてガラス基板を用いる場合、一例ではあるが、SiCなどの比較的に硬度の高い粒子や微粉末を投射することによって、凹部16cの内面に微細な凹凸を形成できる。このとき、フォトマスク16’の凹部16c以外の領域はマスキングし、遮光パターン18を保護する。一例ではあるが、マスキングは感光性を有する樹脂等の有機材料を用いて行うことができる。また、凹部16cのブラスト処理を行う面積は特別に限定されず、遮光パターン18の解像度に応じて設定される露光量、レジスト膜14の厚み寸法、及び露光距離などによって、任意に調整することができる。レジスト処理を行う凹部16cの表面粗度の程度においても、任意に調整することができる。最後に第4工程S8で、洗浄を行い、フォトマスク16は完成する。
Subsequently, an example of a method for manufacturing the
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 Although some specific examples have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples exemplified above. The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations.
10:リソグラフィ装置
12:半導体基板
12a:半導体基板の表面
12b:半導体基板の凸部
14:レジスト膜
16:フォトマスク
16c:フォトマスクの凹部
18:遮光パターン
20:光源
10: Lithography device 12:
Claims (1)
前記凸部に対応する位置に凹部を有するフォトマスクを用意する工程と、
前記半導体基板の前記凸部に前記フォトマスクの前記凹部が対向するように、前記半導体基板に対して前記フォトマスクを配置する工程と、
前記フォトマスクを介して前記半導体基板の表面に向けて光を照射し、前記半導体基板の前記表面を選択的に露光する工程と、
を備え、
前記フォトマスクの前記凹部の内面には、前記フォトマスクの厚み方向へ変位する傾斜面が存在するとともに、前記内面の少なくとも一部は粗面化されており、
前記配置する工程では、前記フォトマスクの前記傾斜面が、前記半導体基板の前記表面のうち、前記露光する工程で露光される範囲と対向するように、前記フォトマスクが配置される、
半導体装置の製造方法。 The process of preparing a semiconductor substrate with protrusions and
A step of preparing a photomask having a concave portion at a position corresponding to the convex portion, and
A step of arranging the photomask with respect to the semiconductor substrate so that the concave portion of the photomask faces the convex portion of the semiconductor substrate.
A step of irradiating the surface of the semiconductor substrate with light through the photomask to selectively expose the surface of the semiconductor substrate.
Equipped with
On the inner surface of the concave portion of the photomask, there is an inclined surface that is displaced in the thickness direction of the photomask, and at least a part of the inner surface is roughened .
In the step of arranging the photomask, the photomask is arranged so that the inclined surface of the photomask faces the range of the surface of the semiconductor substrate exposed in the step of exposure.
Manufacturing method of semiconductor devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207530A JP7031226B2 (en) | 2017-10-26 | 2017-10-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207530A JP7031226B2 (en) | 2017-10-26 | 2017-10-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019078951A JP2019078951A (en) | 2019-05-23 |
JP7031226B2 true JP7031226B2 (en) | 2022-03-08 |
Family
ID=66627797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017207530A Active JP7031226B2 (en) | 2017-10-26 | 2017-10-26 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7031226B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002011589A (en) | 2000-06-28 | 2002-01-15 | Hitachi Ltd | Mask for laser beam machining, method and device for manufacturing the same, laser beam ablation machining device, and image display device made by the mask |
JP2013539549A (en) | 2010-08-10 | 2013-10-24 | 株式会社ディスコ | Improved mask for rim wafer photolithography |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6488546A (en) * | 1987-09-30 | 1989-04-03 | Fujitsu Ltd | Method for exposing thick film resist |
-
2017
- 2017-10-26 JP JP2017207530A patent/JP7031226B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002011589A (en) | 2000-06-28 | 2002-01-15 | Hitachi Ltd | Mask for laser beam machining, method and device for manufacturing the same, laser beam ablation machining device, and image display device made by the mask |
JP2013539549A (en) | 2010-08-10 | 2013-10-24 | 株式会社ディスコ | Improved mask for rim wafer photolithography |
Also Published As
Publication number | Publication date |
---|---|
JP2019078951A (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869263B2 (en) | mold | |
KR101729816B1 (en) | Exposure Apparatus | |
TWI633399B (en) | Illumination optical unit and optical system for euv projection lithography | |
US20160299420A1 (en) | Mask, manufacturing method thereof and exposure apparatus | |
TW462073B (en) | Manufacturing method of semiconductor device | |
TWI459442B (en) | Imaging devices, methods of forming same, and methods of forming semiconductor device structures | |
KR20080062749A (en) | Method of repairing bridge in photomask | |
JP7031226B2 (en) | Manufacturing method of semiconductor device | |
JP2013004669A (en) | Pattern formation method, electronic device manufacturing method and electronic device | |
TW201738651A (en) | Extreme ultraviolet lithography photomasks | |
CN110850677A (en) | Preparation method of photoetching layer mask and ion implantation method | |
CN107643651B (en) | Design method of photoetching auxiliary pattern | |
JP2016058477A (en) | Template, manufacturing method of the same, and imprint method | |
KR100552559B1 (en) | Reticle, semiconductor exposure apparatus and method, and semiconductor device manufacturing method | |
US6818910B2 (en) | Writing methodology to reduce write time, and system for performing same | |
TWI477893B (en) | Manufacturing method of photomask | |
JP2013243354A (en) | Semiconductor circuit exposure method and exposure device | |
TWI512390B (en) | Non-planar lithography mask and system and methods | |
JPH08124833A (en) | Charged particle beam transferring mask | |
US7604903B1 (en) | Mask having sidewall absorbers to enable the printing of finer features in nanoprint lithography (1XMASK) | |
TW201704855A (en) | Soft photo-mask and manufacturing method thereof | |
CN110488573B (en) | Wafer photoetching method and photomask assembly for wafer photoetching | |
KR20100122336A (en) | Method of forming a pattern on photomask using backside exposure | |
KR20070070636A (en) | Pellicle and exposer having the same | |
JP2017162926A (en) | Pattern forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7031226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |