JP6995979B2 - ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 - Google Patents
ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 Download PDFInfo
- Publication number
- JP6995979B2 JP6995979B2 JP2020512014A JP2020512014A JP6995979B2 JP 6995979 B2 JP6995979 B2 JP 6995979B2 JP 2020512014 A JP2020512014 A JP 2020512014A JP 2020512014 A JP2020512014 A JP 2020512014A JP 6995979 B2 JP6995979 B2 JP 6995979B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- strain
- holding block
- thickness
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 80
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 239000000872 buffer Substances 0.000 claims description 28
- 230000006911 nucleation Effects 0.000 claims description 18
- 238000010899 nucleation Methods 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 230000015556 catabolic process Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 40
- 239000000203 mixture Substances 0.000 description 23
- 238000003860 storage Methods 0.000 description 21
- 238000009825 accumulation Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Description
基板と基板上に積層された層との格子不整合およびこれらの熱膨張係数に関する相違は、層が成長する間および積層基板を室温に冷却する間に、多層構造の反りを引き起こす。ウェハが反ることで、クラックの形成が生じる可能性がある。
発明の説明
本発明は、ヘテロエピタキシャルウェハに向けられており、このヘテロエピタキシャルウェハは、以下の順序で、
直径および厚さを有するシリコン基板と、
AlN核生成層と、
第1の平均Al含有量zを有するAlzGa1-zN層である第1のひずみ蓄積層とを備え、0<zであり、さらに
5単位以上50単位以下の第1の連続層を含む第1のひずみ保持ブロックを備え、第1の連続層はAlN層と少なくとも2つのAlGaN層とを含み、第1のひずみ保持ブロックは第2の平均Al含有量yを有し、y>zであり、さらに
第3の平均Al含有量xを有するAlxGa1-xN層である第2のひずみ蓄積層を備え、0≦x<yであり、
5単位以上50単位以下の第2の連続層を含む第2のひずみ保持ブロックを備え、第2の連続層はAlN層と少なくとも1つのAlGaN層とを含み、第2のひずみ保持ブロックは第4の平均Al含有量wを有し、x<w<yであり、さらに
GaN層を備え、AlN核生成層とGaN層との間の層はAlGaNバッファを形成する。
直径および厚さを有するシリコン基板を与えシリコン基板の上に複数の層を積層することにより積層基板を形成するステップを含み、このステップは、
シリコン基板の上にAlN核生成層を積層するステップと、
AlN核生成層の上に、第1の平均Al含有量zを有するAlzGa1-zN層である第1のひずみ蓄積層を積層するステップとを含み、0<zであり、さらに、
第1のひずみ蓄積層の上に、5単位以上50単位以下の第1の連続層を含む第1のひずみ保持ブロックを積層するステップを含み、第1の連続層はAlN層と少なくとも2つのAlGaN層とを含み、第1のひずみ保持ブロックは第2の平均Al含有量yを有し、y>zであり、さらに、
第1のひずみ保持ブロックの上に、第3の平均Al含有量xを有するAlxGa1-xN層である第2のひずみ蓄積層を積層するステップを含み、0≦x<yであり、
第2のひずみ蓄積層の上に、5単位以上50単位以下の第2の連続層を含む第2のひずみ保持ブロックを積層するステップを含み、第2の連続層はAlN層と少なくとも1つのAlGaN層とを含み、第2のひずみ保持ブロックは第4の平均Al含有量wを有し、x<w<yであり、さらに、
第2のひずみ保持ブロックの上にGaN層を積層するステップを含む。
積層基板は、基板および基板上に積層した少なくとも1つの層を意味する。
AlGaNバッファは、AlN核生成層よりも上に位置しかつGaN層よりも下に位置する層の全部を意味する。
本発明を図面を参照しながらさらに説明する。
シリコン基板1は、直径150mm、厚さ675μmの(111)配向シリコン単結晶ウェハであり、
AlN核生成層2の厚さは200nmであり、
第1のひずみ蓄積層3は、厚さi nmのAlzGa1-zN層であり、
第1のひずみ保持ブロック4は、第1の連続層の30の繰り返し単位からなり、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層、厚さk nm(k>j)のAlaGa1-aN層、Al含有量がa%からb%に減少する厚さl nm(l<k)の連続勾配AlGaN層、および、厚さm nm(m>l)のAlbGa1-bN層であり、1単位の平均Al含有量はyであり、y>zであり、
第2のひずみ蓄積層5は、厚さn nmのAlxGa1-xN(x<y)層であり、
第2のひずみ保持ブロック6は、第2の連続層の40の繰り返し単位からなり、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層および厚さp nmのAlcGa1-cN(c<b)層であり、1単位の平均Al含有量はwであり、w>xおよびw<yであり、
第3のひずみ蓄積層7は、厚さq nmのAlvGa1-vN(v<w)層であり、
超格子ブロック8は、層の25の繰り返し単位からなり、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層および厚さr nmのAldGa1-dN(d<c)層であり、1単位の平均Al含有量はuであり、u>vおよびu<wであり、
GaN層9は、炭素濃度4×1019原子/cm3、厚さ1000nmの、炭素がドープされたGaN層9aと、厚さ400nmの非意図的にドープされたGaN層9bとで構成され、
デバイス層10は、Al含有量25%、厚さ25nmのAlGaNバリア層10bと、in-situ SiNパシベーション層10bとで構成されている。
基板1として、直径150mm、厚さ675μmの(111)配向シリコン単結晶ウェハ、
厚さ200nmのAlN核生成層2、
第1のひずみ蓄積層3、すなわち厚さi nmのAlzGa1-zN層、
第1のひずみ保持ブロック4、すなわち25の繰り返し単位の第1の連続層であって、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層、厚さk nmのAlaGa1-aN層、厚さがl nmでありAl含有量がa%からb%に減少する連続勾配AlGaN層、および厚さm nmのAlbGa1-bN層であり、
第2のひずみ蓄積層5、すなわち厚さn nmのAlxGa1-xN層、
第2のひずみ保持ブロック6、すなわち36の繰り返し単位の第2の連続層であって、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層および厚さp nmのAlcGa1-cN層であり、
41の繰り返し単位の層を有する超格子ブロック8であって、1単位内の層は、シリコン基板側から順に、厚さj nmのAlN層および厚さr nmのAldGa1-dN層、
炭素濃度4×1019原子/cm3、厚さ1000nmの、炭素がドープされたGaN層9a、ならびに、
厚さ300nmの非意図的にドープされたGaN層9bである。
1 シリコン基板
2 AlN核生成層
3 第1のひずみ蓄積層
4 第1のひずみ保持ブロック
5 第2のひずみ蓄積層
6 第2のひずみ保持ブロック
7 第3のひずみ蓄積層
8 超格子ブロック
9 GaN層
9a 炭素がドープされたGaN層
9b 非意図的にドープされたGaN層
10 デバイス層
10a AlGaNバリア層
10b SiNパシベーション層
11 金属パッド
20 AlN層
30 一定組成AlGaN層
40 連続勾配AlGaN層
50 薄い一定組成AlGaN層
Claims (14)
- ヘテロエピタキシャルウェハであって、以下の順序で、
直径および厚さを有するシリコン基板と、
AlN核生成層と、
第1の平均Al含有量zを有するAlzGa1-zN層である第1のひずみ蓄積層とを備え、0<zであり、さらに、
5単位以上50単位以下の第1の連続層を含む第1のひずみ保持ブロックを備え、前記第1の連続層はAlN層と少なくとも2つのAlGaN層とを含み、前記第1のひずみ保持ブロックは第2の平均Al含有量yを有し、y>zであり、さらに、
第3の平均Al含有量xを有するAlxGa1-xN層である第2のひずみ蓄積層を備え、0≦x<yであり、
5単位以上50単位以下の第2の連続層を含む第2のひずみ保持ブロックを備え、前記第2の連続層はAlN層と少なくとも1つのAlGaN層とを含み、前記第2のひずみ保持ブロックは第4の平均Al含有量wを有し、x<w<yであり、さらに、
GaN層を備え、前記AlN核生成層と前記GaN層との間の前記層はAlGaNバッファを形成する、ヘテロエピタキシャルウェハ。 - 前記AlGaNバッファの厚さは1.0μm以上5μm以下である、請求項1に記載のヘテロエピタキシャルウェハ。
- 前記AlGaNバッファの平均Al含有量は30%以上である、請求項1または2に記載のヘテロエピタキシャルウェハ。
- 前記AlGaNバッファは、第5の平均Al含有量vを有するAlvGa1-vN層である第3のひずみ蓄積層をさらに含み、0≦v<wである、請求項1~3のいずれか1項に記載のヘテロエピタキシャルウェハ。
- 前記AlGaNバッファは超格子ブロックをさらに含み、前記超格子ブロックは第6の平均Al含有量uを有し、u>vおよびu<wである、請求項1~4のいずれか1項に記載のヘテロエピタキシャルウェハ。
- 前記基板の前記直径および前記厚さは、それぞれ150mmおよび1000μm以下である、またはそれぞれ200mmおよび1200μm以下である、またはそれぞれ300mmおよび1500μm以下である、請求項1~5のいずれか1項に記載のヘテロエピタキシャルウェハ。
- 前記AlGaNバッファの絶縁破壊強度は2.5MV/cm以上である、請求項1~6のいずれかに記載のヘテロエピタキシャルウェハ。
- 前記シリコン基板は、シリコン単結晶ウェハ、SOIウェハ、またはシリコン単結晶トップ層を有する積層ウェハである、請求項1~7のいずれかに記載のヘテロエピタキシャルウェハ。
- ヘテロエピタキシャルウェハの製造方法であって、前記方法はステップを以下の順序で含み、前記ステップは、
直径および厚さを有するシリコン基板を与え前記シリコン基板の上に複数の層を積層することにより積層基板を形成するステップを含み、前記ステップは、
前記シリコン基板の上にAlN核生成層を積層するステップと、
前記AlN核生成層の上に、第1の平均Al含有量zを有するAlzGa1-zN層である第1のひずみ蓄積層を積層するステップとを含み、0<zであり、さらに、
前記第1のひずみ蓄積層の上に、5単位以上50単位以下の第1の連続層を含む第1のひずみ保持ブロックを積層するステップを含み、前記第1の連続層はAlN層と少なくとも2つのAlGaN層とを含み、前記第1のひずみ保持ブロックは第2の平均Al含有量yを有し、y>zであり、さらに、
前記第1のひずみ保持ブロックの上に、第3の平均Al含有量xを有するAlxGa1-xN層である第2のひずみ蓄積層を積層するステップを含み、0≦x<yであり、
前記第2のひずみ蓄積層の上に、5単位以上50単位以下の第2の連続層を含む第2のひずみ保持ブロックを積層するステップを含み、前記第2の連続層はAlN層と少なくとも1つのAlGaN層とを含み、前記第2のひずみ保持ブロックは第4の平均Al含有量wを有し、x<w<yであり、さらに、
前記第2のひずみ保持ブロックの上にGaN層を積層するステップを含む、ヘテロエピタキシャルウェハの製造方法。 - 前記積層基板の曲率が凹状曲率であるときにある時点で前記第1のひずみ保持ブロックを積層するステップを実行すること、および、前記積層基板の曲率が凸状曲率であるときにある時点で前記第2のひずみ保持ブロックを積層するステップを実行することとを含む、請求項9に記載の方法。
- 前記第1のひずみ保持ブロックの積層中に前記積層基板の曲率を増大するステップと、ΔC/Δthの値が-5km-1/μm未満になったときに前記第1のひずみ保持ブロックの成長を止めるステップとを含み、ΔC/Δthは、厚さの変化Δthに対する曲率の変化ΔCを表す、請求項9または10に記載の方法。
- ΔC/Δthの値が-1km-1/μm未満になったときに前記第2のひずみ保持ブロックの成長を止めるステップを含み、ΔC/Δthは、厚さの変化Δthに対する曲率の変化ΔCを表す、請求項9~11のいずれかに記載の方法。
- 前記積層基板の曲率が凸状曲率であり50km-1以下であるときにある時点で前記GaN層の積層を開始するステップを含む、請求項9~12のいずれかに記載の方法。
- 与えられた前記シリコン基板は、150mmの直径および1000μm以下の厚さ、または200mmの直径および1200μm以下の厚さ、または300mmの直径および1500μm以下の厚さを有する、請求項9~13のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17188124.6A EP3451364B1 (en) | 2017-08-28 | 2017-08-28 | Heteroepitaxial wafer and method for producing a heteroepitaxial wafer |
EP17188124.6 | 2017-08-28 | ||
PCT/EP2018/072229 WO2019042782A1 (en) | 2017-08-28 | 2018-08-16 | HETEROSEPITAXIAL TRENCH AND PROCESS FOR PRODUCING HETEROEPITATIVE TRENCH |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020532139A JP2020532139A (ja) | 2020-11-05 |
JP6995979B2 true JP6995979B2 (ja) | 2022-01-17 |
Family
ID=59738209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020512014A Active JP6995979B2 (ja) | 2017-08-28 | 2018-08-16 | ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11869942B2 (ja) |
EP (1) | EP3451364B1 (ja) |
JP (1) | JP6995979B2 (ja) |
KR (1) | KR102321952B1 (ja) |
CN (1) | CN111052307B (ja) |
SG (1) | SG11202001447TA (ja) |
TW (1) | TWI678727B (ja) |
WO (1) | WO2019042782A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698914B (zh) * | 2019-07-19 | 2020-07-11 | 環球晶圓股份有限公司 | 半導體磊晶結構及其形成方法 |
US20220328678A1 (en) * | 2021-04-12 | 2022-10-13 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP7378562B2 (ja) * | 2021-10-27 | 2023-11-13 | 財團法人工業技術研究院 | 平衡応力を有する半導体基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155496A1 (ja) | 2010-06-08 | 2011-12-15 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
JP2012160608A (ja) | 2011-02-01 | 2012-08-23 | Ngk Insulators Ltd | 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法 |
JP2014057020A (ja) | 2012-09-14 | 2014-03-27 | Oki Electric Ind Co Ltd | 窒化物半導体装置及びその作製条件特定方法 |
JP2014222730A (ja) | 2013-05-14 | 2014-11-27 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハ |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115896B2 (en) * | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
SG124417A1 (en) | 2005-02-02 | 2006-08-30 | Agency Science Tech & Res | Method and structure for fabricating III-V nitridelayers on silicon substrates |
EP1875523B1 (de) * | 2006-02-23 | 2010-09-29 | Azzurro Semiconductors AG | Nitridhalbleiter-bauelement und verfahren zu seiner herstellung |
US20080054248A1 (en) * | 2006-09-06 | 2008-03-06 | Chua Christopher L | Variable period variable composition supperlattice and devices including same |
JP5309452B2 (ja) | 2007-02-28 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
JP5477685B2 (ja) * | 2009-03-19 | 2014-04-23 | サンケン電気株式会社 | 半導体ウェーハ及び半導体素子及びその製造方法 |
JP5572976B2 (ja) * | 2009-03-26 | 2014-08-20 | サンケン電気株式会社 | 半導体装置 |
JP5634681B2 (ja) * | 2009-03-26 | 2014-12-03 | 住友電工デバイス・イノベーション株式会社 | 半導体素子 |
WO2011016304A1 (ja) | 2009-08-07 | 2011-02-10 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子 |
KR101358633B1 (ko) | 2009-11-04 | 2014-02-04 | 도와 일렉트로닉스 가부시키가이샤 | Ⅲ족 질화물 에피택셜 적층 기판 |
WO2011102045A1 (ja) * | 2010-02-16 | 2011-08-25 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
JP5706102B2 (ja) * | 2010-05-07 | 2015-04-22 | ローム株式会社 | 窒化物半導体素子 |
JP6018360B2 (ja) * | 2010-12-02 | 2016-11-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
FR2977260B1 (fr) * | 2011-06-30 | 2013-07-19 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede |
JP5665676B2 (ja) * | 2011-07-11 | 2015-02-04 | Dowaエレクトロニクス株式会社 | Iii族窒化物エピタキシャル基板およびその製造方法 |
KR101813717B1 (ko) * | 2012-01-04 | 2017-12-29 | 삼성전자주식회사 | 질화물 반도체 발광소자 |
US8742396B2 (en) * | 2012-01-13 | 2014-06-03 | Dowa Electronics Materials Co., Ltd. | III nitride epitaxial substrate and deep ultraviolet light emitting device using the same |
WO2013125126A1 (ja) * | 2012-02-23 | 2013-08-29 | 日本碍子株式会社 | 半導体素子および半導体素子の製造方法 |
WO2013137476A1 (ja) | 2012-03-16 | 2013-09-19 | 次世代パワーデバイス技術研究組合 | 半導体積層基板、半導体素子、およびその製造方法 |
US8946773B2 (en) * | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
JP5425284B1 (ja) * | 2012-09-21 | 2014-02-26 | 株式会社東芝 | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 |
US10256368B2 (en) * | 2012-12-18 | 2019-04-09 | Sk Siltron Co., Ltd. | Semiconductor substrate for controlling a strain |
US8981382B2 (en) * | 2013-03-06 | 2015-03-17 | Iqe Rf, Llc | Semiconductor structure including buffer with strain compensation layers |
JP6121806B2 (ja) * | 2013-06-07 | 2017-04-26 | 株式会社東芝 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
JP6270536B2 (ja) * | 2013-06-27 | 2018-01-31 | 株式会社東芝 | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法 |
KR102188493B1 (ko) * | 2014-04-25 | 2020-12-09 | 삼성전자주식회사 | 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법 |
US9112077B1 (en) * | 2014-04-28 | 2015-08-18 | Industrial Technology Research Institute | Semiconductor structure |
JP6180401B2 (ja) | 2014-11-25 | 2017-08-16 | サンケン電気株式会社 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
US9806183B2 (en) | 2015-11-30 | 2017-10-31 | Veeco Instruments, Inc. | Stress control on thin silicon substrates |
CN108886000A (zh) * | 2016-02-26 | 2018-11-23 | 三垦电气株式会社 | 半导体基体以及半导体装置 |
CN106098749A (zh) * | 2016-06-30 | 2016-11-09 | 中国电子科技集团公司第五十五研究所 | 一种硅衬底上AlGaN/GaN异质结构及其生长方法 |
US10211297B2 (en) * | 2017-05-03 | 2019-02-19 | Globalwafers Co., Ltd. | Semiconductor heterostructures and methods for forming same |
TWI631668B (zh) * | 2017-11-22 | 2018-08-01 | 聯鈞光電股份有限公司 | 氮化物半導體結構 |
-
2017
- 2017-08-28 EP EP17188124.6A patent/EP3451364B1/en active Active
-
2018
- 2018-08-16 CN CN201880057884.0A patent/CN111052307B/zh active Active
- 2018-08-16 WO PCT/EP2018/072229 patent/WO2019042782A1/en active Application Filing
- 2018-08-16 KR KR1020207008513A patent/KR102321952B1/ko active IP Right Grant
- 2018-08-16 US US16/643,003 patent/US11869942B2/en active Active
- 2018-08-16 JP JP2020512014A patent/JP6995979B2/ja active Active
- 2018-08-16 SG SG11202001447TA patent/SG11202001447TA/en unknown
- 2018-08-20 TW TW107128973A patent/TWI678727B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155496A1 (ja) | 2010-06-08 | 2011-12-15 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
JP2012160608A (ja) | 2011-02-01 | 2012-08-23 | Ngk Insulators Ltd | 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法 |
JP2014057020A (ja) | 2012-09-14 | 2014-03-27 | Oki Electric Ind Co Ltd | 窒化物半導体装置及びその作製条件特定方法 |
JP2014222730A (ja) | 2013-05-14 | 2014-11-27 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハ |
Also Published As
Publication number | Publication date |
---|---|
CN111052307B (zh) | 2023-10-03 |
WO2019042782A1 (en) | 2019-03-07 |
JP2020532139A (ja) | 2020-11-05 |
EP3451364A1 (en) | 2019-03-06 |
SG11202001447TA (en) | 2020-03-30 |
KR20200039007A (ko) | 2020-04-14 |
TW201913740A (zh) | 2019-04-01 |
EP3451364B1 (en) | 2020-02-26 |
US11869942B2 (en) | 2024-01-09 |
KR102321952B1 (ko) | 2021-11-03 |
CN111052307A (zh) | 2020-04-21 |
TWI678727B (zh) | 2019-12-01 |
US20200203485A1 (en) | 2020-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677499B2 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
JP5836158B2 (ja) | 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造 | |
JP6995979B2 (ja) | ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 | |
JP2013145821A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
TWI569444B (zh) | 高品質GaN高電壓矽異質結構場效電晶體 | |
JP2017529692A (ja) | バッファ層スタック上にiii−v族の活性半導体層を備える半導体構造および半導体構造を製造するための方法 | |
JP2013080776A (ja) | 窒化物半導体基板 | |
TW202013433A (zh) | Iii-n半導體結構及形成iii-n半導體結構的方法 | |
TW201923846A (zh) | 用於iii-n半導體通道裝置的半導體結構的形成方法 | |
CN112242435B (zh) | 半导体外延结构及其形成方法 | |
JP5622499B2 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
JP6239017B2 (ja) | 窒化物半導体基板 | |
JP2014240340A (ja) | 基板、基板の製造方法、及び電子装置 | |
KR102372451B1 (ko) | 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판 | |
JP5378128B2 (ja) | 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板 | |
JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP6163024B2 (ja) | 基板の製造方法 | |
JP2009038395A (ja) | 窒化物半導体成長用基板 | |
US9401420B2 (en) | Semiconductor device | |
KR101517808B1 (ko) | 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법 | |
JP6205497B2 (ja) | 窒化物半導体の製造方法 | |
JP2014216474A (ja) | 窒化物半導体基板 | |
CN116247092A (zh) | 高电子迁移率晶体管元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6995979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |