JP6995979B2 - ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 - Google Patents

ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP6995979B2
JP6995979B2 JP2020512014A JP2020512014A JP6995979B2 JP 6995979 B2 JP6995979 B2 JP 6995979B2 JP 2020512014 A JP2020512014 A JP 2020512014A JP 2020512014 A JP2020512014 A JP 2020512014A JP 6995979 B2 JP6995979 B2 JP 6995979B2
Authority
JP
Japan
Prior art keywords
layer
strain
holding block
thickness
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020512014A
Other languages
English (en)
Other versions
JP2020532139A (ja
Inventor
タパ，サラド・バハドゥール
フォルダーベストナー，マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2020532139A publication Critical patent/JP2020532139A/ja
Application granted granted Critical
Publication of JP6995979B2 publication Critical patent/JP6995979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、シリコン基板、ＡｌＮ核生成層、ＡｌＧａＮバッファおよびＧａＮ層をこの順序で含むヘテロエピタキシャルウェハに関する。本発明はさらに、このようなヘテロエピタキシャルウェハの製造方法に関する。
先行技術／課題
基板と基板上に積層された層との格子不整合およびこれらの熱膨張係数に関する相違は、層が成長する間および積層基板を室温に冷却する間に、多層構造の反りを引き起こす。ウェハが反ることで、クラックの形成が生じる可能性がある。
ＵＳ２０１４／０３７４７７１Ａ１は、半導体多層基板、半導体装置、およびその製造方法を開示している。この多層基板は、シリコンからなる基板と、予め定められた反りを基板に与える第１の反り制御層と、第２の反り制御層と含む。第２の反り制御層の単位厚さ当たりの反りの増加量は、第１の反り制御層の単位厚さ当たりの反りの増加量よりも少ない。効果、すなわち電流の漏れおよび電流コラプス（current collapse）をクラック密度の増加を伴うことなく抑制できかつ生産コストを低減できるという効果が得られる。
Rowena他は、バッファの厚さを大きくすると、鉛直漏れ電流が抑制される傾向があり、ＡｌＧａＮ／ＧａＮ高電子移動度（ＨＥＭＴ）デバイスの絶縁破壊性能が改善されると報告している（“Buffer Thickness Contribution to Suppress Vertical Leakage Current With High Breakdown Field (2.3 MV/cm) for GaN on Si”IEEE Electron Device Letters, VOL. 32, NO. 11, November 2011）。
基板の厚さを小さくすると曲率が大きくなることも知られており、よって、１５０ｍｍおよび２００ｍｍの基板上にＧａＮを成長させるには、エピタキシャル膜の圧縮ひずみが相当に大きくなければならないと結論付けられた（Y.Cao et al.,“GaN-on-Silicon Growth by MOCVD: A Mechanistic Approach to Wafer Scaling”; CS MANTECH Conference, May 19th-22nd, 2014, Colorado, USA）。
本発明の発明者らは、依然としてさまざまな課題を解決する必要があることを発見した。
絶縁破壊特性を改善するためにＡｌＧａＮバッファの厚さを大きくした場合、１５０ｍｍまたは２００ｍｍまたは３００ｍｍという比較的大きな直径を有しＳＥＭＩ標準に準じた厚さを有するシリコン基板を使用した場合よりも一層、ウェハの反りが大きくなる。エピ積層中のウェハの大きな反りは、表面上の温度を不均一にし、それによって最終的には層の厚さにばらつきが生じるとともにウェハの直径にわたって材料合金の変動が生じる。
本発明は、これらの課題に対処するためになされたものである。
発明の説明
本発明は、ヘテロエピタキシャルウェハに向けられており、このヘテロエピタキシャルウェハは、以下の順序で、
直径および厚さを有するシリコン基板と、
ＡｌＮ核生成層と、
第１の平均Ａｌ含有量ｚを有するＡｌｚＧａ１-ｚＮ層である第１のひずみ蓄積層とを備え、０＜ｚであり、さらに
５単位以上５０単位以下の第１の連続層を含む第１のひずみ保持ブロックを備え、第１の連続層はＡｌＮ層と少なくとも２つのＡｌＧａＮ層とを含み、第１のひずみ保持ブロックは第２の平均Ａｌ含有量ｙを有し、ｙ＞ｚであり、さらに
第３の平均Ａｌ含有量ｘを有するＡｌｘＧａ１-ｘＮ層である第２のひずみ蓄積層を備え、０≦ｘ＜ｙであり、
５単位以上５０単位以下の第２の連続層を含む第２のひずみ保持ブロックを備え、第２の連続層はＡｌＮ層と少なくとも１つのＡｌＧａＮ層とを含み、第２のひずみ保持ブロックは第４の平均Ａｌ含有量ｗを有し、ｘ＜ｗ＜ｙであり、さらに
ＧａＮ層を備え、ＡｌＮ核生成層とＧａＮ層との間の層はＡｌＧａＮバッファを形成する。
本発明はさらにヘテロエピタキシャルウェハの製造方法に向けられており、この方法はステップを以下の順序で含み、これらのステップは、
直径および厚さを有するシリコン基板を与えシリコン基板の上に複数の層を積層することにより積層基板を形成するステップを含み、このステップは、
シリコン基板の上にＡｌＮ核生成層を積層するステップと、
ＡｌＮ核生成層の上に、第１の平均Ａｌ含有量ｚを有するＡｌｚＧａ１-ｚＮ層である第１のひずみ蓄積層を積層するステップとを含み、０＜ｚであり、さらに、
第１のひずみ蓄積層の上に、５単位以上５０単位以下の第１の連続層を含む第１のひずみ保持ブロックを積層するステップを含み、第１の連続層はＡｌＮ層と少なくとも２つのＡｌＧａＮ層とを含み、第１のひずみ保持ブロックは第２の平均Ａｌ含有量ｙを有し、ｙ＞ｚであり、さらに、
第１のひずみ保持ブロックの上に、第３の平均Ａｌ含有量ｘを有するＡｌｘＧａ１-ｘＮ層である第２のひずみ蓄積層を積層するステップを含み、０≦ｘ＜ｙであり、
第２のひずみ蓄積層の上に、５単位以上５０単位以下の第２の連続層を含む第２のひずみ保持ブロックを積層するステップを含み、第２の連続層はＡｌＮ層と少なくとも１つのＡｌＧａＮ層とを含み、第２のひずみ保持ブロックは第４の平均Ａｌ含有量ｗを有し、ｘ＜ｗ＜ｙであり、さらに、
第２のひずみ保持ブロックの上にＧａＮ層を積層するステップを含む。
好ましくは、上記窒化物を含む層は有機金属気相成長法（ＭＯＣＶＤ）によって積層される。前駆体として、化合物であるトリメチルガリウム、トリメチルアルミニウムおよびアンモニアを使用できる。水素または窒素は好適なキャリアガスである。窒化物を含む層の成長温度は、好ましくは７００℃以上１１６０℃以下である。
シリコン基板は、好ましくは、直径１５０ｍｍで厚さ１０００μｍ以下、好ましくは６７５μｍ以下の、または、直径２００ｍｍで厚さ１２００μｍ以下、好ましくは７２５μｍ以下の、または、直径３００ｍｍで厚さ１５００μｍ以下、好ましくは７７５μｍ以下の、シリコン単結晶ウェハである。好ましくは、シリコン基板は｛１１１｝配向を有し２°以下の結晶オフカットを有する。これに代えて、シリコン基板は、上記配向およびオフカットを有してもよく、かつＳＯＩウェハ(シリコン・オン・インシュレータウェハ）またはシリコン単結晶トップ層を有する積層ウェハであってもよい。
ＡｌＮ核生成層の厚さは、好ましくは１００ｎｍ以上３００ｎｍ以下である。基板の曲率は、ＡｌＮ核生成層の厚さが大きいほど負の方向に大きくなる、すなわち凹状の度合いが大きくなる。
第１のひずみ蓄積層は、第１の平均Ａｌ含有量ｚを有するＡｌＧａＮ層である、すなわち、第１のひずみ蓄積層はＡｌｚＧａ１－ｚＮ層であり、０＜ｚである。これに代えて、第１のひずみ蓄積層は、Ａｌ含有量が成長方向に減少する２つ以上のＡｌＧａＮ層を含むものであってもよい。好ましくは、ｚの値は４０％以上６０％以下である。第１のひずみ蓄積層とＡｌＮ核生成層の上面とで界面を形成する。第１のひずみ蓄積層は、第１のひずみ蓄積層の成長の条件下で積層基板の凹状の程度が小さくなるように、凹状の曲率を低減する。凹状の曲率は基板が薄いほど小さい。好ましくは、積層基板の曲率は、第１のひずみ蓄積層の成長の過程においては凹状のままである。第１のひずみ蓄積層の厚さは、好ましくは３０ｎｍ以上２００ｎｍ以下である。
第１のひずみ保持ブロックは、５単位以上５０単位以下の第１の連続層を含む。第１の連続層は、ＡｌＮ層と、Ａｌ含有量が異なる少なくとも２つのＡｌＧａＮ層とを含む。好ましくは、第１のひずみ蓄積層の上面のＡｌ含有量は、第１のひずみ保持ブロックの最も近いＡｌＧａＮ層のＡｌ含有量以上である。加えて、第１の単位のＡｌＮ層と第１のひずみ蓄積層の上面とで界面を形成することが好ましい。第１の連続層において、Ａｌ含有量は基板から遠ざかるにつれて小さくなる。好ましくは、第１の連続層の１つのＡｌＧａＮ層が勾配組成ＡｌＧａＮ層である。Ａｌ組成の勾配は、段階的でもよく、または連続的でもよい。
本発明の好ましい実施形態に従うと、第１の連続層は、成長方向において、ＡｌＮ層と、厚い一定組成ＡｌＧａＮ層と、連続勾配組成ＡｌＧａＮ層と、任意で薄い一定組成ＡｌＧａＮ層とで構成されている。厚い一定組成ＡｌＧａＮ層の厚さは、連続勾配組成ＡｌＧａＮ層の厚さの少なくとも２倍であり、かつ薄い一定組成ＡｌＧａＮ層の厚さの少なくとも２倍である。薄い一定組成ＡｌＧａＮ層のＡｌ含有量は、連続勾配ＡｌＧａＮ層の上面のＡｌ含有量と等しいかまたは同様である。積層基板の曲率は、厚い一定組成層および薄い一定組成層の成長中よりも連続勾配組成ＡｌＧａＮ層の成長中の方が早く増大する。積層基板の曲率は、連続勾配組成ＡｌＧａＮ層のＡｌ含有量および厚さを調整するだけで容易に制御できる。
第１のひずみ保持ブロックは、ｙである第２の平均Ａｌ含有量を有し、ｙ＞ｚである。好ましくは、第１のひずみ保持ブロックは、積層基板の曲率がゼロになるまで、または、積層基板の曲率の凹状の程度が第１のひずみ保持ブロックの積層の開始時よりも小さくなるまで、積層される。第１のひずみ保持ブロックを積層している間に、第１のひずみ保持ブロックの厚さの変化Δｔｈに対する曲率の変化ΔＣ（ΔＣ／Δｔｈ）は、好ましくは積層の開始時に正になり、その後ほぼ「ゼロ」になる、すなわち、ほぼ一定のままである、または一定である、または負にさえなる。ひずみ保持ブロックの厚さは、積層基板の曲率にそれほど大きな影響を与えない。好ましくは、第１のひずみ保持ブロックの成長は、ΔＣ／Δｔｈの値が－５ｋｍ－１／μｍ未満になると停止される。
第２のひずみ蓄積層は、第３の平均Ａｌ含有量ｘを有するＡｌＧａＮ層である、すなわち、第２のひずみ蓄積層はＡｌｘＧａ１－ｘＮ層であり、０≦ｘ＜ｙである。第２のひずみ蓄積層と第１のひずみ保持ブロックの上面とで界面を形成することが好ましく、第３の平均Ａｌ含有量は、第１のひずみ保持ブロックの上面のＡｌ含有量未満である。第２のひずみ蓄積層は圧縮ひずみを蓄積し、第２のひずみ蓄積層の厚さおよびＡｌ含有量は、第２のひずみ蓄積層の積層の終了時において積層基板の曲率がゼロに近くなる、すなわち好ましくは｜３｜ｋｍ－１未満になるように、選択される。そうすると、積層基板は第２のひずみ蓄積層の成長後にはほぼ平坦である。第２のひずみ蓄積層の厚さは、好ましくは３０ｎｍ以上２００ｎｍ以下である。
第２のひずみ保持ブロックは、５単位以上５０単位以下の第２の連続層を含む。第２の連続層は、ＡｌＮ層と少なくとも１つのＡｌＧａＮ層とを含む。第１の単位のＡｌＮ層と第２のひずみ蓄積層の上面とで界面を形成することが好ましい。第２の連続層のＡｌＧａＮ層は、一定組成ＡｌＧａＮ層であってもよい、または、基板から遠ざかるにつれてＡｌが減少する勾配組成ＡｌＧａＮ層であってもよい。Ａｌ組成の勾配は、段階的でもよく、または連続的でもよい。本発明の好ましい実施形態に従うと、第２の連続層のＡｌＧａＮ層は、一定組成ＡｌＧａＮ層であり、そのＡｌ含有量はｘ以下である。第２のひずみ保持ブロックは、ｗである第４の平均Ａｌ含有量を有し、ｘ＜ｗ＜ｙである。
好ましくは、第２のひずみ保持ブロックは、第２のひずみ保持ブロックの積層の開始時に対する、積層基板の曲率の相違が、負になるまで積層される。
第２のひずみ保持ブロックは、積層基板の曲率を実質的には変えない。好ましくは、第２のひずみ保持ブロックの成長は、ΔＣ／Δｔｈの値が－１ｋｍ－１／μｍ未満になると停止され、第２のひずみ保持ブロックの成長後、積層基板はほぼ平坦なままである。
ＧａＮ層と第２のひずみ保持ブロックの上面とが界面を形成する、または、これに代えて、ＧａＮ層と任意の第３のひずみ蓄積の上面とが界面を形成する、または、これに代えて、ＧａＮ層と任意の超格子ブロックの上面とが界面を形成する。
第３のひずみ蓄積層がある場合、第３のひずみ蓄積層は、第５の平均Ａｌ含有量ｖを有するＡｌＧａＮ層である、すなわち、第３のひずみ蓄積層はＡｌｖＧａ１－ｖＮ層であり、０≦ｖ＜ｗである。第３のひずみ蓄積層と第２のひずみ保持ブロックの上面とが界面を形成し、第５の平均Ａｌ含有量は、好ましくは第２のひずみ保持ブロックの上面のＡｌ含有量未満である。第３のひずみ蓄積層は、圧縮ひずみをさらに蓄積し、積層基板の凸状の曲率をさらに大きくする。第２のひずみ蓄積層の厚さは、好ましくは３０ｎｍ以上２００ｎｍ以下である。
ひずみ蓄積層とひずみ保持ブロックとを交互にしたものを実現することにより、比較的厚いＡｌＧａＮバッファを提供する一方で、積層基板をほぼ平坦に保ち、ウェハの曲率は２５ｋｍ－１を超えず、塑性変形は生じない。
超格子ブロックがある場合、この超格子ブロックと、第２のひずみ保持ブロックの上面とが（すなわち第３のひずみ蓄積層は存在しない）、または第３のひずみ蓄積層の上面とが、界面を形成する。
超格子ブロックは、好ましくは１０以上１００以下の層単位を含み、各層単位はＡｌＮ層とＡｌＧａＮ層とを含む。超格子ブロックの第１の単位のＡｌＮ層と、第２のひずみ保持ブロックの上面とが（すなわち第３のひずみ蓄積層は存在しない）、または第３のひずみ蓄積層の上面とが、界面を形成する。超格子ブロックのこの単位のＡｌＮ層の厚さは、好ましくは５ｎｍ以上１０ｎｍ以下である。超格子ブロックのこの単位のＡｌＧａＮ層の厚さは、好ましくは超格子ブロックのこの単位のＡｌＮ層の厚さの２～１０倍である。超格子ブロックのこの単位のＡｌＧａＮ層のＡｌの含有量は、超格子ブロックのすぐ下にあるＡｌＧａＮ層のＡｌ含有量以下である。超格子ブロックは、第６の平均Ａｌ含有量ｕを有し、ｖ＜ｕ＜ｗである。超格子ブロックにより、積層基板の凸状の曲率を適度に大きくすることができる。
第３のひずみ蓄積層および／または超格子ブロックの有無とは関係なく、ＡｌＧａＮバッファの平均Ａｌ含有量は、好ましくは３０％以上である。加えて、ＡｌＧａＮバッファの厚さは、好ましくは１．０μｍ以上５μｍ以下である。
ＧａＮ層は、意図的にドープされておらず炭素濃度が好ましくは１×１０１８原子／ｃｍ３未満であり厚さが好ましくは５０ｎｍ以上５００ｎｍ以下である高純度ＧａＮ層であってもよい。
好ましくは、ＧａＮ層は、炭素を含有する絶縁ＧａＮバッファと上記高純度ＧａＮ層とを含む。絶縁ＧａＮバッファがある場合、高純度ＧａＮ層と絶縁ＧａＮバッファとが界面を形成し、絶縁ＧａＮバッファと、第２のひずみ保持ブロックまたは第３のひずみ蓄積層または超格子ブロックとが、界面を形成する。
絶縁ＧａＮバッファ内の炭素の濃度は、好ましくは１×１０１８原子／ｃｍ３以上１×１０２０原子／ｃｍ３以下である。絶縁ＧａＮバッファの厚さは、好ましくは５００ｎｍ以上２０００ｎｍ以下である。
ＧａＮ層の積層は、好ましくは、積層基板の曲率が凸状で５０ｋｍ－１以下であるときに、ある時点で開始される。
絶縁ＧａＮバッファの有無とは関係なく、ＧａＮ層の上面の二乗平均平方根（ＲＭＳ）粗さは、好ましくは、５μｍ×５μｍの原子間力顕微鏡（ＡＦＭ）スキャン領域上で０．５ｎｍ未満であり、ＧａＮ層の００２反射および１０２反射のＸ線回折（ＸＲＤ）ロッキングカーブの半値全幅（ＦＷＨＭ）は、それぞれ好ましくは６５０ａｒｃｓｅｃおよび１２００ａｒｃｓｅｃ未満である。
本発明に係るヘテロエピタキシャルウェハは、反りに関して優れた材料特性を有する。たとえば、厚さ４．５μｍのエピ層の場合、このエピ層にはクラックがなく（３ｍｍのエッジの除外を考慮）、ヘテロエピタキシャルウェハの反りは、｜５０｜μｍ未満である。
直径が少なくとも１５０ｍｍである（１１１）配向シリコン上における鉛直漏れ電流１ｍＡ／ｍｍ２に対して２．５ＭＶ／ｃｍを上回る高絶縁破壊電界であるため、本発明に係るヘテロエピタキシャルウェハを用いることにより、その上に６００Ｖ ＨＥＭＴ（高電子移動度トランジスタ）を構築できる。
そのためには、デバイス層をＧａＮ層の上に形成すればよい。デバイス層は、たとえば、ｐＧａＮ／ＡｌＧａＮ層またはＳｉＮ／ＡｌＧａＮ層またはＳｉＮ／ＡｌＧａＮ／ＡｌＮ層またはＧａＮ／ＡｌＧａＮ／ＡｌＮ層またはＧａＮ／ＡｌＧａＮ層またはＡｌＧａＮ層を、含み得る。
定義
積層基板は、基板および基板上に積層した少なくとも１つの層を意味する。
エピ層は、基板上に成長させた層の全部を意味する。
ＡｌＧａＮバッファは、ＡｌＮ核生成層よりも上に位置しかつＧａＮ層よりも下に位置する層の全部を意味する。
ヘテロエピタキシャルウェハは、基板と、ＡｌＮ核生成層と、ＡｌＧａＮバッファと、ＧａＮ層とを含む独立体を意味する。
層のＡｌ含有量または平均Ａｌ含有量は、存在するＩＩＩ族原子合計に対する存在するＡｌ原子の百分率として示すことができる。
曲率は、積層基板またはヘテロエピタキシャルウェハ各々の曲率半径の逆数を意味する。
反りは、基準面からウェハの中央面までの最大距離と最小距離との差を意味する。
本発明を図面を参照しながらさらに説明する。
ＩＩＩ族窒化物層の積層の熱条件下の湾曲したシリコン基板を示す図である。 本発明の好ましい実施形態に係る第１のひずみ保持ブロックの第１の連続層を概略的に示す図である。 図２が示している第１の連続層の成長中の積層基板の曲率Ｃとこれらの層の厚さｔｈとの間にどのような相関関係があるかを定性的に示す図である（実線）。 本発明の好ましい実施形態に係るヘテロエピタキシャルウェハの構造を概略的に示す図である。 図４に示されるエピ層の積層過程における時間ｔにわたる積層基板の曲率Ｃの推移を示す図である。 図４に従うヘテロエピタキシャルウェハに基づく、ＡｌＧａＮバッファの性能のばらつきを測定するために使用されるデバイスの構造を示す図である。 本発明に係るヘテロエピタキシャルウェハおよび比較例として使用されたヘテロエピタキシャルウェハから得られた絶縁破壊曲線を示す図である。
シリコン基板１は裏面から加熱される（図１）。加熱中、シリコン基板１の上面の温度Ｔ１はシリコン基板１の下面の温度Ｔ２よりも低い。この負の温度勾配ΔＴ（Ｔ１－Ｔ２）により、基板１が凹状になる、すなわち、ＩＩＩ族窒化物の積層の前に基板に負の曲率が生じ、この負の曲率は基板温度が高いほど大きい。
凹曲率であるか凸曲率であるかに関係なく、上面の温度は径方向位置に沿って変化し、積層条件も同様に変化する。結果として、上面に積層されたＩＩＩ族窒化物層の材料特性は、曲率の程度に応じて径方向に不均質になる。
本発明は、積層基板の過度の曲率を回避することによって層の材料特性を均質にし、同時に高絶縁破壊電界を可能にする。
図２は、本発明の好ましい実施形態に係る第１のひずみ保持ブロックの第１の連続層を概略的に示す。示されている第１の連続層は、ＡｌＮ層２０と、厚い一定組成ＡｌＧａＮ層３０と、連続勾配ＡｌＧａＮ層４０と、薄い一定組成ＡｌＧａＮ層５０とで構成されている。
この構造故に、この第１のひずみ保持ブロックの第２の平均Ａｌ含有量ｙは、ＡｌＮ層２０および厚い一定組成ＡｌＧａＮ層３０のＡｌ含有量によって左右され、したがって比較的高い。その結果、高絶縁破壊電界が得られ、ＧａＮ層内の内部応力の低減が促進され、一定組成ＡｌＧａＮ層３０の熱膨張率はシリコン基板の熱膨張率により近い状態に保たれる。
図３は、図２が示している第１の連続層の成長中の積層基板の曲率（curvature）Ｃとこれらの層の厚さ（thickness）ｔｈとの間にどのような相関関係があるかを定性的に示す（実線）。比較のために、連続勾配ＡｌＧａＮ層４０を省いた。そうすると、積層基板と同じ曲率を得るためには（点線）、厚いＡｌＧａＮ層３０のＡｌ含有量を低減するまたはＡｌＮ層２０の厚さを低減することが可能であった。しかしながら、そうすると、ＡｌＧａＮバッファの絶縁破壊電圧が低下し、漏れ電流が増加した。
図４は、本発明の好ましい実施形態に係る、デバイス層をさらに含むヘテロエピタキシャルウェハの構造を概略的に示す。図４に従うヘテロエピタキシャルウェハは、シリコン基板１と、ＡｌＮ核生成層２と、第１のひずみ蓄積層３と、第１のひずみ保持ブロック４と、第２のひずみ蓄積層５と、第２のひずみ保持ブロック６と、第３のひずみ蓄積層７と、超格子ブロック８と、ＧａＮ層９と、デバイス層１０とで構成されている。
図４に従うヘテロエピタキシャルウェハは、たとえば以下の構造を有し得る。
シリコン基板１は、直径１５０ｍｍ、厚さ６７５μｍの（１１１）配向シリコン単結晶ウェハであり、
ＡｌＮ核生成層２の厚さは２００ｎｍであり、
第１のひずみ蓄積層３は、厚さｉ ｎｍのＡｌｚＧａ１－ｚＮ層であり、
第１のひずみ保持ブロック４は、第１の連続層の３０の繰り返し単位からなり、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層、厚さｋ ｎｍ（ｋ＞ｊ）のＡｌａＧａ１－ａＮ層、Ａｌ含有量がａ％からｂ％に減少する厚さｌ ｎｍ（ｌ＜ｋ）の連続勾配ＡｌＧａＮ層、および、厚さｍ ｎｍ（ｍ＞ｌ）のＡｌｂＧａ１－ｂＮ層であり、１単位の平均Ａｌ含有量はｙであり、ｙ＞ｚであり、
第２のひずみ蓄積層５は、厚さｎ ｎｍのＡｌｘＧａ１－ｘＮ（ｘ＜ｙ）層であり、
第２のひずみ保持ブロック６は、第２の連続層の４０の繰り返し単位からなり、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層および厚さｐ ｎｍのＡｌｃＧａ１－ｃＮ（ｃ＜ｂ）層であり、１単位の平均Ａｌ含有量はｗであり、ｗ＞ｘおよびｗ＜ｙであり、
第３のひずみ蓄積層７は、厚さｑ ｎｍのＡｌｖＧａ１－ｖＮ（ｖ＜ｗ）層であり、
超格子ブロック８は、層の２５の繰り返し単位からなり、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層および厚さｒ ｎｍのＡｌｄＧａ１－ｄＮ（ｄ＜ｃ）層であり、１単位の平均Ａｌ含有量はｕであり、ｕ＞ｖおよびｕ＜ｗであり、
ＧａＮ層９は、炭素濃度４×１０１９原子／ｃｍ３、厚さ１０００ｎｍの、炭素がドープされたＧａＮ層９ａと、厚さ４００ｎｍの非意図的にドープされたＧａＮ層９ｂとで構成され、
デバイス層１０は、Ａｌ含有量２５％、厚さ２５ｎｍのＡｌＧａＮバリア層１０ｂと、ｉｎ－ｓｉｔｕ ＳｉＮパシベーション層１０ｂとで構成されている。
原則として、ｐドープＡｌＧａＮ（Ａｌ含有量は０～３０％の範囲）をＡｌＧａＮバリア層１０ａの上に積層することにより、ｅモードＨＥＭＴデバイスを作ることができる。
図４に従う構造を有し上記組成を有するヘテロエピタキシャルウェハを、本発明に従い米国のVeeco Instruments社から市販されているＭＯＣＶＤツール内で製造することができ、積層基板の曲率を層の成長中にモニタリングした。
図５は、シリコン基板上にエピ層を積層する過程における時間ｔにわたる積層基板の曲率Ｃの推移を示し、０は、凹（負）変形と凸（正）変形との間の境界線を表す。
ＡｌＧａＮバッファの性能のばらつきを、S. Stoffels他によって記述された方法論（The physical mechanism of dispersion caused by AlGaN/GaN buffers on Si and optimization for low dispersion, 2015 IEEE International Electron Devices Meeting (IEDM), 2015, p. 35.4.1-35.4.4）を用いて測定した。図６に示されるように金属パッド１１を１０μｍの間隔を置いて積層し、２ＤＥＧ（２次元電子ガス（two-dimensional electron gas））抵抗を測定した。－６００Ｖの電圧（Ｖｓｔｒｅｓｓ）を電気応力としてＳｉ基板の裏面に１０秒印加した（応力段）。次に、応力を取り除きセンシング電圧１Ｖを２ＤＥＧ抵抗器に対して印加した（リカバリ段）。応力段とリカバリ段との間の切り替え遅延は１ｍｓであった。応力を取り除いた後で測定した値に対する応力なしのデバイスの初期２ＤＥＧ抵抗の比率は、ほぼ１であった。したがって、２ＤＥＧ導電率には変化がなく、ＡｌＧａＮバッファによって生じたばらつきはほぼ０％であった。加えて、ヴァン・デル・パウ（Van der Pauw）ホール測定を図６に示される装置に対して室温で実行したところ、以下の結果、すなわちシート抵抗４２５Ω／ｓｑ、キャリア密度９．７６×１０１２ｃｍ－２およびキャリア移動度１４６６ｃｍ２／Ｖｓが得られた。
次に、絶縁破壊性能を調べた。そのために、第３のひずみ蓄積層７、ＡｌＧａＮバリア層１０ａ、ＳｉＮパシベーション層１０ｂおよび金属パッド１１以外図４に従うＡｌＧａＮバッファ構造を有するさらなるヘテロエピタキシャルウェハを作成した。
このヘテロエピタキシャルウェハは以下の構造を有していた。
基板１として、直径１５０ｍｍ、厚さ６７５μｍの（１１１）配向シリコン単結晶ウェハ、
厚さ２００ｎｍのＡｌＮ核生成層２、
第１のひずみ蓄積層３、すなわち厚さｉ ｎｍのＡｌｚＧａ１－ｚＮ層、
第１のひずみ保持ブロック４、すなわち２５の繰り返し単位の第１の連続層であって、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層、厚さｋ ｎｍのＡｌａＧａ１－ａＮ層、厚さがｌ ｎｍでありＡｌ含有量がａ％からｂ％に減少する連続勾配ＡｌＧａＮ層、および厚さｍ ｎｍのＡｌｂＧａ１－ｂＮ層であり、
第２のひずみ蓄積層５、すなわち厚さｎ ｎｍのＡｌｘＧａ１－ｘＮ層、
第２のひずみ保持ブロック６、すなわち３６の繰り返し単位の第２の連続層であって、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層および厚さｐ ｎｍのＡｌｃＧａ１－ｃＮ層であり、
４１の繰り返し単位の層を有する超格子ブロック８であって、１単位内の層は、シリコン基板側から順に、厚さｊ ｎｍのＡｌＮ層および厚さｒ ｎｍのＡｌｄＧａ１－ｄＮ層、
炭素濃度４×１０１９原子／ｃｍ３、厚さ１０００ｎｍの、炭素がドープされたＧａＮ層９ａ、ならびに、
厚さ３００ｎｍの非意図的にドープされたＧａＮ層９ｂである。
エピ層の合計厚さは４．５μｍであった（２００ｎｍのＡｌＮ層２、１８００ｎｍの層３、４、５、および６、１２００ｎｍの超格子ブロック８、１０００ｎｍの炭素がドープされたＧａＮ層９ａ、ならびに３００ｎｍの非意図的にドープされたＧａＮ層９ｂ）。
比較のために、本発明を表していないヘテロエピタキシャルウェハを成長させた。これと先のヘテロエピタキシャルウェハとの相違は、省略した第１および第２のひずみ保持ブロック４および６に関する相違のみであった。第１および第２のひずみ保持ブロック４および６を補償するために、超格子ブロック８の厚みを大きくした。エピ層の合計厚さは４．５μｍであった（２００ｎｍのＡｌＮ層２、１００ｎｍのＡｌＧａＮ層３、２９００ｎｍの超格子ブロック８、１０００ｎｍの炭素がドープされたＧａＮ層９ａ、および３００ｎｍの非意図的にドープされたＧａＮ層９ｂ）。
図７は、５００μｍ×５００μｍのコンタクトパッドをＧａＮ層の上およびシリコン基板の下に設けた後の、本発明に係る先のヘテロエピタキシャルウェハおよび比較例として使用されたヘテロエピタキシャルウェハから得られた絶縁破壊曲線を示す。示されている曲線は、鉛直バイアス電圧（vertical bias voltage）ｖｂｖに対する鉛直漏れ電流（vertical leakage current）ｖｌｃを表す。上側の曲線（ｕｃ）は先のヘテロエピタキシャルウェハから得られたものであり、下側の曲線（ｌｃ）は比較例としてのヘテロエピタキシャルウェハから得られたものである。
６００Ｖのバイアスで、先のヘテロエピタキシャルウェハから得られた漏れ電流は、比較例として使用したヘテロエピタキシャルウェハから得られた漏れ電流よりも一桁小さかった。先のヘテロエピタキシャルウェハでは、１５００ＶまではＡｌＧａＮバッファの強力な絶縁破壊は生じなかった。
使用する参照番号のリスト
１ シリコン基板
２ ＡｌＮ核生成層
３ 第１のひずみ蓄積層
４ 第１のひずみ保持ブロック
５ 第２のひずみ蓄積層
６ 第２のひずみ保持ブロック
７ 第３のひずみ蓄積層
８ 超格子ブロック
９ ＧａＮ層
９ａ 炭素がドープされたＧａＮ層
９ｂ 非意図的にドープされたＧａＮ層
１０ デバイス層
１０ａ ＡｌＧａＮバリア層
１０ｂ ＳｉＮパシベーション層
１１ 金属パッド
２０ ＡｌＮ層
３０ 一定組成ＡｌＧａＮ層
４０ 連続勾配ＡｌＧａＮ層
５０ 薄い一定組成ＡｌＧａＮ層

Claims (14)

  1. ヘテロエピタキシャルウェハであって、以下の順序で、
    直径および厚さを有するシリコン基板と、
    ＡｌＮ核生成層と、
    第１の平均Ａｌ含有量ｚを有するＡｌｚＧａ１-ｚＮ層である第１のひずみ蓄積層とを備え、０＜ｚであり、さらに、
    ５単位以上５０単位以下の第１の連続層を含む第１のひずみ保持ブロックを備え、前記第１の連続層はＡｌＮ層と少なくとも２つのＡｌＧａＮ層とを含み、前記第１のひずみ保持ブロックは第２の平均Ａｌ含有量ｙを有し、ｙ＞ｚであり、さらに、
    第３の平均Ａｌ含有量ｘを有するＡｌｘＧａ１-ｘＮ層である第２のひずみ蓄積層を備え、０≦ｘ＜ｙであり、
    ５単位以上５０単位以下の第２の連続層を含む第２のひずみ保持ブロックを備え、前記第２の連続層はＡｌＮ層と少なくとも１つのＡｌＧａＮ層とを含み、前記第２のひずみ保持ブロックは第４の平均Ａｌ含有量ｗを有し、ｘ＜ｗ＜ｙであり、さらに、
    ＧａＮ層を備え、前記ＡｌＮ核生成層と前記ＧａＮ層との間の前記層はＡｌＧａＮバッファを形成する、ヘテロエピタキシャルウェハ。
  2. 前記ＡｌＧａＮバッファの厚さは１．０μｍ以上５μｍ以下である、請求項１に記載のヘテロエピタキシャルウェハ。
  3. 前記ＡｌＧａＮバッファの平均Ａｌ含有量は３０％以上である、請求項１または２に記載のヘテロエピタキシャルウェハ。
  4. 前記ＡｌＧａＮバッファは、第５の平均Ａｌ含有量ｖを有するＡｌｖＧａ１-ｖＮ層である第３のひずみ蓄積層をさらに含み、０≦ｖ＜ｗである、請求項１～３のいずれか１項に記載のヘテロエピタキシャルウェハ。
  5. 前記ＡｌＧａＮバッファは超格子ブロックをさらに含み、前記超格子ブロックは第６の平均Ａｌ含有量ｕを有し、ｕ＞ｖおよびｕ＜ｗである、請求項１～４のいずれか１項に記載のヘテロエピタキシャルウェハ。
  6. 前記基板の前記直径および前記厚さは、それぞれ１５０ｍｍおよび１０００μｍ以下である、またはそれぞれ２００ｍｍおよび１２００μｍ以下である、またはそれぞれ３００ｍｍおよび１５００μｍ以下である、請求項１～５のいずれか１項に記載のヘテロエピタキシャルウェハ。
  7. 前記ＡｌＧａＮバッファの絶縁破壊強度は２．５ＭＶ／ｃｍ以上である、請求項１～６のいずれかに記載のヘテロエピタキシャルウェハ。
  8. 前記シリコン基板は、シリコン単結晶ウェハ、ＳＯＩウェハ、またはシリコン単結晶トップ層を有する積層ウェハである、請求項１～７のいずれかに記載のヘテロエピタキシャルウェハ。
  9. ヘテロエピタキシャルウェハの製造方法であって、前記方法はステップを以下の順序で含み、前記ステップは、
    直径および厚さを有するシリコン基板を与え前記シリコン基板の上に複数の層を積層することにより積層基板を形成するステップを含み、前記ステップは、
    前記シリコン基板の上にＡｌＮ核生成層を積層するステップと、
    前記ＡｌＮ核生成層の上に、第１の平均Ａｌ含有量ｚを有するＡｌｚＧａ１-ｚＮ層である第１のひずみ蓄積層を積層するステップとを含み、０＜ｚであり、さらに、
    前記第１のひずみ蓄積層の上に、５単位以上５０単位以下の第１の連続層を含む第１のひずみ保持ブロックを積層するステップを含み、前記第１の連続層はＡｌＮ層と少なくとも２つのＡｌＧａＮ層とを含み、前記第１のひずみ保持ブロックは第２の平均Ａｌ含有量ｙを有し、ｙ＞ｚであり、さらに、
    前記第１のひずみ保持ブロックの上に、第３の平均Ａｌ含有量ｘを有するＡｌｘＧａ１-ｘＮ層である第２のひずみ蓄積層を積層するステップを含み、０≦ｘ＜ｙであり、
    前記第２のひずみ蓄積層の上に、５単位以上５０単位以下の第２の連続層を含む第２のひずみ保持ブロックを積層するステップを含み、前記第２の連続層はＡｌＮ層と少なくとも１つのＡｌＧａＮ層とを含み、前記第２のひずみ保持ブロックは第４の平均Ａｌ含有量ｗを有し、ｘ＜ｗ＜ｙであり、さらに、
    前記第２のひずみ保持ブロックの上にＧａＮ層を積層するステップを含む、ヘテロエピタキシャルウェハの製造方法。
  10. 前記積層基板の曲率が凹状曲率であるときにある時点で前記第１のひずみ保持ブロックを積層するステップを実行すること、および、前記積層基板の曲率が凸状曲率であるときにある時点で前記第２のひずみ保持ブロックを積層するステップを実行することとを含む、請求項９に記載の方法。
  11. 前記第１のひずみ保持ブロックの積層中に前記積層基板の曲率を増大するステップと、ΔＣ／Δｔｈの値が－５ｋｍ－１／μｍ未満になったときに前記第１のひずみ保持ブロックの成長を止めるステップとを含み、ΔＣ／Δｔｈは、厚さの変化Δｔｈに対する曲率の変化ΔＣを表す、請求項９または１０に記載の方法。
  12. ΔＣ／Δｔｈの値が－１ｋｍ－１／μｍ未満になったときに前記第２のひずみ保持ブロックの成長を止めるステップを含み、ΔＣ／Δｔｈは、厚さの変化Δｔｈに対する曲率の変化ΔＣを表す、請求項９～１１のいずれかに記載の方法。
  13. 前記積層基板の曲率が凸状曲率であり５０ｋｍ－１以下であるときにある時点で前記ＧａＮ層の積層を開始するステップを含む、請求項９～１２のいずれかに記載の方法。
  14. 与えられた前記シリコン基板は、１５０ｍｍの直径および１０００μｍ以下の厚さ、または２００ｍｍの直径および１２００μｍ以下の厚さ、または３００ｍｍの直径および１５００μｍ以下の厚さを有する、請求項９～１３のいずれかに記載の方法。
JP2020512014A 2017-08-28 2018-08-16 ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 Active JP6995979B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17188124.6A EP3451364B1 (en) 2017-08-28 2017-08-28 Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
EP17188124.6 2017-08-28
PCT/EP2018/072229 WO2019042782A1 (en) 2017-08-28 2018-08-16 HETEROSEPITAXIAL TRENCH AND PROCESS FOR PRODUCING HETEROEPITATIVE TRENCH

Publications (2)

Publication Number Publication Date
JP2020532139A JP2020532139A (ja) 2020-11-05
JP6995979B2 true JP6995979B2 (ja) 2022-01-17

Family

ID=59738209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020512014A Active JP6995979B2 (ja) 2017-08-28 2018-08-16 ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法

Country Status (8)

Country Link
US (1) US11869942B2 (ja)
EP (1) EP3451364B1 (ja)
JP (1) JP6995979B2 (ja)
KR (1) KR102321952B1 (ja)
CN (1) CN111052307B (ja)
SG (1) SG11202001447TA (ja)
TW (1) TWI678727B (ja)
WO (1) WO2019042782A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
JP7378562B2 (ja) * 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012160608A (ja) 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP2014057020A (ja) 2012-09-14 2014-03-27 Oki Electric Ind Co Ltd 窒化物半導体装置及びその作製条件特定方法
JP2014222730A (ja) 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
SG124417A1 (en) 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
EP1875523B1 (de) * 2006-02-23 2010-09-29 Azzurro Semiconductors AG Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
WO2011016304A1 (ja) 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
KR101358633B1 (ko) 2009-11-04 2014-02-04 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 에피택셜 적층 기판
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
FR2977260B1 (fr) * 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
KR101813717B1 (ko) * 2012-01-04 2017-12-29 삼성전자주식회사 질화물 반도체 발광소자
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
WO2013125126A1 (ja) * 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5425284B1 (ja) * 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR102188493B1 (ko) * 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
US9112077B1 (en) * 2014-04-28 2015-08-18 Industrial Technology Research Institute Semiconductor structure
JP6180401B2 (ja) 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US9806183B2 (en) 2015-11-30 2017-10-31 Veeco Instruments, Inc. Stress control on thin silicon substrates
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
CN106098749A (zh) * 2016-06-30 2016-11-09 中国电子科技集团公司第五十五研究所 一种硅衬底上AlGaN/GaN异质结构及其生长方法
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
TWI631668B (zh) * 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012160608A (ja) 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP2014057020A (ja) 2012-09-14 2014-03-27 Oki Electric Ind Co Ltd 窒化物半導体装置及びその作製条件特定方法
JP2014222730A (ja) 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ

Also Published As

Publication number Publication date
CN111052307B (zh) 2023-10-03
WO2019042782A1 (en) 2019-03-07
JP2020532139A (ja) 2020-11-05
EP3451364A1 (en) 2019-03-06
SG11202001447TA (en) 2020-03-30
KR20200039007A (ko) 2020-04-14
TW201913740A (zh) 2019-04-01
EP3451364B1 (en) 2020-02-26
US11869942B2 (en) 2024-01-09
KR102321952B1 (ko) 2021-11-03
CN111052307A (zh) 2020-04-21
TWI678727B (zh) 2019-12-01
US20200203485A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP4677499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
JP6995979B2 (ja) ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
JP2017529692A (ja) バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2013080776A (ja) 窒化物半導体基板
TW202013433A (zh) Iii-n半導體結構及形成iii-n半導體結構的方法
TW201923846A (zh) 用於iii-n半導體通道裝置的半導體結構的形成方法
CN112242435B (zh) 半导体外延结构及其形成方法
JP5622499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP2014240340A (ja) 基板、基板の製造方法、及び電子装置
KR102372451B1 (ko) 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6163024B2 (ja) 基板の製造方法
JP2009038395A (ja) 窒化物半導体成長用基板
US9401420B2 (en) Semiconductor device
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
JP6205497B2 (ja) 窒化物半導体の製造方法
JP2014216474A (ja) 窒化物半導体基板
CN116247092A (zh) 高电子迁移率晶体管元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6995979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150