JP6909128B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP6909128B2 JP6909128B2 JP2017209614A JP2017209614A JP6909128B2 JP 6909128 B2 JP6909128 B2 JP 6909128B2 JP 2017209614 A JP2017209614 A JP 2017209614A JP 2017209614 A JP2017209614 A JP 2017209614A JP 6909128 B2 JP6909128 B2 JP 6909128B2
- Authority
- JP
- Japan
- Prior art keywords
- reconstruction
- unit
- logic circuit
- area
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005856 abnormality Effects 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 32
- 238000005259 measurement Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 29
- 238000012544 monitoring process Methods 0.000 description 16
- 238000003745 diagnosis Methods 0.000 description 15
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Description
以下、図1〜図4を参照して、本発明に係る電子制御装置の第1の実施の形態を説明する。
(1)電子制御装置1は、複数の論理回路を構成可能な再構成領域5と、再構成領域5に構成する論理回路を次々に決定し、決定した論理回路の名称を出力する制御処理部3と、制御処理部3が出力する論理回路の名称を一時的に格納する命令記憶部6と、命令記憶部6に格納された名称の論理回路を書き込む再構成領域5における分割領域を決定する再構成スケジューラ部7と、再構成スケジューラ部7が決定した分割領域に論理回路を構成する再構成制御部4とを備える。そのため、再構成する論理回路情報の書き込み領域を変更することができる。
上述した第1の実施の形態では、電子制御装置1を構成する制御処理部3、再構成制御部4、再構成領域5、命令記憶部6、再構成スケジューラ部7、およびバス制御部8の全てがFPGAに構成されるとした。しかし再構成領域5以外はFPGA以外のハードウエアにより実現されてもよい。たとえば電子制御装置1がFPGA以外にCPU、ROM、およびRAMを備え、CPUがROMに格納されるプログラムをRAMに展開して実行することにより、制御処理部3、再構成制御部4、再構成スケジューラ部7、およびバス制御部8の少なくとも1つを実現してもよい。命令記憶部6はRAMにより実現されてもよい。また制御処理部3、再構成制御部4、再構成スケジューラ部7、およびバス制御部8の少なくとも1つは、ASICにより構成されてもよい。
論理回路情報記憶部2は記憶領域と回路情報制御部から構成され、電子制御装置1が出力する論理回路の名称に基づき記憶領域の適切な領域からその論理回路の論理回路情報を読み出してもよい。この場合は電子制御装置1の回路テーブル48には論理回路情報記憶部2におけるアドレスが記載されていなくてもよい。
上述した第1の実施の形態では電子制御装置1が設置される場所を特に説明しなかったが、電子制御装置1は車両に搭載されてもよいし机上で使用されてもよい。
上述した第1の実施の形態では、再構成スケジューラ部7は図4のS204において前回の書き込みが最も新しい分割領域を選択してもよい。
図5〜図6を参照して、電子制御装置1の第2の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、電子制御装置が車両に搭載され、状態監視部を備える点で、第1の実施の形態と異なる。
(2)電子制御装置1は、内部状態または外部状態の条件およびその条件に対応する論理回路の名称を示す対応表11aを記憶する記憶領域と、電子制御装置1の外部から信号を受信し、受信した信号に基づき条件に合致すると判断すると、対応する回路指定情報を再構成スケジューラ部に出力する状態監視部11とを備える。再構成スケジューラ部7は、状態監視部が出力する回路指定情報が示す論理回路を再構成領域5に優先して残す。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は状態監視部11から論理回路の名称を受信すると、その名称の論理回路、すなわち優先論理回路が今後は頻繁に使用されると判断して優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
図7〜図8を参照して、電子制御装置の第3の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、再構成領域に構成される論理回路の統計情報を作成する命令キャッシュ部を備える点で、第1の実施の形態と異なる。
図8は、第3の実施の形態の動作例を示す図である。図8(a)は制御処理部3が出力する論理回路の名称を時系列順に示す図であり、図8(b)は再構成領域5に作成される論理回路を示す図であり、図8(c)は命令キャッシュ部21のカウント結果を示す図である。ただしここでは、再構成領域5の分割数nは2、すなわちP1とP2のみが存在する。なお図8(b)の丸囲みの数字は、論理回路を書き換えた回数を示している。図8()に示すように、制御処理部3が出力した論理回路の名称の順番は、f0、f1、f2、f0、f3、f4、f0、f5である。また論理回路f0は分割領域P1のみに作成可能であり、他の論理回路はいずれの分割領域にも作成可能である。
(4)命令キャッシュ部21は、命令記憶部6に格納される論理回路の名称を参照して統計情報を作成する。再構成スケジューラ部7は、統計情報に基づき論理回路を作成する再構成領域5の分割領域を決定し、論理回路の名称および論理回路を作成する再構成領域5の分割領域を再構成制御部4に出力する。そのため電子制御装置1は、再構成領域5に作成される論理回路の統計に基づき論理回路を作成する領域を決定することができる。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は高頻度回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
図9〜図10を参照して、電子制御装置の第4の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、命令記憶部6を先読みして統計情報を作成する点で、第1の実施の形態と異なる。
図10は、第4の実施の形態の動作例を示す図である。図10(a)は制御処理部3が出力する論理回路の名称を時系列順に示す図であり、図10(b)は再構成領域5に作成される論理回路を示す図である。なお図10(a)は図8(a)と同一であり、図10(b)の比較例は図8(b)の比較例と同一である。そのためここでは図8(b)の右に示す第4の実施の形態の手法を適用した場合のみ説明する。第4の実施の形態では、先読み部31が図10(a)に示す全ての論理回路の名称を取得し、統計情報、すなわち出現頻度を算出している。したがって先読み部31は論理回路f0が高頻度回路であることを事前に再構成スケジューラ部7に伝達している。
(6)先読み部31は、命令記憶部6に格納される回路指定情報であって再構成スケジューラ部7が再構成制御部4に出力していない回路指定情報に基づき統計情報を作成する。そのため、これから作成する論理回路の統計情報に基づき、より効率よく論理回路を配置できる。これにより、論理回路の再構成の回数をより削減することができる。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は高頻度回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
図11〜図12を参照して、電子制御装置の第5の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、構成した論理回路を診断する点で、第1の実施の形態と異なる。なお本実施の形態では、再構成スケジューラ部7は再構成診断部41にも論理回路の名称およびその論理回路を作成する分割領域の名称を出力する。
(7)電子制御装置1は、再構成領域5に作成された論理回路を診断する再構成診断部41を備える。再構成スケジューラ部7は、再構成診断部41が再構成領域におけるある領域に構成された論理回路の異常を検出すると、異常が検出された論理回路をその領域とは異なる領域に作成させる指令を再構成制御部4に出力する。そのため作成した論理回路の異常を検出し、改めて論理回路を構成することができる。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は、再構成診断部41が再構成領域におけるある領域に構成された論理回路の異常を検出すると、異常が検出された論理回路をその領域とは異なる領域に作成させる指令を再構成制御部4に出力すればよく、それ以外はどのような動作を行ってもよい。
図13を参照して、電子制御装置1の第6の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、消費電力に着目する点で、第1の実施の形態と異なる。
(8)電子制御装置1は、再構成領域5に構成された論理回路の消費電力を計測する消費電力計測部51と、消費電力計測部51が測定する消費電力が予め定めた閾値を超えたと判断すると、異常の発生を再構成スケジューラ部7に伝達する異常判断部52とを備える。再構成スケジューラ部7は、異常判断部52から異常の発生が伝達されると、車両を安全に停車させる縮退機能を有する論理回路を再構成領域5に優先して残す。そのため、消費電力の異常を検出して縮退機能の必要性を予測し、制御処理部3が縮退機能の実行を指示すると迅速に縮退機能を実行できる。
再構成スケジューラ部7は、異常判断部52から異常を伝達されると、命令記憶部6に縮退回路が格納されていなくても再構成制御部4に縮退回路の書き込みを指示してもよい。本変形例によれば、制御処理部3が初回に縮退機能を実行する際にも、すでに縮退回路が構成されているので迅速に実行することができる。
縮退機能は、複数の論理回路により実現されてもよい。すなわち再構成スケジューラ部7は、異常判断部52から異常を伝達されると、縮退機能を構成する複数の論理回路を再構成領域5に優先して残してもよい。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち再構成スケジューラ部7は異常判断部52から異常発生を伝達されると、車両を安全に停止する機能を有する縮退回路を優先的に扱えばよく、それ以外はどのような動作を行ってもよい。
図14〜図15を参照して、電子制御装置1の第7の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、論理回路の再構成において重複する情報を書き換えない点で、第1の実施の形態と異なる。
(9)電子制御装置1は、論理回路ごとの重複する領域を示す重複情報61が格納される重複情報格納部を備える。再構成制御部4は、再構成領域において論理回路Aを論理回路Bに書き換える際に、重複情報61を参照し、論理回路Aと論理回路Bの重複する領域を除いて書き換えを行う。そのため電子制御装置1は、論理回路の構成時間を短縮することができる。
重複情報61は、電子制御装置1に内蔵されなくてもよい。すなわち重複情報61は、電子制御装置1の外部の記憶部、たとえば論理回路情報記憶部2に格納され、必要に応じて電子制御装置1から読み出されてもよい。
再構成スケジューラ部7は、第1の実施の形態において説明した動作を行わなくてもよい。すなわち本実施の形態において再構成スケジューラ部7の動作アルゴリズムは任意である。
図16〜図17を参照して、電子制御装置1の第8の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、電子制御装置1が搭載される環境を特定している点で、第1の実施の形態と異なる。
2…論理回路情報記憶部
3…制御処理部
4…再構成制御部
5…再構成領域
6…命令記憶部
7…再構成スケジューラ部
11…状態監視部
12…センサ群
21…命令キャッシュ部
31…命令先読み部
41…再構成診断部
43…アドレス決定部
44…制御部
45…格納メモリ
46…CRC演算部
47…エラー検出部
48…回路テーブル
51…消費電力計測部
52…異常判断部
61…重複情報
Claims (1)
- 車両に搭載される電子制御装置であって、
複数の論理回路を構成可能な再構成領域と、
前記再構成領域に構成する論理回路を次々に決定し、決定した論理回路を示す回路指定情報を出力する制御処理部と、
前記制御処理部が出力する前記回路指定情報を一時的に格納する命令記憶部と、
前記命令記憶部に格納された前記回路指定情報が示す論理回路を書き込む前記再構成領域における領域を決定する再構成スケジューラ部と、
前記再構成スケジューラ部が決定した領域に論理回路を構成する再構成制御部とを備え、
前記電子制御装置の消費電力を計測する消費電力計測部と、
前記消費電力計測部が測定する消費電力が予め定めた閾値を超えると判断すると異常の発生を前記再構成スケジューラ部に伝達する異常判断部とをさらに備え、
前記再構成スケジューラ部は、前記異常判断部から異常の発生が伝達されると、前記車両を安全に停車させる縮退機能を有する論理回路を前記再構成領域に優先して残す、電子制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017209614A JP6909128B2 (ja) | 2017-10-30 | 2017-10-30 | 電子制御装置 |
PCT/JP2018/037988 WO2019087728A1 (ja) | 2017-10-30 | 2018-10-11 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017209614A JP6909128B2 (ja) | 2017-10-30 | 2017-10-30 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019083404A JP2019083404A (ja) | 2019-05-30 |
JP6909128B2 true JP6909128B2 (ja) | 2021-07-28 |
Family
ID=66333115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017209614A Active JP6909128B2 (ja) | 2017-10-30 | 2017-10-30 | 電子制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6909128B2 (ja) |
WO (1) | WO2019087728A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3558119B2 (ja) * | 1999-08-09 | 2004-08-25 | 富士ゼロックス株式会社 | 情報処理システム、プログラマブル論理回路の回路情報形成方法、プログラマブル論理回路の再構成方法 |
JP3636986B2 (ja) * | 2000-12-06 | 2005-04-06 | 松下電器産業株式会社 | 半導体集積回路 |
DE102005010477A1 (de) * | 2005-03-04 | 2006-09-07 | Daimlerchrysler Ag | Vorrichtung und Verfahren zur Abarbeitung priorisierter Steuerungsprozesse |
JP4815141B2 (ja) * | 2005-03-29 | 2011-11-16 | 富士通株式会社 | 回路異常動作検出システム |
JP2007237913A (ja) * | 2006-03-08 | 2007-09-20 | Toyota Infotechnology Center Co Ltd | 車載装置制御システムおよび車両 |
JP2015106594A (ja) * | 2013-11-28 | 2015-06-08 | 富士通株式会社 | 診断装置、診断装置の制御方法、および診断装置の制御プログラム |
-
2017
- 2017-10-30 JP JP2017209614A patent/JP6909128B2/ja active Active
-
2018
- 2018-10-11 WO PCT/JP2018/037988 patent/WO2019087728A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019087728A1 (ja) | 2019-05-09 |
JP2019083404A (ja) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7416731B2 (ja) | 車載制御ユニット、fpgaベースの車両自動運転方法及び装置 | |
KR102263955B1 (ko) | 적어도 부분 자율 자동차용 제어 시스템의 구성 | |
JP6865572B2 (ja) | 自動車のリスクベースの制御 | |
US11318929B2 (en) | Electronic control apparatus, electronic control system, and electronic control method | |
KR101131344B1 (ko) | 메커트로닉스 시스템의 모델에 기초한 진단 방법 | |
JP2018060268A (ja) | 認識装置および学習システム | |
JP2020097352A (ja) | 電子制御装置および車載システム | |
US20210146953A1 (en) | Electronic Control Unit | |
JPWO2022024208A5 (ja) | ||
WO2020105408A1 (ja) | 車両制御装置及び車両制御方法 | |
CN103729282B (zh) | 一种用于从多个并联cpu追踪数据写入信号的方法和*** | |
JP7221070B2 (ja) | 電子制御装置、制御方法 | |
JP6909128B2 (ja) | 電子制御装置 | |
US11878704B2 (en) | Electronic control device and control method | |
JP7026208B2 (ja) | 地図提供装置 | |
JP6873864B2 (ja) | 記憶制御装置、記憶装置および書き込み制御方法 | |
JP6463567B1 (ja) | 制御プランニング装置、ロボット群システムおよび制御プランニング方法 | |
JP6639552B2 (ja) | フェールセーフ制御装置及びフェールセーフ制御方法 | |
JP7202134B2 (ja) | 制御システム | |
JP2018106458A (ja) | メモリ診断装置、車両制御装置、メモリ診断方法および車両制御方法 | |
WO2020059347A1 (ja) | 電子制御装置 | |
CN113715752A (zh) | 车辆传感器数据的处理方法和*** | |
US11845452B2 (en) | Electronic control device and parallel processing method | |
JP7421634B2 (ja) | 制御装置及び方法 | |
JP7289720B2 (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6909128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |