JP6841291B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6841291B2 JP6841291B2 JP2019028757A JP2019028757A JP6841291B2 JP 6841291 B2 JP6841291 B2 JP 6841291B2 JP 2019028757 A JP2019028757 A JP 2019028757A JP 2019028757 A JP2019028757 A JP 2019028757A JP 6841291 B2 JP6841291 B2 JP 6841291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- semiconductor device
- terminal
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 173
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 72
- 238000003860 storage Methods 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 238000000465 moulding Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000007789 sealing Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229940018489 pronto Drugs 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Combinations Of Printed Boards (AREA)
Description
[第1の実施の形態]
まず、第1の実施の形態の半導体装置について、図1を用いて説明する。
半導体装置100は、ケース110と、ケース110の収納部112a,112b,112cにそれぞれ収納された積層基板140とを含む。
ここで、半導体装置100の製造方法について、図2を用いて説明する。
[ステップS11] プリント基板119a,119b及び端子ブロック120,130を用意する(ステップS11a)。また、積層基板140を用意する(ステップS11b)。ステップS11aにおいて、端子ブロック120,130の制御端子121,131は、それぞれプリント基板119a,119bに圧入され、プリント基板119a,119bを端子ブロック120,130の下面側に保持する。
図3は、第1の実施の形態の半導体装置の絶縁基板に部品搭載した斜視図である。
積層基板140は、絶縁基板141の下面に銅等により構成された放熱板(図示を省略)と、絶縁基板141の上面に銅箔等により構成された回路板142a,142bとがそれぞれ配置されている。
図4は、第1の実施の形態の半導体装置の端子ブロックの斜視図であり、図5は、第1の実施の形態の半導体装置の端子ブロックの他の例の斜視図である。
[ステップS12] 端子ブロック120,130が配置されたプリント基板119a,119b、配線端子116,117,118、P端子113a,113b,113c、N端子114a,114b,114c、U端子115a、V端子115b、W端子115c等を一体成形により樹脂を用いてケース110を形成する。
図9は、第1の実施の形態の半導体装置のケースの平面図であり、図10は、第1の実施の形態の半導体装置のケースの裏面図である。
図8は、第1の実施の形態の半導体装置のプロント基板及び積層基板の要部断面図である。
なお、各制御電極がプリント基板119aに沿って整列する様、半導体チップ144a,144b,144cを配置するとよい。半導体チップ146a,146b,146cについても同様である。このような配置によりワイヤ148による接続が容易になる。半導体チップ144a等としてRC−IGBTを用いると図3に示すように制御電極の整列が容易になる。
図11は、第1の実施の形態の半導体装置内に構成された回路構成を示す回路図である。
したがって、P端子113aに正極が、N端子114aに負極が接続された状態で、制御端子121,131及びプリント基板119a,119bを経由して外部回路との間で制御信号が入出力される。この制御信号に応じて、プリント基板119a,119b及びワイヤ148を経由して、半導体チップ144a,144b,144c並びに半導体チップ146a,146b,146cのゲート電極に制御信号が入力されて、制御信号に応じてU端子115aから出力される。
図12は、参考例の半導体装置の平面図である。
ケース310は、射出形成により、樹脂を用いて、制御端子311と、制御端子311に電気的に接続されている制御電極312と、P端子313a,313b,313cと、N端子314a,314b,314cと、U端子315a、V端子315b、W端子315cとが一体成形されている。
第2の実施の形態では、別の半導体装置について、図13を用いて説明する。
図13は、第2の実施の形態の半導体装置の斜視図である。
このような半導体装置200の製造方法について、図14を用いて説明する。
[ステップS21] プリント基板119a,119b及び端子ブロック120,130を用意する(ステップS21a)。また、積層基板140を用意する(ステップS21b)。さらに、バスバーブロック210を用意する(ステップS21c)。ステップS21aにおいて、端子ブロック120,130の制御端子121,131は、それぞれプリント基板119a,119bに圧入され、プリント基板119a,119bを端子ブロック120,130の下面側に保持する。
バスバーブロック210について、図15を用いて説明する。
バスバーブロック210は、樹脂で形成されており、半導体装置200の中央部の凹部に嵌まるように、例えば、複数のフレームにより枠型に組まれた構成をしている。また、このように組まれたフレームの裏面側には、収納部112a,112b,112cに対応して配線端子116,117が、例えば、一体成形されている。
具体的には、図3で説明した積層基板140を銅板あるいは冷却器に設置する。銅板あるいは冷却器に設置された積層基板140が、ステップ22で形成したケース110の収納部112a,112b,112cにそれぞれ収納されるように、ケース110を接着する。この際、収納部112aでは、積層基板140の導電端子143aが、P端子113aに電気的に接続された配線端子118に接合する。収納部112bでは、積層基板140の導電端子143aが、P端子113bに電気的に接続された配線端子118に接合する。収納部112cでは、積層基板140の導電端子143aが、P端子113cに電気的に接続された配線端子118に接合する。
図16は、第2の実施の形態の半導体装置の絶縁基板が収納されたケースの平面図である。
[ステップS26] ケース110の凹部内の積層基板140、プリント基板119a,119b、ワイヤ148、バスバーブロック210等を封止樹脂で封止して、硬化する。これにより半導体装置200が完成する。
110 ケース
111a,111b 樹脂梁
112a,112b,112c 収納部
113a,113b,113c P端子
114a,114b,114c N端子
115a U端子
115b V端子
115c W端子
116,117,118 配線端子
119a,119b プリント基板
120,130 端子ブロック
121,131 制御端子
122,132 隙間
123,133 段差部
140 積層基板
141 絶縁基板
142a,142b 回路板
143a,143b 導電端子
144a,144b,144c,146a,146b,146c 半導体チップ(半導体素子)
145a,145b リードフレーム
148 ワイヤ
Claims (12)
- 絶縁基板と前記絶縁基板のおもて面に配置された回路板とを有する積層基板と、
前記回路板に配置された半導体チップと、
前記積層基板及び前記半導体チップを収納する収納領域を備えるケースと、
両端部及び胴体部を有する外部接続端子と、
第1主面及び前記第1主面に対向する第2主面を備え、前記収納領域の周縁に配置され、前記半導体チップの制御電極と接続部材により電気的に接続され、前記外部接続端子の下端部と接続され、かつ、前記ケースに固着したプリント基板と、
を有する半導体装置。 - 前記プリント基板の端部が前記ケースから前記収納領域の内側へ張り出している、
請求項1に記載の半導体装置。 - 前記プリント基板が配線層と前記配線層に電気的に接続される電極とを有し、
前記電極が、前記プリント基板において、前記ケースから前記収納領域の内側へ張り出した前記端部に沿って配置されている、
請求項2に記載の半導体装置。 - 前記プリント基板が前記第1主面から前記第2主面へ貫通する複数の貫通孔を備え、前記貫通孔に前記ケースの樹脂が入り込んでいる、
請求項1乃至3のいずれかに記載の半導体装置。 - 前記外部接続端子の前記下端部が前記プリント基板のスルーホールに圧入されている、
請求項1乃至4のいずれかに記載の半導体装置。 - 前記外部接続端子において、前記両端部が前記胴体部よりも厚く構成されている、
請求項5に記載の半導体装置。 - 前記プリント基板は前記ケースに一体成形により配置されている、
請求項1乃至6のいずれかに記載の半導体装置。 - 前記半導体装置は前記半導体チップを複数備え、前記半導体チップは、前記積層基板の前記回路板上に、前記プリント基板に沿って配置され、さらに、前記半導体チップの制御電極のそれぞれが、前記プリント基板に沿って配置されて前記プリント基板と電気的に接続されている、
請求項1に記載の半導体装置。 - 前記半導体チップがそれぞれ主電極を備え、前記主電極と接続され、前記プリント基板に沿って配置された配線端子を備える、
請求項8に記載の半導体装置。 - 両端部及び胴体部を有する外部接続端子と、
第1主面及び前記第1主面に対向する第2主面を備えるプリント基板と、を準備し、
前記外部接続端子の下端部を前記プリント基板のスルーホールに圧入し、前記プリント基板の端部を金型で挟みながら、前記プリント基板を樹脂を用いて一体成形してケースを形成する、
半導体装置の製造方法。 - さらに、絶縁基板と前記絶縁基板のおもて面に形成された回路板とを有する積層基板と、
半導体チップと、を準備し、
前記ケースの収納領域に前記積層基板を収納し、
前記回路板に前記半導体チップを配置し、
前記半導体チップの制御電極と前記プリント基板とを導電性の接続部材により接続する、
請求項10に記載の半導体装置の製造方法。 - 前記金型で挟まれた前記プリント基板の前記端部は、前記ケースの前記収納領域の内側へ張り出している、
請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019028757A JP6841291B2 (ja) | 2019-02-20 | 2019-02-20 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019028757A JP6841291B2 (ja) | 2019-02-20 | 2019-02-20 | 半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015132789A Division JP6485257B2 (ja) | 2015-07-01 | 2015-07-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019071502A JP2019071502A (ja) | 2019-05-09 |
JP6841291B2 true JP6841291B2 (ja) | 2021-03-10 |
Family
ID=66441304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019028757A Active JP6841291B2 (ja) | 2019-02-20 | 2019-02-20 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6841291B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097159B (zh) * | 2021-03-22 | 2024-05-24 | 西安交通大学 | 一种碳化硅mosfet芯片双向开关功率模块及其制备方法 |
JP2022160270A (ja) | 2021-04-06 | 2022-10-19 | 三菱重工業株式会社 | パワーモジュール、及びパワーモジュールの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3610749B2 (ja) * | 1997-12-04 | 2005-01-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置のパッケージおよびその製作方法並びにこれを用いた半導体装置 |
JPH11260998A (ja) * | 1998-03-13 | 1999-09-24 | Nippon Inter Electronics Corp | 複合半導体装置 |
JP3519300B2 (ja) * | 1999-01-11 | 2004-04-12 | 富士電機デバイステクノロジー株式会社 | パワーモジュールのパッケージ構造 |
JP4543542B2 (ja) * | 2000-11-27 | 2010-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
JP4566678B2 (ja) * | 2004-10-04 | 2010-10-20 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP5136513B2 (ja) * | 2009-05-15 | 2013-02-06 | トヨタ自動車株式会社 | 半導体装置 |
JP5665729B2 (ja) * | 2011-12-27 | 2015-02-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP6485257B2 (ja) * | 2015-07-01 | 2019-03-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2019
- 2019-02-20 JP JP2019028757A patent/JP6841291B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019071502A (ja) | 2019-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6485257B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6488940B2 (ja) | 半導体装置 | |
US7872337B2 (en) | Semiconductor device having a flexible board for connection to a semiconductor chip mounted on an insulating substrate | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6979864B2 (ja) | パワー半導体装置及びその製造方法 | |
JP3910383B2 (ja) | パワーモジュールおよびインバータ | |
JP3847676B2 (ja) | パワー半導体装置 | |
US20160035646A1 (en) | Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module | |
JP5017332B2 (ja) | インバータ | |
JP6929813B2 (ja) | パワー半導体装置 | |
JP6841291B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4403166B2 (ja) | パワーモジュールおよび電力変換装置 | |
JP2013085470A (ja) | インバータ | |
JP5188602B2 (ja) | インバータ | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
US11521925B2 (en) | Semiconductor module | |
WO2022004332A1 (ja) | 回路構成体 | |
CN115191155A (zh) | 电路结构体 | |
JP2022143167A (ja) | 半導体装置 | |
US7750448B2 (en) | Semiconductor package and method for manufacturing the same | |
JP7452146B2 (ja) | 回路構成体 | |
JP5202685B2 (ja) | インバータ | |
JP2023112739A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2022143169A (ja) | 半導体装置 | |
JP2022143168A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201211 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201211 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201218 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6841291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |