JP6815086B2 - 力率改善装置 - Google Patents
力率改善装置 Download PDFInfo
- Publication number
- JP6815086B2 JP6815086B2 JP2016056584A JP2016056584A JP6815086B2 JP 6815086 B2 JP6815086 B2 JP 6815086B2 JP 2016056584 A JP2016056584 A JP 2016056584A JP 2016056584 A JP2016056584 A JP 2016056584A JP 6815086 B2 JP6815086 B2 JP 6815086B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- electrode output
- output end
- reactors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010992 reflux Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000009499 grossing Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 27
- 238000010248 power generation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Description
負荷に接続される正極出力端(p)及び負極出力端(n)と、
前記第1、第2及び第3入力端にそれぞれ一端が接続された3つのリアクトル(La,Lb,Lc)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端(D)に印加されるように前記リアクトル(La,Lb,Lc)の各々の他端に前記一端(D)がそれぞれ接続されるとともに前記負極出力端(n)に他端(S)が接続されかつスイッチ制御のための制御端(G)を具備する3つのスイッチング素子(Q1,Q2,Q3)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端に印加されかつ前記スイッチング素子(Q1,Q2,Q3)のオン期間に電流が流れずかつ前記スイッチング素子(Q1,Q2,Q3)のオフ期間に前記正極出力端(p)へ流れる電流をそれぞれ導通可能とする第1、第2及び第3整流手段(D1,D2,D3)と、
前記正極出力端(p)と前記負極出力端(n)の間に接続された平滑コンデンサ(C)と、を有し、
前記3つのスイッチング素子(Q1,Q2,Q3)の制御端が一定のデューティ比をもつ1つの制御信号により制御されることを特徴とする。
負荷に接続される正極出力端(p)及び負極出力端(n)と、
前記第1、第2及び第3入力端にそれぞれ一端が接続された3つのリアクトル(La,Lb,Lc)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端(D)に印加されるように、第7、第8及び第9の整流手段(D21,D22,D23)の各々を介して前記リアクトル(La,Lb,Lc)の各々の他端に前記一端(D)が接続されるとともに前記負極出力端(n)に他端(S)が接続されかつスイッチ制御のための制御端(G)を具備する1つのスイッチング素子(Q11)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端に印加されかつ前記スイッチング素子(Q11)のオン期間に電流が流れずかつ前記スイッチング素子(Q11)のオフ期間に前記正極出力端(p)へ流れる電流をそれぞれ導通可能とする第1、第2及び第3整流手段(D1,D2,D3)と、
前記正極出力端(p)と前記負極出力端(n)の間に接続された平滑コンデンサ(C)と、を有し、
前記第7、第8及び第9の整流手段(D21,D22,D23)は前記スイッチング素子(Q11)のオン期間に該スイッチング素子(Q11)へ流れる電流を導通可能とし、かつ、
前記1つのスイッチング素子(Q11)の制御端が一定のデューティ比をもつ1つの制御信号により制御されることを特徴とする。
上記態様において、前記負極出力端(n)から前記3つのリアクトル(La,Lb,Lc)の各々を介して前記第1、第2及び第3入力端(a,b,c)へ還流する電流をそれぞれ導通可能とする第4、第5及び第6整流手段(D4、D5、D6)を有することができる。
上記態様において、前記負極出力端(n)から前記第1、第2及び第3入力端(a,b,c)へ直接還流する電流をそれぞれ導通可能とする第4、第5及び第6整流手段(D14、D15、D16)を有することができる。
<第1の実施形態の構成>
図1は、本発明の力率改善装置の第1の実施形態の回路構成を概略的に示した図である。
入力側には三相交流が入力される3つの端子である第1入力端a、第2入力端b、及び第3入力端cがある。三相交流の各相が各入力端からそれぞれ入力される。本明細書では、三相交流の各相をa相、b相、c相と称することとする。各相の位相は2π/3(120°)ずつ異なっている。
図2及び図3は、図1に示した回路構成の各所の電流又は電圧の時間変化である動作波形を模式的に示す図である。
リアクトルLbには線間電圧vbaにより入力電流ibaが流れ、その経路は次の通りである。
・リアクトルLb→FETQ2→FETQ1(又は還流ダイオードD4)→リアクトルLa
またリアクトルLcには線間電圧vcaにより入力電流icaが流れ、その経路は次の通りである。
・リアクトルLc→FETQ3→FETQ1(又は還流ダイオードD4)→リアクトルLa
リアクトルLbの電流維持作用により出力ダイオードD2を通して入力電流ibaが流れ、その経路は次の通りである。
・リアクトルLb→出力ダイオードD2→負荷→還流ダイオードD4→リアクトルLa
またリアクトルLcの電流維持作用により出力ダイオードD3を通して入力電流icaが流れ、その経路は次の通りである。
・リアクトルLc→出力ダイオードD3→負荷→還流ダイオードD4→リアクトルLa
Iba=Vba/Lω (ωは制御信号csの周波数)
となる。この式は、入力電流が入力電圧と同位相の正弦波となることを示している。よって、力率は1となり力率改善される。入力電流icaについても同様である。
オン期間の電流の流れは次の通りである。
・リアクトルLa→FETQ1→FETQ2(又は還流ダイオードD5)→リアクトルLb
・リアクトルLc→FETQ3→FETQ2(又は還流ダイオードD5)→リアクトルLb
・リアクトルLa→出力ダイオードD1→負荷→還流ダイオードD5→リアクトルLb
・リアクトルLc→出力ダイオードD3→負荷→還流ダイオードD5→リアクトルLb
(a)は制御信号csがオンのときを示し、(b)はオフのときを示す。
オン期間の電流の流れは次の通りである。
・リアクトルLa→FETQ1→FETQ3(又は還流ダイオードD6)→リアクトルLc
・リアクトルLb→FETQ2→FETQ3(又は還流ダイオードD6)→リアクトルLc
・リアクトルLa→出力ダイオードD1→負荷→還流ダイオードD6→リアクトルLc
・リアクトルLb→出力ダイオードD2→負荷→還流ダイオードD6→リアクトルLc
図5は、本発明の力率改善装置の第2の実施形態の回路構成を概略的に示した図である。
上述した第1の実施形態と異なる構成についてのみ説明する。
図7は、本発明の力率改善装置の第3の実施形態の回路構成を概略的に示した図である。
上述した第1の実施形態と異なる構成についてのみ説明する。
図8(a)は制御信号のオン期間、(b)は制御信号のオフ期間を示している。第3の実施形態では、FETQ11がMOSFETであっても還流ダイオードD4、D5、D6が必要である。
図9は、本発明の力率改善装置の第4の実施形態の回路構成を概略的に示した図である。
第4の実施形態は、第3の実施形態に示した1つのスイッチング素子Q11により昇圧コンバータのスイッチ制御を行う構成において、第2の実施形態に示した還流ダイオードD14、D15、D16を採用した形態である。
本発明の力率改善装置における制御方法の特徴は、昇圧コンバータのスイッチ制御において、三相交流の各相の入力電圧に対し一定のデューティ比をもつ1つの制御信号のみを用いて制御することである。すなわち、全ての相に対し同じタイミングでオンオフを行い、オン時間とオフ時間が一定ということである。従って、制御部は、デューティ比のみを決定すればよい。
図11(a)は、入力電圧Viのみを検出して制御を行う場合の構成例を示す。この場合、入力電圧Viと出力電圧Voの特定の関係を示すVi−Vo特性11が予め設定されているものとする。Vi−Vo特性11は、交流発電機及び負荷の特性を勘案し、目的に応じて設定する。あるいは、デューティ比を変化させて入力電圧Viと出力電圧Voの関係を計測し、計測結果に基づいて設定してもよい。設定されたVi−Vo特性11のデータは、例えば記憶部に記憶されている。このような記憶部は、デジタルシグナルプロセッサ(DSP)等のプロセッサとともに設けることができる。
Vo=Vi/(1−α) (0<α<1)
図12のグラフでは、0と1の間の幾つかのデューティ比αの値について、αが一定のときの入力電圧Viと出力電圧Voの関係を示す一次関数の直線を例示している。図12のグラフ中の両矢印付きの太い直線C1〜C3及び曲線C4は、制御部において予め設定されるVi−Vo特性の例を示している。
Pi=kVi3
kは交流発電機の一定の制御特性により決まる比例定数である。交流発電機の制御特性を変化させると比例定数kの異なる三乗曲線Pi−1やPi−2となる。例えば最大電力点MMPの軌跡に沿った三乗曲線の比例定数をk−MMPとすると、最大電力Pi−MMPを得るときのViとの関係式は次のようになる。
Pi−MMP=k−MMPVi3
p 正極出力端
n 負極出力端
La、Lb、Lc リアクトル
Q1、Q2、Q3、Q11 スイッチング素子(FET)
D1、D2、D3 整流手段(出力ダイオード)
D7、D8、D9 整流手段
D4、D5、D6、D14、D15、D16 整流手段(還流ダイオード)
D21、D22、D23 整流手段
C 平滑コンデンサ
Claims (4)
- 三相交流が入力される第1、第2及び第3入力端(a,b,c)と、
負荷に接続される正極出力端(p)及び負極出力端(n)と、
前記第1、第2及び第3入力端にそれぞれ一端が接続された3つのリアクトル(La,Lb,Lc)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端(D)に印加されるように前記リアクトル(La,Lb,Lc)の各々の他端に前記一端(D)がそれぞれ接続されるとともに前記負極出力端(n)に他端(S)が接続されかつスイッチ制御のための制御端(G)を具備する3つのスイッチング素子(Q1,Q2,Q3)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端に印加されかつ前記スイッチング素子(Q1,Q2,Q3)のオン期間に電流が流れずかつ前記スイッチング素子(Q1,Q2,Q3)のオフ期間に前記正極出力端(p)へ流れる電流をそれぞれ導通可能とする第1、第2及び第3整流手段(D1,D2,D3)と、
前記正極出力端(p)と前記負極出力端(n)の間に接続された平滑コンデンサ(C)と、を有し、
前記3つのスイッチング素子(Q1,Q2,Q3)の制御端が一定のデューティ比をもつ1つの制御信号により制御されることを特徴とする力率改善装置。 - 三相交流が入力される第1、第2及び第3入力端(a,b,c)と、
負荷に接続される正極出力端(p)及び負極出力端(n)と、
前記第1、第2及び第3入力端にそれぞれ一端が接続された3つのリアクトル(La,Lb,Lc)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端(D)に印加されるように、第7、第8及び第9の整流手段(D21,D22,D23)の各々を介して前記リアクトル(La,Lb,Lc)の各々の他端に前記一端(D)が接続されるとともに前記負極出力端(n)に他端(S)が接続されかつスイッチ制御のための制御端(G)を具備する1つのスイッチング素子(Q11)と、
前記3つのリアクトル(La,Lb,Lc)の各々の他端の電圧が一端に印加されかつ前記スイッチング素子(Q11)のオン期間に電流が流れずかつ前記スイッチング素子(Q11)のオフ期間に前記正極出力端(p)へ流れる電流をそれぞれ導通可能とする第1、第2及び第3整流手段(D1,D2,D3)と、
前記正極出力端(p)と前記負極出力端(n)の間に接続された平滑コンデンサ(C)と、を有し、
前記第7、第8及び第9の整流手段(D21,D22,D23)は前記スイッチング素子(Q11)のオン期間に該スイッチング素子(Q11)へ流れる電流を導通可能とし、かつ、
前記1つのスイッチング素子(Q11)の制御端が一定のデューティ比をもつ1つの制御信号により制御されることを特徴とする力率改善装置。 - 前記負極出力端(n)から前記3つのリアクトル(La,Lb,Lc)の各々を介して前記第1、第2及び第3入力端(a,b,c)へ還流する電流をそれぞれ導通可能とする第4、第5及び第6整流手段(D4、D5、D6)を有することを特徴とする請求項1又は2に記載の力率改善装置。
- 前記負極出力端(n)から前記第1、第2及び第3入力端(a,b,c)へ直接還流する電流をそれぞれ導通可能とする第4、第5及び第6整流手段(D14、D15、D16)を有することを特徴とする請求項1又は2に記載の力率改善装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056584A JP6815086B2 (ja) | 2016-03-22 | 2016-03-22 | 力率改善装置 |
PCT/JP2017/010307 WO2017164021A1 (ja) | 2016-03-22 | 2017-03-15 | 力率改善装置 |
KR1020187019618A KR102321526B1 (ko) | 2016-03-22 | 2017-03-15 | 역률 개선 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056584A JP6815086B2 (ja) | 2016-03-22 | 2016-03-22 | 力率改善装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175694A JP2017175694A (ja) | 2017-09-28 |
JP6815086B2 true JP6815086B2 (ja) | 2021-01-20 |
Family
ID=59973379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016056584A Active JP6815086B2 (ja) | 2016-03-22 | 2016-03-22 | 力率改善装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6815086B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019193411A (ja) * | 2018-04-24 | 2019-10-31 | 新電元工業株式会社 | 3相力率改善回路、制御方法及び制御回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3393617B2 (ja) * | 1994-03-09 | 2003-04-07 | 勲 高橋 | 三相正弦波入力スイッチング電源回路 |
JP2005328624A (ja) * | 2004-05-13 | 2005-11-24 | Toshiba Corp | 電力変換装置 |
WO2015063869A1 (ja) * | 2013-10-29 | 2015-05-07 | 三菱電機株式会社 | 直流電源装置及び冷凍サイクル機器 |
US9647533B2 (en) * | 2013-11-08 | 2017-05-09 | One More Time Llc | PFC circuits with very low THD |
-
2016
- 2016-03-22 JP JP2016056584A patent/JP6815086B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175694A (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | A single-stage two-switch PFC rectifier with wide output voltage range and automatic AC ripple power decoupling | |
US8493757B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
US8503204B2 (en) | Power converter circuit | |
CN109075697B (zh) | Pfc电路输出电压的纹波优化控制方法及相关电路 | |
US9148072B2 (en) | Inverter apparatus | |
US8503205B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
JP6569839B1 (ja) | 電力変換装置 | |
JP2008113514A (ja) | 電源回路、及びこれに用いる制御回路 | |
CN108156833B (zh) | 电力转换装置和用于电力转换装置的控制方法 | |
US20160197562A1 (en) | Electric power conversion device | |
JP5171895B2 (ja) | 電力変換装置 | |
US8824180B2 (en) | Power conversion apparatus | |
JP2014197945A (ja) | 電力変換装置およびそれを備えたモータ駆動装置 | |
JP6815086B2 (ja) | 力率改善装置 | |
JP6103031B1 (ja) | 電力変換装置の制御装置 | |
JP2000188867A (ja) | コンバータ回路および直流電圧制御用装置 | |
KR102321526B1 (ko) | 역률 개선 장치 | |
JP6505261B2 (ja) | 電力変換装置 | |
JP5950970B2 (ja) | 電力変換装置 | |
Arunraj et al. | A novel zeta converter with pi controller for power factor correction in induction motor | |
JP2019037077A (ja) | 電力変換回路及びその制御法 | |
JP5748804B2 (ja) | 電力変換装置 | |
JP6704299B2 (ja) | 力率改善装置 | |
WO2019026729A1 (ja) | 電源装置、駆動装置、制御方法、及びプログラム | |
JP2006042579A (ja) | スイッチング制御方法、整流装置及び駆動システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6815086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |