JP6812919B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP6812919B2 JP6812919B2 JP2017135959A JP2017135959A JP6812919B2 JP 6812919 B2 JP6812919 B2 JP 6812919B2 JP 2017135959 A JP2017135959 A JP 2017135959A JP 2017135959 A JP2017135959 A JP 2017135959A JP 6812919 B2 JP6812919 B2 JP 6812919B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- coating layer
- sealing resin
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
配線基板に半導体素子を実装した半導体パッケージであって、
前記配線基板と前記半導体素子との間の隙間に配置されて前記配線基板と前記半導体素子との間を導通接続する導電性部材と、
前記導電性部材の少なくとも一部を覆うコーティング層と、
前記隙間に充填される封止樹脂と、を備え、
前記コーティング層は、該コーティング層がない場合と比較して、前記導電性部材に対する前記封止樹脂の接触角と前記半導体素子に対する前記封止樹脂の接触角との差、及び、前記導電性部材に対する前記封止樹脂の接触角と前記配線基板に対する前記封止樹脂の接触角との差を少なくする樹脂材料によって構成されていることを特徴とする。
以下に、本発明の実施形態1を図5、図6、図7に沿って説明する。
図5は、本実施形態である半導体パッケージの構成を示した断面図である。半導体パッケージは、半導体素子1と配線基板5が接合されており、半導体素子1と配線基板5との間の隙間に導電性材料(導電性部材)9が配置されている。導電性材料9は、配線基板と半導体素子との間を導通接続している。そして、導電性材料9の少なくとも一部がコーティング層8で覆われている。本実施形態では、半導体素子1と封止樹脂6の間と、配線基板5と封止樹脂6の間と、導電性材料9と封止樹脂6の間に、コーティング層8が設置されている。
コーティング層8は、コーティング層8がない場合と比較して、導電性材料9に対する封止樹脂6の接触角と半導体素子1に対する封止樹脂6の接触角との差、及び、導電性材料9に対する封止樹脂6の接触角と配線基板5に対する封止樹脂6の接触角との差を少なくする樹脂材料によって構成される。
以下に、本発明の実施形態2を図8、図9、図10を用いて説明する。
図8、図9、図10に示した半導体パッケージは、実施形態1に記載した半導体素子1、配線基板5、封止樹脂6、電極2及び4、バンプ3、コーティング層8と同様の部材からなる。実施形態2は、これらの図に示されるように、電極2及び4、バンプ3などの導電性材料9の一部が、コーティング層8によって覆われているものである。また、このとき、図9のように、ピラー7が設置されるなど、異なる配置の導電性材料9でもよい。
図8または図9に示される半導体パッケージを得る方法としては、例えば、半導体素子1と配線基板5を接合する前に、半導体素子1や配線基板5にある電極2、電極4またはピラー7といった導電性材料9に対し、コーティング材を塗布する方法がある。この場合、液体または気体状のコーティング材の材料としては、実施形態1に記載のものが挙げられる。
以下に、本発明の実施形態3を、図11を用いて説明する。
図11に示した半導体パッケージは、実施形態1および2に記載した半導体素子1と、配線基板5と、封止樹脂6と、電極2及び4と、バンプ3と、コーティング層8と同様の部材からなる。実施形態3は、図11に示されるように、導電性材料9が全てコーティング層8によって覆われているものである。
2・・・電極
3・・・バンプ(導電性バンプ)
4・・・電極
5・・・配線基板
6・・・封止樹脂
7・・・ピラー
8・・・コーティング層
8a・・・コーティング材
9・・・導電性材料(導電性部材)
10・・・封止樹脂の流れの向き
11・・・ボイド
12・・・ダミー半導体素子
13・・・切除面
Claims (5)
- 配線基板に半導体素子を実装した半導体パッケージであって、
前記配線基板と前記半導体素子との間の隙間に配置されて前記配線基板と前記半導体素子との間を導通接続する導電性部材と、
前記導電性部材の少なくとも一部を覆うコーティング層と、
前記隙間に充填される封止樹脂と、を備え、
前記コーティング層は、該コーティング層がない場合と比較して、前記導電性部材に対する前記封止樹脂の接触角と前記半導体素子に対する前記封止樹脂の接触角との差、及び、前記導電性部材に対する前記封止樹脂の接触角と前記配線基板に対する前記封止樹脂の接触角との差を少なくする樹脂材料によって構成されており、
前記導電性部材は、前記配線基板と前記半導体素子との間を導通接続するはんだを有し、
該はんだは、前記樹脂材料を含むはんだペーストのはんだ付けにより構成され、
前記コーティング層は、前記はんだ付けによって前記はんだの表面に析出した前記樹脂材料により形成されている
ことを特徴とする半導体パッケージ。 - 前記導電性部材は、前記配線基板の電極と、前記半導体素子の電極と、を有し、
前記コーティング層は、前記配線基板の電極と前記半導体素子の電極の少なくとも一方でかつ少なくとも一部を覆うことを特徴とする請求項1に記載の半導体パッケージ。 - 前記導電性部材は、前記配線基板と前記半導体素子との間を導通接続する導電性バンプを有し、
前記コーティング層は、前記導電性バンプの少なくとも一部を覆うことを特徴とする請求項1又は請求項2に記載の半導体パッケージ。 - 前記導電性部材は、前記配線基板の電極と前記半導体素子の電極の少なくとも一方から突出するピラーを有し、
前記コーティング層は、前記ピラーの少なくとも一部を覆うことを特徴とする請求項1から請求項3のいずれか一項に記載の半導体パッケージ。 - 前記コーティング層は、前記配線基板に対する前記半導体素子の対向面と、前記半導体素子に対する前記配線基板の対向面の少なくとも一方でかつ少なくとも一部に設けられていることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135959A JP6812919B2 (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135959A JP6812919B2 (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019021668A JP2019021668A (ja) | 2019-02-07 |
JP6812919B2 true JP6812919B2 (ja) | 2021-01-13 |
Family
ID=65353365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017135959A Active JP6812919B2 (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6812919B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371328A (en) * | 1993-08-20 | 1994-12-06 | International Business Machines Corporation | Component rework |
JP3454977B2 (ja) * | 1995-07-17 | 2003-10-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4197748B2 (ja) * | 1995-12-15 | 2008-12-17 | パナソニック株式会社 | はんだペーストおよびはんだ付け方法 |
JP4289779B2 (ja) * | 2000-11-07 | 2009-07-01 | パナソニック株式会社 | 半導体実装方法および半導体実装装置 |
JP3836349B2 (ja) * | 2001-09-27 | 2006-10-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3832385B2 (ja) * | 2002-05-16 | 2006-10-11 | 株式会社デンソー | 電子部品の実装構造 |
JP4385061B2 (ja) * | 2006-08-28 | 2009-12-16 | ハリマ化成株式会社 | はんだペースト組成物およびその用途 |
JP5385822B2 (ja) * | 2010-02-23 | 2014-01-08 | パナソニック株式会社 | 半導体部品の実装方法 |
JP5621019B2 (ja) * | 2013-07-12 | 2014-11-05 | パナソニック株式会社 | 半導体部品の実装構造 |
JP6507874B2 (ja) * | 2015-06-17 | 2019-05-08 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2017
- 2017-07-12 JP JP2017135959A patent/JP6812919B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019021668A (ja) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211493B2 (ja) | 配線基板及び半導体装置 | |
US9373559B2 (en) | Low-stress dual underfill packaging | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
JP2009099597A (ja) | 半導体装置およびその製造方法 | |
US20090211798A1 (en) | Pga type wiring board and method of manufacturing the same | |
JP2008235365A (ja) | 配線基板、電子部品の実装構造、及び半導体装置 | |
JP2010165923A (ja) | 半導体装置、及びその製造方法 | |
JP5015065B2 (ja) | 配線基板 | |
JP2007243106A (ja) | 半導体パッケージ構造 | |
JP6812919B2 (ja) | 半導体パッケージ | |
TW201110252A (en) | Method for manufacturing tight pitch, flip chip integrated circuit packages | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2012182350A (ja) | モジュール部品及びモジュール部品の製造方法 | |
JP7089453B2 (ja) | 配線基板及びその製造方法 | |
JP2008103450A (ja) | モジュールの製造方法 | |
JP2015070187A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5125309B2 (ja) | 半導体装置の製造方法 | |
JPS62257750A (ja) | バンプ電極の形成方法 | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 | |
JP2008124165A (ja) | 半導体実装基板と、これに用いる製造方法 | |
JP6888572B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5104149B2 (ja) | 半導体装置およびその製造方法 | |
JP2007180062A (ja) | プリント回路基板の製造方法、ディスペンサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6812919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |