JP6735653B2 - ウエーハの分割方法 - Google Patents

ウエーハの分割方法 Download PDF

Info

Publication number
JP6735653B2
JP6735653B2 JP2016207846A JP2016207846A JP6735653B2 JP 6735653 B2 JP6735653 B2 JP 6735653B2 JP 2016207846 A JP2016207846 A JP 2016207846A JP 2016207846 A JP2016207846 A JP 2016207846A JP 6735653 B2 JP6735653 B2 JP 6735653B2
Authority
JP
Japan
Prior art keywords
wafer
shielding film
dividing
dividing method
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016207846A
Other languages
English (en)
Other versions
JP2018073866A (ja
Inventor
隆司 則本
隆司 則本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016207846A priority Critical patent/JP6735653B2/ja
Priority to US15/790,252 priority patent/US10629487B2/en
Publication of JP2018073866A publication Critical patent/JP2018073866A/ja
Application granted granted Critical
Publication of JP6735653B2 publication Critical patent/JP6735653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)

Description

本発明は、ウエーハをデバイスチップに分割するウエーハの分割方法に関する。
半導体ウエーハを個々のデバイスチップに分割する方法としては、従来、切削ブレード又はレーザー光線を用いた分割方法が用いられている。これらの分割方法は、１本ずつ分割予定ラインを加工するため、分割予定ラインの数が増え、ウエーハの大径化が進むと、加工時間が長くなるという課題がある。
そこで、プラズマエッチングにより全ての分割予定ラインを一括で加工し、短時間に加工する分割方法が開発されている（例えば、特許文献１参照）。この分割方法では、加工時間の短時間化の他に、溝に対して機械的に加工していないため、デバイスチップの抗折強度が高くできるという効果もある。
特開２００１−１２７０１１号公報
しかしながら、特許文献１に示すウエーハの分割方法では、デバイスをプラズマから保護するためのマスクをいかに効率的に安価に形成するかという課題がある。
本発明は、このような点に鑑みてなされたものであり、デバイスをプラズマから保護するためのマスクを効率的に安価に形成することができるウエーハの分割方法を提供する。
上述した課題を解決し、目的を達成するために、本発明のウエーハの分割方法は、表面の分割予定ラインに区画された領域にデバイスが形成されたウエーハの分割方法であって、ウエーハの裏面に、レーザー光線を吸収するレーザー光吸収剤が混合されている液状またはシート状の樹脂を被覆して遮蔽膜を形成する遮蔽膜被覆ステップと、該遮蔽膜が被覆されたウエーハに裏面側からレーザー光線を該分割予定ラインに沿って照射し、アブレーション加工によって該遮蔽膜を該分割予定ラインに沿って除去する遮蔽膜除去ステップと、該遮蔽膜除去ステップを実施した後、ウエーハの裏面側からウエーハをプラズマエッチングし、該遮蔽膜が除去された該分割予定ラインの領域をエッチングしてウエーハを個々のデバイスチップに分割する分割ステップと、を備え、該遮蔽膜は、ダイボンド用接着剤であることを特徴とする。
該遮蔽膜被覆ステップでは、液状樹脂をウエーハの裏面に被覆する被覆ステップと、該被覆した該液状樹脂を硬化させる硬化ステップと、を繰り返し、遮蔽膜層を２層以上積層させ該遮蔽膜を形成することが望ましい。
該レーザー光吸収剤は、染料、色素又は紫外線吸収剤からなることが望ましい。
該レーザー光吸収剤は、酸化物の微粉末または窒化物の微粉末であることが望ましい。
そこで、本願発明のウエーハの分割方法では、デバイスをプラズマから保護するためのマスクを効率的に安価に形成することができるという効果を奏する。
図１は、実施形態１に係るウエーハの分割方法の加工対象のウエーハを示す斜視図である。 図２は、実施形態１に係るウエーハの分割方法によりウエーハから分割されたデバイスチップを示す斜視図である。 図３は、実施形態１に係るウエーハの分割方法の流れを示すフローチャートである。 図４は、図３に示されたウエーハの分割方法の貼着ステップを示す斜視図である。 図５は、図３に示されたウエーハの分割方法の貼着ステップ後のウエーハの斜視図である。 図６は、図３に示されたウエーハの分割方法の遮蔽膜被覆ステップを示す側断面図である。 図７は、図３に示されたウエーハの分割方法の遮蔽膜除去ステップを示す側断面図である。 図８は、図３に示されたウエーハの分割方法の遮蔽膜除去ステップ後のウエーハの側断面図である。 図９は、図３に示されたウエーハの分割方法の分割ステップで用いられるエッチング装置の一例を示す断面図である。 図１０は、図３に示されたウエーハの分割方法の分割ステップ後のウエーハの断面図である。 図１１は、実施形態２に係るウエーハの分割方法の遮蔽膜被覆ステップを示す斜視図である。 図１２は、実施形態３に係るウエーハの分割方法の遮蔽膜被覆ステップの流れを示す斜視図である。 図１３は、実施形態３に係るウエーハの分割方法の遮蔽膜被覆ステップ後のウエーハの要部の断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
実施形態１に係るウエーハの分割方法を図面を参照して説明する。図１は、実施形態１に係るウエーハの分割方法の加工対象のウエーハを示す斜視図である。図２は、実施形態１に係るウエーハの分割方法によりウエーハから分割されたデバイスチップを示す斜視図である。
実施形態１に係るウエーハの分割方法は、図１に示すウエーハＷを加工する分割方法である。図１に示すウエーハＷは、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板Ｓとする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハＷは、図１に示すように、表面ＷＳの交差（実施形態１では、直交）する複数の分割予定ラインＬによって区画された領域にデバイスＤが形成されている。実施形態１において、ウエーハＷは、外径が３００ｍｍであり、デバイスＤの大きさが一辺５ｍｍ程度であり、プラズマエッチングにより図２に示すデバイスチップＤＴに分割されるのが好適なものである。なお、デバイスチップＤＴは、基板Ｓの一部と基板Ｓの表面ＷＳに形成されたデバイスＤと基板Ｓの裏面ＷＲを被覆したダイボンド用接着剤Ｇとを含んで構成される。また、実施形態１において、デバイスチップＤＴのダイボンド用接着剤Ｇは、デバイスチップＤＴをマザー基板や他のチップに接着するためのものであり、プラズマ耐性を有する。
次に、ウエーハの分割方法を図面を参照して説明する。図３は、実施形態１に係るウエーハの分割方法の流れを示すフローチャートである。図４は、図３に示されたウエーハの分割方法の貼着ステップを示す斜視図である。図５は、図３に示されたウエーハの分割方法の貼着ステップ後のウエーハの斜視図である。図６は、図３に示されたウエーハの分割方法の遮蔽膜被覆ステップを示す側断面図である。図７は、図３に示されたウエーハの分割方法の遮蔽膜除去ステップを示す側断面図である。図８は、図３に示されたウエーハの分割方法の遮蔽膜除去ステップ後のウエーハの側断面図である。図９は、図３に示されたウエーハの分割方法の分割ステップで用いられるエッチング装置の一例を示す断面図である。図１０は、図３に示されたウエーハの分割方法の分割ステップ後のウエーハの断面図である。
実施形態１に係るウエーハの分割方法（以下、単に分割方法と記す）は、ウエーハＷを分割予定ラインＬに沿って切断して、ウエーハＷを図２に示すデバイスチップＤＴに分割（個片化ともいう）する方法であり、デバイスチップＤＴの製造方法でもある。
分割方法は、図３に示すように、貼着ステップＳＴ１と、遮蔽膜被覆ステップＳＴ２と、遮蔽膜除去ステップＳＴ３と、分割ステップＳＴ４とを備える。
貼着ステップＳＴ１は、ウエーハＷの表面ＷＳにダイシングテープＴを貼着するステップである。実施形態１において、貼着ステップＳＴ１は、図４に示すように、ウエーハＷの表面ＷＳを、外周に環状フレームＦが貼着されたダイシングテープＴに対向させた後、図５に示すように、ダイシングテープＴにウエーハＷの表面ＷＳを貼着する。
遮蔽膜被覆ステップＳＴ２は、ウエーハＷの裏面ＷＲにレーザー光線ＬＢ（図７に示す）を吸収するレーザー光吸収剤が混合されている液状の樹脂である液状樹脂ＬＲを被覆して、遮蔽膜ＳＦを形成するステップである。遮蔽膜被覆ステップＳＴ２は、図６に示すように、ダイシングテープＴを介してウエーハＷの表面ＷＳを被覆装置１０のチャックテーブル１１に吸引保持し、環状フレームＦをクランパ１２によりクランプする。遮蔽膜被覆ステップＳＴ２は、チャックテーブル１１を軸心回りに回転させつつ塗布ノズル１３から液状樹脂ＬＲをウエーハＷの裏面ＷＲに滴下して、液状樹脂ＬＲをウエーハＷの裏面ＷＲ全体に被覆し、液状樹脂ＬＲを継時的に硬化させる。
液状樹脂ＬＲは、エポキシ樹脂などにより構成され、波長が３５５ｎｍのレーザー光線ＬＢを吸収するレーザ光吸収剤が混合されており、硬化するとプラズマ耐性を有する遮蔽膜ＳＦとなる。また、遮蔽膜ＳＦは、ダイボンド用接着剤Ｇでもある。
液状樹脂ＬＲが混合されたレーザ光吸収剤は、染料、色素又は紫外線吸収剤からなる。染料としては、例えば、アゾ染料（モノアゾおよびポリアゾ染料、金属錯塩アゾ染料、ピラゾロンアゾ染料、スチルベンアゾ染料、チアゾールアゾ染料）、アントラキノン染料（アントラキノン誘導体、アントロン誘導体）、インジゴイド染料（インジゴイド誘導体、チオインジゴイド誘導体）、フタロシアニン染料、カルボニウム染料（ジワェニルメタン染料、トリフェニルメタン染料、キサンテン染料、アクリジン染料）、キノンイミン染料（アジン染料、オキサジン染料、チアジン染料）、メチン染料（シアニン染料、アゾメチン染料）、キノリン染料、ニトロソ染料、ベンゾキノン及びナフトキノン染料、ナフタルイミド染料、ペリノン染料その他の染料等の中より、少なくとも一以上が選択される。
また、色素としては、環境負荷などの点から食品添加用色素、例えば食用赤色２号、食用赤色４０号、食用赤色１０２号、食用赤色１０４号、食用赤色１０５号、食用赤色１０６号、食用黄色ＮＹ、食用黄色４号タートラジン、食用黄色５号、食用黄色５号サンセットエローＦＣＦ、食用オレンジ色ＡＭ、食用朱色Ｎｏ．１、食用朱色Ｎｏ．４、食用朱色Ｎｏ．１０１、食用青色１号、食用青色２号、食用緑色３号、食用メロン色Ｂ、食用タマゴ色Ｎｏ．３等の中より、少なくとも一以上が選択される。
また、紫外線吸収剤としては、例えば４，４’−ジカルボキシベンゾフェノン、ベンゾフェノン−４−カルボン酸、２−カルボキシアントラキノン、１，２−ナフタリンジカルボン酸、１，８−ナフタリンジカルボン酸、２，３−ナフタリンジカルボン酸、２，６−ナフタリンジカルボン酸、２，７−ナフタリンジカルボン酸等及びこれらのソーダ塩、カリウム塩、アンモニウム塩、第４級アンモニウム塩等、２，６−アントラキノンジスルホン酸ソーダ、２，７−アントラキノンジスルホン酸ソーダ、フェルラ酸などのうち少なくとも一以上が選択され、中でもフェルラ酸が好適である。
また、液状樹脂ＬＲが混合されたレーザ光吸収剤は、酸化物の微粉末または窒化物の微粉末である。酸化物の微粉末としては、ＴｉＯ２、Ｆｅ２Ｏ３、ＺｎＯ、ＣｅＯ２、ＣｕＯ、Ｃｕ２Ｏ、ＭｇＯのうち少なくとも一以上が選択される。窒化物の微粉末としては、ＡｌＮ、ＺｒＮ、ＨｆＮ、六方晶ＢＮ、ＴｉＮのうち少なくとも一以上が選択される。このように、本発明の液状樹脂ＬＲが混合されたレーザ光吸収剤は、前述した材料で構成された染料、色素、紫外線吸収剤、酸化物の微粉末及び窒化物の微粉末のうち少なくとも一つにより構成される。なお、本発明において、レーザ光吸収剤は、遮蔽膜ＳＦのｇ吸光係数ｋが、３×１０―３乃至２．５×１０−１ａｂｓ・Ｌ／ｇ（ａｂｓ：吸光度）の範囲となる量で使用されるのが望ましい。
遮蔽膜除去ステップＳＴ３は、遮蔽膜ＳＦが被覆されたウエーハＷに裏面ＷＲ側からレーザー光線ＬＢを分割予定ラインＬに沿って照射し、アブレーション加工によって遮蔽膜ＳＦを分割予定ラインＬに沿って除去するステップである。遮蔽膜除去ステップＳＴ３は、図７に示すように、ダイシングテープＴを介してウエーハＷの表面ＷＳをアブレーション加工を行うレーザ加工装置２０のチャックテーブル２１に吸引保持し、環状フレームＦをクランパ２２によりクランプする。
遮蔽膜除去ステップＳＴ３は、レーザ加工装置２０の図示しない赤外線カメラによりウエーハＷの裏面ＷＲをウエーハＷの表面ＷＳ側から撮像し、分割予定ラインＬの位置を割り出した後、レーザー光線照射手段２３とチャックテーブル２１とを分割予定ラインＬに沿って相対的に移動させながら図７に示すように、レーザー光線照射手段２３からレーザー光線ＬＢを分割予定ラインＬに沿って照射する。遮蔽膜除去ステップＳＴ３は、分割予定ラインＬにウエーハＷの厚み方向に重なる位置の遮蔽膜ＳＦにアブレーション加工を施して、分割予定ラインＬにウエーハＷの厚み方向に重なる位置の裏面ＷＲを露出させる。
実施形態１において、レーザー光線照射手段２３が照射するレーザー光線ＬＢの波長は、３５５ｎｍであるが、遮蔽膜ＳＦをアブレーション加工可能であれば、レーザー光線ＬＢの波長は３５５ｎｍに限定されない。遮蔽膜除去ステップＳＴ３後のウエーハＷは、図８に示すように、分割予定ラインＬとウエーハＷの厚み方向に重なる位置の裏面ＷＲが遮蔽膜ＳＦ外に露出し、デバイスＤとウエーハＷの厚み方向に重なる位置の裏面ＷＲが遮蔽膜ＳＦにより被覆されている。なお、遮蔽膜除去ステップＳＴ３において、ウエーハＷの裏面ＷＲ側から赤外線カメラにより撮像しても分割予定ラインＬの位置を割り出せない場合には、チャックテーブル２１をガラスなどの透明な材料により構成して、チャックテーブル２１の下方からウエーハＷの表面ＷＳ側を撮像して、分割予定ラインＬの位置を割り出しても良い。
分割ステップＳＴ４は、遮蔽膜除去ステップＳＴ３を実施した後、ウエーハＷの裏面ＷＲ側からウエーハＷをプラズマエッチングし、遮蔽膜ＳＦが除去された裏面ＷＲの分割予定ラインＬの領域をエッチングしてウエーハＷを個々のデバイスチップＤＴに分割するステップである。分割ステップＳＴ４は、図９に示すプラズマエッチング装置３０のシャッター３１を下降させて開口部３２を開口させた状態で、開口部３２からウエーハＷをチャンバ３３の内部に進入し、裏面ＷＲが図９中の上を向いて露出した状態でチャックテーブル３４に静電吸着する。分割ステップＳＴ４は、シャッター３１により開口部３２を閉め、ガス排出部３５にチャンバ３３の内部を減圧排気する。
次に、分割ステップＳＴ４は、エッチングガス供給手段３６を下降させ、ガス供給部３７からガス流通孔３８にエッチングガスとしてフッ素系安定ガスを供給し、エッチングガス供給手段３６の下面の噴出部３９からエッチングガスを噴出させると共に、高周波電源４０からエッチングガス供給手段３６とチャックテーブル３４との間に高周波電圧を印加する。分割ステップＳＴ４は、エッチングガスをプラズマ化させ、プラズマ中のイオンをウエーハＷの分割予定ラインＬとウエーハＷの厚み方向に重なる位置の露出した裏面ＷＲに引き込む。分割ステップＳＴ４は、プラズマのエッチング効果によりウエーハＷの裏面ＷＲのうち、遮蔽膜ＳＦが被覆されていない部分、すなわち、分割予定ラインＬと厚み方向に重なる位置がエッチングされる。そして、分割ステップＳＴ４は、ウエーハＷの裏面ＷＲから表面ＷＳにかけて基板Ｓの厚み分だけエッチングし、図１０に示すように、すべての分割予定ラインＬが厚み方向に貫通して、ウエーハＷが縦横に分離され、個々のデバイスチップＤＴに分割される。
なお、実施形態１において、エッチングガスとして用いられるフッ素系安定ガスは、ＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等のうち少なくとも一つが用いられる。また、実施形態１において、遮蔽膜ＳＦのエッチングレートは、ウエーハＷを構成する基板Ｓのエッチングレートの１／１０以下であり、遮蔽膜ＳＦの厚みは、すべての分割予定ラインＬが厚み方向に貫通しても裏面ＷＲ上の遮蔽膜ＳＦが残存する厚みである。こうして、実施形態１に係る分割方法は、デバイスＤをプラズマから保護するためのマスクとして遮蔽膜ＳＦを用いる。
実施形態１に係る分割方法は、デバイスチップＤＴをマザー基板や他のチップに接着するためのダイボンド用接着剤Ｇである遮蔽膜ＳＦ即ちマスクとして利用するため、プラズマエッチンング専用のマスクをウエーハＷの裏面ＷＲに敷設する必要が無く、さらに専用のマスクを除去する必要もないため、工程が効率的になるという効果を奏する。さらに、分割方法は、遮蔽膜ＳＦを構成する液状樹脂ＬＲにレーザー光線ＬＢを吸収するレーザー光吸収剤が混合されているので、遮蔽膜除去ステップＳＴ３において、効率的で確実にレーザー光線ＬＢによって分割予定ラインＬと厚み方向に重なる遮蔽膜ＳＦを除去できる。その結果、分割方法は、デバイスＤをプラズマから保護するためのマスクを効率的に安価に形成することができるという効果を奏する。
このように、実施形態１に係る分割方法は、フッ素系安定ガスをエッチングガスとして用いるプラズマエッチングにおいて、プラズマ耐性を有するダイボンド用接着剤Ｇである遮蔽膜ＳＦを安価なマスクとして用いることを達成するために、遮蔽膜ＳＦにレーザ光吸収剤を混合して、レーザー光線ＬＢを用いたアブレーション加工可能により分割予定ラインＬに対応する位置の遮蔽膜ＳＦを除去し易くしたものであります。
〔実施形態２〕
実施形態２に係るウエーハの分割方法を図面を参照して説明する。図１１は、実施形態２に係るウエーハの分割方法の遮蔽膜被覆ステップを示す斜視図である。図１１は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るウエーハの分割方法（以下、単に分割方法と記す）は、遮蔽膜被覆ステップＳＴ２が実施形態１と異なる以外、実施形態１と同一である。実施形態２に係る分割方法の遮蔽膜被覆ステップＳＴ２は、ウエーハＷの裏面ＷＲに、レーザー光線ＬＢを吸収するレーザー光吸収剤が混合されているシート状の樹脂ＳＲを被覆して遮蔽膜ＳＦを形成する。
実施形態２に係る分割方法のシート状の樹脂ＳＲは、ダイボンド用接着剤ＧであるＤＡＦ（ダイアタッチフィルム）である。ＤＡＦは、エポキシ樹脂、アクリル樹脂、合成ゴム、ポリイミド等からなる基材上にアクリル系又はゴム系の糊層が配設されて構成されている。実施形態２に係る分割方法の遮蔽膜被覆ステップＳＴ２は、ウエーハＷの裏面ＷＲにシート状の樹脂ＳＲを貼着して、遮蔽膜ＳＦを形成する。また、シート状の樹脂ＳＲは、実施形態１と同じレーザー光吸収剤が混合されている。
実施形態２に係る分割方法は、デバイスチップＤＴをマザー基板や他のチップに接着するためのダイボンド用接着剤Ｇである遮蔽膜ＳＦをマスクとして利用し、遮蔽膜ＳＦにレーザー光吸収剤が混合されているため、実施形態１と同様に、デバイスＤをプラズマから保護するためのマスクを効率的に安価に形成することができるという効果を奏する。
〔実施形態３〕
実施形態３に係るウエーハの分割方法を図面を参照して説明する。図１２は、実施形態３に係るウエーハの分割方法の遮蔽膜被覆ステップの流れを示す斜視図である。図１３は、実施形態３に係るウエーハの分割方法の遮蔽膜被覆ステップ後のウエーハの要部の断面図である。図１２及び図１３は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態３に係るウエーハの分割方法（以下、単に分割方法と記す）は、遮蔽膜被覆ステップＳＴ２が実施形態１と異なる以外、実施形態１を同一である。実施形態３に係る分割方法の遮蔽膜被覆ステップＳＴ２は、図１２に示すように、実施形態１と同様の被覆装置１０を用いて、液状樹脂ＬＲをウエーハＷの裏面ＷＲに被覆する被覆ステップＳＴ２１と、被覆した液状樹脂ＬＲを継時的に硬化させる硬化ステップＳＴ２２とを、硬化した液状樹脂ＬＲにより構成される遮蔽膜層ＳＦＬが積層済となる（ステップＳＴ２３：Ｙｅｓ）まで繰り返し、図１３に示すように、遮蔽膜層ＳＦＬを２層以上積層させて、遮蔽膜ＳＦを形成する。実施形態３に係る分割方法は、遮蔽膜ＳＦを複数層の遮蔽膜層ＳＦＬにより構成する。なお、実施形態３は、図１３に示すように、遮蔽膜層ＳＦＬを２層形成したが、本発明では、遮蔽膜層ＳＦＬを３層以上積層しても良い。
実施形態３に係る分割方法は、デバイスチップＤＴをマザー基板や他のチップに接着するためのダイボンド用接着剤Ｇである遮蔽膜ＳＦ即ちマスクとして利用し、遮蔽膜ＳＦにレーザー光吸収剤が混合されているため、実施形態１と同様に、デバイスＤをプラズマから保護するためのマスクを効率的に安価に形成することができるという効果を奏する。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
Ｗ ウエーハ
ＷＳ 表面
ＷＲ 裏面
Ｌ 分割予定ライン
ＬＢ レーザー光線
Ｄ デバイス
ＤＴ デバイスチップ
ＬＲ 液状樹脂（液状の樹脂）
ＳＲ シート状の樹脂
ＳＦ 遮蔽膜
ＳＦＬ 遮蔽膜層
ＳＴ２ 遮蔽膜被覆ステップ
ＳＴ３ 遮蔽膜除去ステップ
ＳＴ４ 分割ステップ

Claims (4)

  1. 表面の分割予定ラインに区画された領域にデバイスが形成されたウエーハの分割方法であって、
    ウエーハの裏面に、レーザー光線を吸収するレーザー光吸収剤が混合されている液状またはシート状の樹脂を被覆して遮蔽膜を形成する遮蔽膜被覆ステップと、
    該遮蔽膜が被覆されたウエーハに裏面側からレーザー光線を該分割予定ラインに沿って照射し、アブレーション加工によって該遮蔽膜を該分割予定ラインに沿って除去する遮蔽膜除去ステップと、
    該遮蔽膜除去ステップを実施した後、ウエーハの裏面側からウエーハをプラズマエッチングし、該遮蔽膜が除去された該分割予定ラインの領域をエッチングしてウエーハを個々のデバイスチップに分割する分割ステップと、を備え、
    該遮蔽膜は、ダイボンド用接着剤であることを特徴とするウエーハの分割方法。
  2. 該遮蔽膜被覆ステップでは、液状樹脂をウエーハの裏面に被覆する被覆ステップと、該被覆した該液状樹脂を硬化させる硬化ステップと、を繰り返し、遮蔽膜層を２層以上積層させ該遮蔽膜を形成することを特徴とする請求項１に記載のウエーハの分割方法。
  3. 該レーザー光吸収剤は、染料、色素又は紫外線吸収剤からなることを特徴とする請求項１又は請求項２に記載のウエーハの分割方法。
  4. 該レーザー光吸収剤は、酸化物の微粉末または窒化物の微粉末であることを特徴とする請求項１又は請求項２に記載のウエーハの分割方法。
JP2016207846A 2016-10-24 2016-10-24 ウエーハの分割方法 Active JP6735653B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016207846A JP6735653B2 (ja) 2016-10-24 2016-10-24 ウエーハの分割方法
US15/790,252 US10629487B2 (en) 2016-10-24 2017-10-23 Wafer dividing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016207846A JP6735653B2 (ja) 2016-10-24 2016-10-24 ウエーハの分割方法

Publications (2)

Publication Number Publication Date
JP2018073866A JP2018073866A (ja) 2018-05-10
JP6735653B2 true JP6735653B2 (ja) 2020-08-05

Family

ID=61970332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016207846A Active JP6735653B2 (ja) 2016-10-24 2016-10-24 ウエーハの分割方法

Country Status (2)

Country Link
US (1) US10629487B2 (ja)
JP (1) JP6735653B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201046A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ Ｄａｆ
JP7207969B2 (ja) * 2018-11-26 2023-01-18 株式会社ディスコ ウエーハの加工方法
JP7207970B2 (ja) * 2018-11-26 2023-01-18 株式会社ディスコ ウエーハの加工方法
JP7171138B2 (ja) * 2018-12-06 2022-11-15 株式会社ディスコ デバイスチップの製造方法
JP7258420B2 (ja) * 2019-01-18 2023-04-17 株式会社ディスコ レーザーダイシング用保護膜剤、レーザーダイシング用保護膜剤の製造方法及びレーザーダイシング用保護膜剤を用いた被加工物の加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP4554384B2 (ja) * 2005-01-27 2010-09-29 株式会社ディスコ ウェーハの分割方法
JP4882971B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 プラズマダイシング装置
JP5888928B2 (ja) * 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
JP2015070012A (ja) * 2013-09-27 2015-04-13 芝浦メカトロニクス株式会社 基板加工装置及び基板加工方法
SG10201903242QA (en) * 2014-10-13 2019-05-30 Utac Headquarters Pte Ltd Methods for singulating semiconductor wafer
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Also Published As

Publication number Publication date
US10629487B2 (en) 2020-04-21
JP2018073866A (ja) 2018-05-10
US20180114696A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
JP6735653B2 (ja) ウエーハの分割方法
US10811458B2 (en) Method of processing wafer
US9758876B2 (en) Sacrificial cover layers for laser drilling substrates and methods thereof
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
JP4471632B2 (ja) ウエーハの加工方法
TWI641075B (zh) 改善晶圓塗覆
JP6357099B2 (ja) レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
US20180096892A1 (en) Device wafer processing method
US10083867B2 (en) Method of processing a wafer
US9689798B1 (en) Protective film detecting method for laser processing
TW201724243A (zh) 晶圓的加工方法
JP2018113281A (ja) 樹脂パッケージ基板の加工方法
JP7017648B2 (ja) プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法
JP6730891B2 (ja) ウエーハの加工方法
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
JP2019091779A (ja) 小径ウェーハの製造方法
JP2009283802A (ja) 半導体装置の製造方法
JP7316730B2 (ja) 被加工物の加工方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
JP7241580B2 (ja) ウエーハの加工方法
JP7149077B2 (ja) ウエーハの分割方法
JP7207970B2 (ja) ウエーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP7207969B2 (ja) ウエーハの加工方法
TW202403855A (zh) 元件晶圓的加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200714

R150 Certificate of patent or registration of utility model

Ref document number: 6735653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250