JP6499778B1 - 高効率マイクロｌｅｄモジュールの製造方法 - Google Patents

高効率マイクロｌｅｄモジュールの製造方法 Download PDF

Info

Publication number
JP6499778B1
JP6499778B1 JP2018015036A JP2018015036A JP6499778B1 JP 6499778 B1 JP6499778 B1 JP 6499778B1 JP 2018015036 A JP2018015036 A JP 2018015036A JP 2018015036 A JP2018015036 A JP 2018015036A JP 6499778 B1 JP6499778 B1 JP 6499778B1
Authority
JP
Japan
Prior art keywords
semiconductor layer
micro led
led
electrode pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018015036A
Other languages
English (en)
Other versions
JP2019096854A (ja
Inventor
テギョン ユ，
テギョン ユ，
Original Assignee
ルーメンス カンパニー リミテッド
ルーメンス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーメンス カンパニー リミテッド, ルーメンス カンパニー リミテッド filed Critical ルーメンス カンパニー リミテッド
Application granted granted Critical
Publication of JP6499778B1 publication Critical patent/JP6499778B1/ja
Publication of JP2019096854A publication Critical patent/JP2019096854A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】光抽出効率の低下及びマイクロＬＥＤ又はサブマウント基板の損傷を防止できる高効率マイクロＬＥＤモジュール及びその製造方法を提供する。【解決手段】サファイア基板上に半導体層を形成し、半導体層に複数のＬＥＤセルを形成し、各ＬＥＤセルごとに電極パッドが割り当てられるよう複数の電極パッドを形成することによりマイクロＬＥＤを準備する段階と、複数の電極パッドに対応する複数の電極を含むサブマウント基板を準備する段階と、複数の電極パッドと複数の電極間が複数のボンディング連結部により連結されるようマイクロＬＥＤをサブマウント基板に搭載する段階と、マイクロＬＥＤとサブマウント基板との間に緩衝層を形成する段階と、サファイア基板と半導体層との間にレーザーを照射しサファイア基板から半導体層を分離する段階と、を有し、緩衝層はレーザーによって発生したエネルギーを少なくとも隣り合う各ＬＥＤセル間で吸収する。【選択図】 図１

Description

本発明は、サファイア基板を成長基板として製造されたマイクロＬＥＤをサブマウント基板にマウンティングすることによってマイクロＬＥＤモジュールを製造する方法に関し、より詳細には、マイクロＬＥＤをサブマウント基板にマウンティングした後、サファイア基板によってもたらされ得る光抽出効率の低下を防止するために、マイクロＬＥＤのサファイア基板をレーザーリフトオフ方式で除去し、レーザーがマイクロＬＥＤの各ＬＥＤセル間でマイクロＬＥＤのエピ層及び／又はサブマウント基板の回路を損傷させることを防止できるマイクロＬＥＤモジュールの製造方法に関する。
本発明の出願人によって、マイクロＬＥＤモジュールを製造する方法に対する研究がなされている。
研究中にあるマイクロＬＥＤモジュールは、複数のＬＥＤセルを含むマイクロＬＥＤをサブマウント基板上にフリップチップボンディングして製造される。
マイクロＬＥＤは、サファイア基板と、サファイア基板上に形成され、複数のＬＥＤセルを有する窒化ガリウム系半導体発光部とを含む。
半導体発光部は、エッチングによって形成されたｎ型半導体層露出領域を含み、ｎ型半導体層露出領域上に複数のＬＥＤセルがマトリックス状に配列されて形成される。
各ＬＥＤセルは、ｎ型半導体層、活性層、及びｐ型導電型半導体層を含み、各ＬＥＤセルのｐ型半導体層にはｐ型電極パッドが形成される。
また、ｎ型半導体層露出領域にはｎ型電極パッドが形成される。
一方、サブマウント基板は、マイクロＬＥＤの各電極パッドに対応するように設けられた複数の電極を含む。
ソルダーバンプを用いてマイクロＬＥＤをサブマウント基板にフリップチップボンディングすることによって、マイクロＬＥＤの各電極パッドがサブマウント基板の各電極と連結される。
上記のようなマイクロＬＥＤモジュールにおいては、複数のＬＥＤセルの上部に成長基板であるサファイア基板が一体化されている。
サブマウント基板に形成された各電極及びマイクロＬＥＤに備えられた電極パッドを介して複数のＬＥＤセルに電源を印加すると、複数のＬＥＤセルが発光する。
このとき、ＬＥＤセル、特に、ＬＥＤセル内の活性層で発生した光はサファイア基板を経た後で放出されなければならないが、これにより、サファイア基板による光の損失が多かった。
また、マイクロＬＥＤモジュールが微細サイズを有するディスプレイ装置に適用される場合、ＬＥＤセルから出た光の進行方向がサファイア基板を経る間に大きく変わり、深刻な画像品質の低下を起こし得る。
これに対して、サブマウント基板に対するマイクロＬＥＤのマウンティング前に、サファイア基板を除去することが考慮された。
しかし、マイクロＬＥＤからサファイア基板を除去する場合、マイクロＬＥＤが大きく反る変形が生じるという問題がある。
また、サファイア基板を除去する普遍的な方式は、レーザーを半導体層とサファイア基板との間の境界、より具体的には、アンドープ半導体層にレーザーのエネルギーを吸収させることによってサファイア基板を除去する方式であるが、複数のＬＥＤセルがある場合、隣り合う各ＬＥＤセル間ではエピ層の厚さが約２μｍ程度と薄いので、レーザーによるエネルギーがサブマウント基板上の回路又はエピ層を損傷させるおそれが大きかった。
特表２０１２−５０７８４８号公報
本発明が解決しようとする課題は、マイクロＬＥＤとサブマウント基板との間に安定的な結合力を確保した後、マイクロＬＥＤのサファイア基板をレーザーリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ ＯＦＦ：ＬＬＯ）工程で除去し、サファイア基板によってもたらされ得る光抽出効率の低下を防止できる高効率マイクロＬＥＤモジュールの製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、サブマウント基板と結合されているマイクロＬＥＤからサファイア基板をレーザーリフトオフ工程で除去し、隣り合う各ＬＥＤセル間でレーザーによってマイクロＬＥＤ又はサブマウント基板が損傷することを抑制できる高効率マイクロＬＥＤモジュールの製造方法を提供することにある。
上記課題を達成するためになされた本発明による高効率マイクロＬＥＤモジュールの製造方法は、サファイア基板上に半導体層を形成し、前記半導体層に複数のＬＥＤセルを形成し、一つのＬＥＤセルごとに一つの個別電極パッドが割り当てられるように複数の個別電極パッドを形成し、前記複数のＬＥＤセル全体の外周を取り囲む外周領域に共通電極パッドを形成することによってマイクロＬＥＤを準備する段階と、前記複数の個別電極パッドと１対１で対応する複数の個別電極と前記共通電極パッドに対応する共通電極を含むサブマウント基板を準備する段階と、前記複数の個別電極パッドと前記複数の個別電極との間が、複数の個別ボンディング連結部によって１対１で連結するように、そして前記共通電極パッドと前記共通電極との間が共通ボンディング連結部によって連結するように前記マイクロＬＥＤを前記サブマウント基板にマウンティングする段階と、前記マイクロＬＥＤと前記サブマウント基板との間に緩衝層を形成する段階と、前記サファイア基板と前記半導体層との間にレーザーを照射し、前記サファイア基板から前記半導体層を分離する段階と、を有し、前記緩衝層は、前記レーザーによって発生したエネルギーを少なくとも隣り合う各ＬＥＤセル間で吸収し、前記マイクロＬＥＤを準備する段階は、前記半導体層の一部分として、バッファー層としてのアンドープ半導体層、ｎ型半導体層、活性層、及びｐ型半導体層を形成し、前記半導体層を所定の深さだけエッチングし、複数のＬＥＤセルを分離するｎ型溝、及び前記複数のＬＥＤセル全体の外周を取り囲むｎ型外周領域を形成する段階と、前記複数のＬＥＤセルのそれぞれのｐ型半導体層上に前記個別電極パッドを形成し、前記ｎ型外周領域に前記共通電極パッドを形成する段階と、を含み、前記緩衝層は、前記複数の個別電極パッドと前記複数の個別電極との間を連結する内側ボンディング連結部の周囲を覆う内側部と、前記共通電極パッドと前記共通電極との間を連結する外側ボンディング連結部の周囲を覆う外側部と、を含み、前記緩衝層を形成する段階は、前記緩衝層が前記ｎ型半導体層と前記サファイア基板との間の境界を越えない高さで前記ｎ型半導体層の側面を覆うように前記緩衝層を形成することを特徴とする。
前記緩衝層は、前記マイクロＬＥＤの外周の側面を覆う最外周部を含むことが好ましい。
前記緩衝層を形成する段階は、前記複数のボンディング連結部を形成するためのソルダー（ｓｏｌｄｅｒ）が溶融及び硬化した後、液状又はゲル状の接着物質を前記マイクロＬＥＤと前記サブマウント基板との間に充填して硬化させることが好ましい。
前記マイクロＬＥＤを準備する段階は、前記個別電極パッドの端部の表面と前記共通電極パッドの端部の表面とが同一の平面上にあるように前記個別電極パッドと前記共通電極パッドを異なる厚さで形成する段階を含むことが好ましい。
前記マイクロＬＥＤを準備する段階は、前記個別電極パッド及び前記共通電極パッドを形成した後、前記個別電極パッドを露出させる第１パッド露出ホールと前記共通電極パッドを露出させる第２パッド露出ホールとを含む電気絶縁性セルカバー層を形成する段階をさらに含むことが好ましい。
前記サファイア基板から前記半導体層を分離する段階は、前記サファイア基板を通過して前記アンドープ半導体層に吸収される波長のレーザーを照射し、前記アンドープ半導体層と共に前記サファイア基板から前記半導体層を分離し、前記エピ層に残った前記アンドープ半導体層をエッチングして除去する段階を含むことが好ましい。
前記複数のボンディング連結部のそれぞれはソルダーを含み、前記マイクロＬＥＤを前記サブマウント基板にマウンティングする段階は、前記マイクロＬＥＤの上側から前記ＬＥＤセルを透過した後に前記個別電極パッドに到逹するレーザーで前記個別電極パッドを加熱し、前記個別電極パッドの温度上昇によって前記ソルダーを溶融させることが好ましい。
本発明に係るマイクロＬＥＤモジュールの製造方法によれば、マイクロＬＥＤとサブマウント基板との間に安定的な結合力を確保した後、マイクロＬＥＤのサファイア基板をレーザーリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ ＯＦＦ：ＬＬＯ）工程で除去し、サファイア基板によってもたらされ得る光抽出効率の低下を防止することができるという効果がある。
本発明の一実施形態に係るマイクロＬＥＤモジュールを説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤを製造する工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤを製造する工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤを製造する工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤを製造する工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤを製造する工程を説明するための断面図である。 本発明の一実施形態に係るサブマウント基板を準備する工程を説明するための断面図である。 （ａ）〜（ｇ）は、本発明の一実施形態に係るサブマウント基板にバンプを形成して準備する工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤモジュールの製造方法のマウンティング工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤモジュールの製造方法の緩衝層形成工程を説明するための断面図である。 本発明の一実施形態に係るマイクロＬＥＤモジュールの製造方法のサファイア基板分離工程を説明するための断面図である。 本発明の他の実施形態に係るマイクロＬＥＤモジュールを説明するための断面図である。
次に、本発明に係る高効率マイクロＬＥＤモジュール及びその製造方法を実施するための形態の具体例を図面を参照しながら説明する。
添付の各図及び各実施形態は、本発明の属する技術分野で通常の知識を有する者が容易に理解できるように簡略化して例示したものであるので、各図及び各実施形態が本発明の範囲を限定すると解釈してはならない。
図１を参照すると、本発明の一実施形態に係るマイクロＬＥＤモジュールは、マトリックス状に配列されて形成された複数のＬＥＤセル１３０を含む一つ以上のマイクロＬＥＤ１００と、マイクロＬＥＤ１００がマウンティングされるサブマウント基板２００とを含む。
マイクロＬＥＤ１００は、外周縁部領域側に一つ以上の共通電極パッド１４０を備えており、内側にはマトリックス配列の各ＬＥＤセル１３０のそれぞれに対応する複数の個別電極パッド１５０が形成される。
サブマウント基板２００は、共通電極パッド１４０及び個別電極パッド１５０に対応するように形成されたパッド型電極（２４０、２４０’）を含む。
本明細書に記載の用語において、個別電極パッドは、一つのＬＥＤセルに備えられたｎ型半導体層又はｐ型半導体層に個別的に接続された電極パッドを意味し、共通電極パッドは、複数のＬＥＤセルのｎ型又はｐ型半導体層に共通的に接続される電極パッドを意味する。
マイクロＬＥＤ１００は、各半導体層の成長基板であるサファイア基板が分離、除去された第１面、及びその反対側の第２面を有するｎ型半導体層１３２を含む。
また、マイクロＬＥＤ１００は、ｎ型半導体層１３２の第２面に行列配列で配置されている複数のＬＥＤセル１３０を含む。
複数のＬＥＤセル１３０は、ｎ型半導体層１３２から一方向に順次成長された活性層１３３及びｐ型半導体層１３４を含む。
ｎ型半導体層１３２は、第２面で活性層１３３に向けて突出部を含むことができ、この場合、活性層１３３は、ｎ型半導体層１３２の突出部とｐ型半導体層１３４との間に介在する。
第１面は、サファイア基板、及びその格子不整合の緩和のためにサファイア基板とｎ型半導体層１３２との間に形成されたバッファー層又はアンドープ半導体層（図示せず）が除去され、ｎ型半導体層１３２が露出した面である。
上記のような構造により、各ＬＥＤセル１３０全体の周辺を取り囲む外周部にｎ型半導体層１３２を露出させるｎ型外周領域が形成され、隣り合う各ＬＥＤセル１３０間にはｎ型半導体層１３２を露出させるｎ型溝が形成される。
ｎ型外周領域及びｎ型溝は、ｎ型半導体層１３２に形成されていた活性層１３３及びｐ型半導体層１３４が除去され、ｎ型半導体層１３２が露出した部分である。
また、マイクロＬＥＤ１００は、複数のＬＥＤセル１３０及びｎ型半導体層１３２の露出面を覆うように形成された電気絶縁性のセルカバー層１６０を含み、セルカバー層１６０は、各電極パッド（１４０、１５０）を露出させる各パッド露出ホールを含む。
パッド露出ホールは、各ＬＥＤセル１３０のそれぞれのｐ型の個別電極パッド１５０を露出させる複数の第１パッド露出ホールと、ｎ型の共通電極パッド１４０を露出させる一つ以上の第２パッド露出ホールとを含む。
サブマウント基板２００は、マイクロＬＥＤ１００に備えられた複数のＬＥＤセル１３０に相応する複数のＣＭＯＳセル（図示せず）と、マイクロＬＥＤ１００の各電極パッドに対応する複数の電極（２４０、２４０’）とを含むアクティブマトリックス基板であることが好ましい。
また、サブマウント基板２００側には電極（２４０、２４０’）を覆うように電気絶縁性の電極カバー層が形成され、電極カバー層は、電極（２４０、２４０’）を露出させる電極露出ホールを含む。
また、本実施形態に係るマイクロＬＥＤモジュールは、サブマウント基板２００側の各電極（２４０’、２４０）のそれぞれをマイクロＬＥＤ１００側の各電極パッド（１４０、１５０）に連結する複数のボンディング連結部（２７０、２６０）を含む。
本実施形態において、複数のボンディング連結部（２７０、２６０）のそれぞれは、サブマウント基板２００の各電極のそれぞれに連結された状態で垂直方向に突出したバンプ（２７０又は２６０）を含む。
本実施形態において、バンプ（２７０、２６０）のそれぞれは、Ｃｕピラー（２７２、２６２）と、Ｃｕピラー（２７２、２６２）の上端に形成されたソルダー（２７４、２６４）とを含む。
Ｃｕピラーを含むバンプ（２７０、２６０）の代わりに、他の金属材料を含むバンプが用いられてもよい。
ソルダー（２７４、２６４）は、ＳｎＡｇソルダー材料で形成されたものであって、元々半球形態を維持するが、半溶融状態でパッド露出ホールに挿入された後で圧縮され、パッド露出ホール内で変形した状態で電極パッド（１４０、１５０）に接合される。
ソルダー（２６４、２７４）は、半溶融状態でパッド露出ホールに一部挿入された後で硬化されるので、滑ることなく正確な位置でＣｕピラー（２６２、２７２）と電極パッド（１５０、１４０）との間を堅固に固定する。
圧縮変形後に硬化されたソルダー（２６４、２７４）は、パッド露出ホール内に挿入され、パッド露出ホールの直径又は最大幅と同一の直径又は最大幅を有する内部ソルダー部と、パッド露出ホールの外側でパッド露出ホールの周辺のセルカバー層１６０の表面に接している外部ソルダー部とを含む。
また、本実施形態に係るマイクロＬＥＤモジュールは、マイクロＬＥＤ１００とサブマウント基板２００との間にエネルギー吸収層としての機能をする緩衝層７００を含む。
緩衝層７００は、例えば、エポキシ又はシリコーンなどのように接着力を有する絶縁性接着材料で形成されたものであって、少なくともマイクロＬＥＤ１００がサブマウント基板２００にマウンティングされた後、レーザーリフトオフ工程によってマイクロＬＥＤ１００のｎ型半導体層１３２からサファイア基板を分離、除去しようとするとき、マイクロＬＥＤ１００とサブマウント基板２００との間の結合力を強化させる一方、隣り合う各ＬＥＤセル１３０間でサブマウント基板２００の回路が損傷し、マイクロＬＥＤ１００のＬＥＤセルのないエピ層が損傷することを防止する。
緩衝層７００がない場合は、レーザーによって薄い厚さのエピ層が損傷するおそれがあり、レーザーがそのエピ層を容易に通過し、サブマウント基板２００の回路などを損傷させる恐れがある。
また、緩衝層７００は、エネルギーを吸収する役割と共に、上述したように、マイクロＬＥＤ１００とサブマウント基板２００との間の結合力をさらに強化する。
レーザーリフトオフ工程時、マイクロＬＥＤ１００とサブマウント基板２００との間に加えられる引張力を、緩衝層７００によって補強されたサブマウント基板２００とマイクロＬＥＤ１００との間の結合力より小さくすることによって、サファイア基板が安定的に分離される。
緩衝層７００は、マイクロＬＥＤ１００とサブマウント基板２００との間に全体的に充填され、電極パッド（１５０、１４０）と電極（２４０、２４０’）とを連結する各ボンディング連結部（２６０、２７０）のそれぞれの側面を全体的に覆う。
また、緩衝層７００は内側部７１０及び外側部７２０を含み、内側部７１０は、個別電極パッド１５０と個別電極２４０との間を連結する各内側のボンディング連結部２６０の周囲を覆っており、外側部７２０は、共通電極パッド１４０があるｎ型半導体層露出領域で共通電極パッド１４０と共通電極２４０’との間を連結する外側のボンディング連結部２７０の周囲を覆っている。
また、サブマウント基板２００は、マイクロＬＥＤ１００がマウンティングされる領域の外周に空の領域を含む。
そして、緩衝層７００は、サブマウント基板２００の外周の空の領域上でマイクロＬＥＤ１００全体の外周の側面を覆う最外周部７３０をさらに含むことが好ましい。
緩衝層７００の最外周部７３０は、ｎ型半導体層１３２からサファイア基板が分離、除去されると、分離面を越えない高さでｎ型半導体層１３２の側面を覆っている。
以下では、マイクロＬＥＤ製造工程、及びマイクロＬＥＤをサブマウント基板にマウンティングする工程に対して順次説明する。
≪マイクロＬＥＤの製造≫
以下、図２ａ〜図２ｅを参照してマイクロＬＥＤを製造する工程に対して説明する。
まず、図２ａに示すように、熱膨張係数が約７．６μｍｍ−１Ｋである成長基板であるサファイア基板１３１の主面上にバッファー層（又はアンドープ半導体層）１３１ａ、ｎ型半導体層１３２、活性層１３３、及びｐ型半導体層１３４を含むエピ層が順次形成する。
次に、図２ｂに示すように、マスクパターンを用いてエピ層を所定の深さだけエッチングし、各ＬＥＤセル１３０を分離する各ｎ型溝１０１と、少なくとも各ＬＥＤセル１３０の外周を取り囲むｎ型外周領域１０２とを形成し、これによって、ｎ型半導体層１３２上に活性層１３３及びｐ型半導体層１３４を全て含む複数のＬＥＤセル１３０を形成する。
そして、ｎ型半導体層１３２と活性層１３３との間、活性層１３３とｐ型半導体層１３４との間、及びｐ型半導体層１３４の露出表面上には任意の各機能を行う他の半導体層が介在し得る。
次に、図２ｃに示すように、各ＬＥＤセル１３０のそれぞれのｐ型半導体層１３４上にｐ型個別電極パッド１５０を形成し、ｎ型半導体層１３２の露出領域１０２のうち外周領域にｎ型共通電極パッド１４０を形成する。
ｐ型個別電極パッド１５０とｎ型共通電極パッド１４０の厚さを異ならせることによって、ｐ型半導体層１３４とｎ型半導体層１３２との高さの差を補償し、これによって、ｐ型個別電極パッド１５０の端部の表面とｎ型共通電極パッド１４０の端部の表面とを同一の平面上に一致させる。
次に、図２ｄに示すように、各ＬＥＤセル１３０及びｎ型半導体層１３２の露出領域（ｎ型外周領域及びｎ型溝）を全て覆うように電気絶縁性セルカバー層１６０を形成する。
次に、図２ｅに示すように、ｐ型個別電極パッド１５０を露出させる第１パッド露出ホール１６２、及びｎ型共通電極パッド１４０を露出させる第２パッド露出ホール１６４を形成する。
第１パッド露出ホール１６２及び第２パッド露出ホール１６４は、マスクパターンを用いたエッチングによって形成され得る。
本実施形態において、電気絶縁性セルカバー層１６０は、各ＬＥＤセル１３０の断面プロファイルに沿ってほぼ一定の厚さで形成し、隣り合うＬＥＤセル１３０間の谷１０１の幅及び深さを減少させるが、その谷をそのまま維持させることが分かる。
しかし、電気絶縁性セルカバー層１６０が谷１０１を完全に埋めるように形成してもよい。
製造されたマイクロＬＥＤ１００のＬＥＤセル１３０のサイズは、数μｍ〜数十μｍのサイズ、より好ましくは、５μｍ以下であることが好ましく、よって、各ＬＥＤセル１３０に形成されたｐ型個別電極パッド１５０のサイズは５μｍ未満であることが好ましい。
≪サブマウント基板の準備及びバンプの形成≫
まず、図３を参照すると、ピラーバンプ形成段階前に、約１５，０００μｍ×１０，０００μｍのサイズを有し、各ＬＥＤセルに対応する各ＣＭＯＳセルが形成されたＳｉ基盤のサブマウント基板２００を準備する。
サブマウント基板２００は、上述した複数のＬＥＤセルに相応する複数のＣＭＯＳセルと、マイクロＬＥＤの各ｐ型電極パッドに対応する複数の個別電極２４０と、マイクロＬＥＤのｎ型電極パッドに対応する共通電極２４０’とを含む。
サブマウント基板２００は、Ｓｉ基盤の基板母材２０１上に行列状に配列されて形成され、各ＣＭＯＳセルと連結される複数の電極（２４０、２４０’）と、各電極（２４０、２４０’）を覆うように形成された絶縁性電極カバー層２５０とを含み、この絶縁性電極カバー層２５０には各個別電極２４０を露出させる各電極露出ホール２５２を形成する。
一方、バンプを形成する工程は、第１洗浄段階、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）形成段階、フォトリソグラフィ段階、スカム（ｓｃｕｍ）除去段階、Ｃｕプレーティング段階、ソルダー金属プレーティング段階、フォトレジスト除去段階、ＵＢＭエッチング段階、第２洗浄段階、リフロー段階、及び第３洗浄段階を含み得る。
第１洗浄段階は、スクラバーを用いて図４の（ａ）のように導入されたサブマウント基板２００に対して洗浄を行う。
サブマウント基板２００は、ＣＭＯＳ工程によってＣＭＯＳセルが形成された基板母材２０１にＡｌ又はＣｕ材料によって形成されたパッド型電極２４０と、電極２４０の一領域を露出させる電極露出ホール２５２を備えた状態で基板母材２０１に形成された電極カバー層２５０とを含む。
ＵＢＭ形成段階は、図４の（ｂ）に示すように、電極２４０とＣｕピラーとの間の接着性を高め、ソルダーの拡散を防止するためのＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）２６１を電極カバー層２５０及び電極２４０を覆うようにサブマウント基板２００上に形成する。
本実施形態において、ＵＢＭ２６１は、Ｔｉ／Ｃｕ積層構造で形成されるものであって、該当の金属のスパッタリングによって形成され得る。
ここで、ＵＢＭ２６１は、広い意味で電極２４０の一部であり得るという点に留意する。
フォトリソグラフィ段階は、図４の（ｃ）に示すように、サブマウント基板２００上のＵＢＭ２６１を全体的に覆うように感光性のフォトレジスト（Ｐｈｏｔｏｒｅｓｉｓｔ）３００を形成した後、その上にマスクパターン（図示せず）を載せてから光を加えることによって、電極２４０の直上のＵＢＭ２６１の一領域のみを露出させる電極露出ホール３０２を形成する。
次に、フォトリソグラフィ段階の遂行中に発生したスカム（ｓｃｕｍ）を除去するスカム除去段階が行われる。
次に、Ｃｕプレーティング段階及びソルダー金属プレーティング段階を順次行い、図４の（ｄ）に示すように、まず、フォトレジスト３００の電極露出ホール３０２を介してＣｕをプレーティング（めっき）することによってＣｕピラー２６２を形成し、Ｃｕピラー２６２上にソルダー金属としてＳｎＡｇをプレーティングし、ＳｎＡｇソルダー２６４を一定厚さの層状に形成する。
本明細書において、Ｃｕは、Ｃｕ又はＣｕを含むＣｕ合金であり得ることに留意する。
次に、フォトレジスト除去段階を行い、図４の（ｅ）に示すように、Ｃｕピラー２６２及びソルダー２６４を含むバンプの上面及び側面が露出する。
次に、ＵＢＭエッチング段階を行い、図４の（ｆ）に示すように、Ｃｕピラー２６２の直下領域に位置するＵＢＭ２６１を除いた残りのＵＢＭをエッチングで除去する。
次に、残留物を除去する第２洗浄段階が行う。
ＵＢＭエッチング段階後、サブマウント基板２００の電極２４０上のＵＢＭ２６１上にＣｕピラー２６２及びソルダー２６４が順次積層されたバンプ２６０が形成される。
次に、リフロー段階を行い、層状のソルダー２６４が溶融した後で硬化させ、そのソルダー２６４が図４の（ｇ）に示す半球状又は半円断面形状に形成する。
このとき、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ：ＲＴＰ）が有用に利用可能である。
次に、リフロー段階後に再び残留物を除去する第３洗浄段階を行う。
サブマウント基板２００上の各Ｃｕピラーを含むバンプ２６０の間隔は、Ｃｕピラー２６２の直径とほぼ同一であることが好ましく、Ｃｕピラーを含むバンプ２６０の間隔が５μｍを超えないことが好ましい。
Ｃｕピラーを含むバンプ２６０の間隔が５μｍを超えると、Ｃｕピラーを含むバンプ２６０の直径及びそれに相応するＬＥＤセルのサイズも大きくなるべきであるので、マイクロＬＥＤを含むディスプレイ装置の精密度を低下させるようになる。
≪マウンティング≫
図５に示すように、２．６μｍｍ−１Ｋの熱膨張係数を有するＳｉ基板母材を基盤とするサブマウント基板２００と、Ｓｉ基板母材の熱膨張係数の約２．５倍に至る７．６μｍｍ−１Ｋの熱膨張係数を有するサファイア基板１３１を基盤としたマイクロＬＥＤ１００との間でフリップチップボンディングを行う。
上述したように、サブマウント基板２００は、マイクロＬＥＤ１００の各電極パッド１５０に対応するように設けられた複数の電極を含み、複数の電極のそれぞれには、Ｃｕピラー（２６２、２７２）及びＳｎＡｇソルダー（２６４、２７４）で構成されたバンプ（２６０、２７０）が予め形成されている。
上記のようなバンプを用いてマイクロＬＥＤ１００をサブマウント基板２００にフリップチップボンディングすることによって、マイクロＬＥＤ１００の各電極パッド１５０がサブマウント基板２００の各電極と連結する。
マイクロＬＥＤ１００とサブマウント基板２００との間のソルダー２６４、より具体的には、マイクロＬＥＤ１００の各ＬＥＤセル１３０に形成された電極パッド１５０とサブマウント基板２００との間に介在するバンプ２６０のソルダー２６４が加熱され、マイクロＬＥＤ１００とサブマウント基板２００とをフリップチップボンディングする。
本発明の実施形態によれば、マイクロＬＥＤ１００の上側でＬＥＤセル１３０を透過した後、ＬＥＤセル１３０に形成された電極パッド１５０まで到逹するレーザーで電極パッド１５０を加熱し、その電極パッド１５０の温度上昇により、ソルダー２６４が溶融された後で固まるようにするボンディング方式が非常に有効に利用可能である。
≪緩衝層の形成≫
次に、図７に示すように、マイクロＬＥＤ１００とサブマウント基板２００との間に緩衝層７００を形成する。
緩衝層７００は、複数のボンディング連結部を形成するためのソルダーが溶融及び硬化された後、エポキシ又はシリコーン接着剤のように接着性を有する液状又はゲル状の接着物質をマイクロＬＥＤ１００とサブマウント基板２００との間に充填した後、硬化させて形成する。
緩衝層７００は、以下で詳細に説明するように、マイクロＬＥＤ１００がサブマウント基板２００にマウンティングされた後、レーザーリフトオフ工程によってマイクロＬＥＤ１００のｎ型半導体層１３２からサファイア基板及びバッファー層（又はアンドープ半導体層）１３１ａを分離、除去しようとするとき、ＬＥＤセル１３０のない領域、すなわち、隣り合う各ＬＥＤセル１３０間の領域及びＬＥＤセル１３０の周辺のｎ型領域に到逹するレーザーのエネルギーを吸収し、そのエネルギーによる発熱により、サブマウント基板２００の回路及びマイクロＬＥＤ１００のエピ層が損傷することを抑制する。
さらに、緩衝層７００は、レーザーリフトオフ工程によってマイクロＬＥＤ１００のｎ型半導体層１３２からサファイア基板及びバッファー層（又はアンドープ半導体層）１３１ａを分離、除去しようとするとき、マイクロＬＥＤ１００とサブマウント基板２００との間の結合力を強化させる結合力強化層としての役割もすることができる。
本発明の実施形態によると、レーザーリフトオフ工程時、マイクロＬＥＤ１００とサブマウント基板２００との間に加えられる引張力を、緩衝層７００によって補強されたサブマウント基板２００とマイクロＬＥＤ１００との間の結合力より小さくすることによって、サファイア基板が安定的に分離され得る。
緩衝層７００は、マイクロＬＥＤ１００とサブマウント基板２００との間に全体的に充填され、電極パッド（１５０、１４０）と電極（２４０、２４０’）とを連結する各ボンディング連結部（２６０、２７０）のそれぞれの側面を全体的に覆う。
また、緩衝層７００は、内側部７１０及び外側部７２０を含み、内側部７１０は、個別電極パッド１５０と個別電極２４０との間を連結する各内側のボンディング連結部２６０の周囲を覆っており、外側部７２０は、共通電極パッド１４０があるｎ型半導体層露出領域で共通電極パッド１４０と共通電極２４０’との間を連結する外側のボンディング連結部２７０の周囲を覆う。
また、サブマウント基板２００は、マイクロＬＥＤ１００がマウンティングされる領域の外周に空の領域を含む。
そして、緩衝層７００は、サブマウント基板２００の外周の空の領域上でマイクロＬＥＤ１００の外周の側面、より具体的には、ｎ型半導体層１３２の外周の側面を部分的に覆う。
緩衝層７００の最外周部７３０は、ｎ型半導体層１３２とサファイア基板１３１との間の境界を越えない高さでｎ型半導体層１３２の側面を覆っている。
緩衝層７００の一部がサファイア基板１３１と接する場合は、サファイア基板１３１の分離が難しくなる可能性があるので、緩衝層７００の高さはサファイア基板１３１と接しない高さに定められるべきである。
緩衝層７００の最外周部７３０は、複数のＬＥＤセル１３０の周辺でＬＥＤセル無しで存在するｎ型領域のエピ層がレーザーによって損傷したり、又はそのｎ型領域のエピ層を透過したレーザーがサブマウント基板上の回路を加熱することによってサブマウント基板が損傷することを防止する。
≪サファイア基板の除去≫
サブマウント基板２００上にマイクロＬＥＤ１００がマウンティングされ、このマイクロＬＥＤ１００とサブマウント基板２００との間に緩衝層７００が介在した状態で、サファイア基板１３１とｎ型半導体層１３２との間にあるバッファー層（又はアンドープ半導体層）１３１ａにレーザーを吸収させ、サファイア基板１３１を分離、除去するレーザーリフト工程を行う。
レーザーは、サファイア基板１３１を介して（例えば、ＧａＮ）バッファー層（又はアンドープ半導体層）１３１ａに照射される。レーザーは、（ＧａＮ）バッファー層又はアンドープ（ＧａＮ）層１３１ａに吸収されるが、サファイア基板１３１には吸収されない。
（ＧａＮ）バッファー層又はアンドープ（ＧａＮ）層１３１ａに吸収されたレーザーによって（ＧａＮ）バッファー層又はアンドープ（ＧａＮ）層１３１ａが液体−ＧａとＮ２とに分解され、これによって、サファイア基板１３１をマイクロＬＥＤ１００から分離することができる。
このとき、緩衝層７００は、レーザーリフトオフ工程によってマイクロＬＥＤ１００のｎ型半導体層１３２からサファイア基板１３１を分離するとき、レーザーによって発生したエネルギーを、主にＬＥＤセルが存在しない領域で吸収し、マイクロＬＥＤ１００及びサブマウント基板２００がレーザーによって損傷することを防止する一方、さらに、マイクロＬＥＤ１００とサブマウント基板２００との間の結合力を強化させる。
レーザーリフトオフ工程時、マイクロＬＥＤ１００とサブマウント基板２００との間に加えられる引張力を、緩衝層７００によって補強されたサブマウント基板２００とマイクロＬＥＤ１００との間の結合力より小さくすることによって、サファイア基板を安定的に分離させることができる。
〔他の実施形態〕
図８は、本発明の他の実施形態に係るマイクロＬＥＤモジュールを説明するための断面図であって、これを参照すると、サファイア基板１３１の除去により、バッファー層又はアンドープ半導体層１３１ａの一部が除去され、バッファー層又はアンドープ半導体層１３１ａの一部はｎ型半導体層１３２に残っている。
すなわち、上述した実施形態においては、サファイア基板１３１の除去によってｎ型半導体層１３２が露出するが、本実施形態では、サファイア基板１３１の除去によってバッファー層又はアンドープ半導体層１３１ａが露出する。
代案的には、レーザーにより、バッファー層又はアンドープ半導体層と共にサファイア基板を除去し、エピ層に残ったバッファー層又はアンドープ半導体層をエッチングして除去してもよい。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１００ マイクロＬＥＤ
１３０ ＬＥＤセル
１３１ サファイア基板
１３１ａ バッファー層（又はアンドープ半導体層）
１３２ ｎ型半導体層
１３３ 活性層
１３４ ｐ型半導体層
１４０ ｎ型共通電極パッド
１５０ ｐ型個別電極パッド
１６０ 電気絶縁性セルカバー層
１６２、１６４ （第１、第２）パッド露出ホール
２００ サブマウント基板
２０１ 基板母材
２４０ 個別電極
２４０’ 共通電極
２５０ 絶縁性電極カバー層
２５２ 電極露出ホール
２６０、２７０ ボンディング連結部（バンプ）
２６１ ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）
２６２、２７２ Ｃｕピラー
２６４、２７４ ソルダー
３００ フォトレジスト
３０２ 電極露出ホール
７００ 緩衝層
７１０ 内側部
７２０ 外側部
７３０ 最外周部

Claims (7)

  1. サファイア基板上に半導体層を形成し、前記半導体層に複数のＬＥＤセルを形成し、一つのＬＥＤセルごとに一つの個別電極パッドが割り当てられるように複数の個別電極パッドを形成し、前記複数のＬＥＤセル全体の外周を取り囲む外周領域に共通電極パッドを形成することによってマイクロＬＥＤを準備する段階と、
    前記複数の個別電極パッドと１対１で対応する複数の個別電極と前記共通電極パッドに対応する共通電極を含むサブマウント基板を準備する段階と、
    前記複数の個別電極パッドと前記複数の個別電極との間が、複数の個別ボンディング連結部によって１対１で連結するように、そして前記共通電極パッドと前記共通電極との間が共通ボンディング連結部によって連結するように前記マイクロＬＥＤを前記サブマウント基板にマウンティングする段階と、
    前記マイクロＬＥＤと前記サブマウント基板との間に緩衝層を形成する段階と、
    前記サファイア基板と前記半導体層との間にレーザーを照射し、前記サファイア基板から前記半導体層を分離する段階と、を有し、
    前記緩衝層は、前記レーザーによって発生したエネルギーを少なくとも隣り合う各ＬＥＤセル間で吸収し、
    前記マイクロＬＥＤを準備する段階は、前記半導体層の一部分として、バッファー層としてのアンドープ半導体層、ｎ型半導体層、活性層、及びｐ型半導体層を形成し、前記半導体層を所定の深さだけエッチングし、複数のＬＥＤセルを分離するｎ型溝、及び前記複数のＬＥＤセル全体の外周を取り囲むｎ型外周領域を形成する段階と、
    前記複数のＬＥＤセルのそれぞれのｐ型半導体層上に前記個別電極パッドを形成し、前記ｎ型外周領域に前記共通電極パッドを形成する段階と、を含み、
    前記緩衝層は、前記複数の個別電極パッドと前記複数の個別電極との間を連結する内側ボンディング連結部の周囲を覆う内側部と、
    前記共通電極パッドと前記共通電極との間を連結する外側ボンディング連結部の周囲を覆う外側部と、を含み、
    前記緩衝層を形成する段階は、前記緩衝層が前記ｎ型半導体層と前記サファイア基板との間の境界を越えない高さで前記ｎ型半導体層の側面を覆うように前記緩衝層を形成することを特徴とする高効率マイクロＬＥＤモジュールの製造方法。
  2. 前記緩衝層は、前記マイクロＬＥＤの外周の側面を覆う最外周部を含むことを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
  3. 前記緩衝層を形成する段階は、前記複数のボンディング連結部を形成するためのソルダー（ｓｏｌｄｅｒ）が溶融及び硬化した後、液状又はゲル状の接着物質を前記マイクロＬＥＤと前記サブマウント基板との間に充填して硬化させることを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
  4. 前記マイクロＬＥＤを準備する段階は、前記個別電極パッドの端部の表面と前記共通電極パッドの端部の表面とが同一の平面上にあるように前記個別電極パッドと前記共通電極パッドを異なる厚さで形成する段階を含むことを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
  5. 前記マイクロＬＥＤを準備する段階は、前記個別電極パッド及び前記共通電極パッドを形成した後、前記個別電極パッドを露出させる第１パッド露出ホールと前記共通電極パッドを露出させる第２パッド露出ホールとを含む電気絶縁性セルカバー層を形成する段階をさらに含むことを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
  6. 前記サファイア基板から前記半導体層を分離する段階は、前記サファイア基板を通過して前記アンドープ半導体層に吸収される波長のレーザーを照射し、前記アンドープ半導体層と共に前記サファイア基板から前記半導体層を分離し、エピ層に残った前記アンドープ半導体層をエッチングして除去する段階を含むことを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
  7. 前記複数のボンディング連結部のそれぞれはソルダーを含み、
    前記マイクロＬＥＤを前記サブマウント基板にマウンティングする段階は、前記マイクロＬＥＤの上側から前記ＬＥＤセルを透過した後に前記個別電極パッドに到逹するレーザーで前記個別電極パッドを加熱し、前記個別電極パッドの温度上昇によって前記ソルダーを溶融させることを特徴とする請求項１に記載の高効率マイクロＬＥＤモジュールの製造方法。
JP2018015036A 2017-11-24 2018-01-31 高効率マイクロｌｅｄモジュールの製造方法 Active JP6499778B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170158825A KR102456882B1 (ko) 2017-11-24 2017-11-24 고효율 마이크로 엘이디 모듈의 제조방법
KR10-2017-0158825 2017-11-24

Publications (2)

Publication Number Publication Date
JP6499778B1 true JP6499778B1 (ja) 2019-04-10
JP2019096854A JP2019096854A (ja) 2019-06-20

Family

ID=66092697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018015036A Active JP6499778B1 (ja) 2017-11-24 2018-01-31 高効率マイクロｌｅｄモジュールの製造方法

Country Status (4)

Country Link
US (1) US10847506B2 (ja)
JP (1) JP6499778B1 (ja)
KR (1) KR102456882B1 (ja)
WO (1) WO2019103291A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864031A (zh) * 2019-05-06 2020-10-30 上海集耀电子有限公司 一种led点光源
CN114141914A (zh) * 2021-12-01 2022-03-04 东莞市中麒光电技术有限公司 衬底剥离方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
KR102271392B1 (ko) 2019-08-12 2021-06-30 (주)에이피텍 회전형 솔더 페이스트 도포 장치 및 이를 이용한 모듈 제조 방법
CN112992964B (zh) * 2020-04-09 2023-07-07 镭昱光电科技(苏州)有限公司 发光二极管结构及其制造方法
CN111462648A (zh) * 2020-04-23 2020-07-28 厦门乾照半导体科技有限公司 一种Micro-LED显示设备、显示面板及其制作方法
TWI775194B (zh) 2020-10-26 2022-08-21 錼創顯示科技股份有限公司 微型發光二極體顯示器
CN114823771A (zh) * 2021-04-20 2022-07-29 友达光电股份有限公司 半导体装置以及显示装置
KR20230001716A (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법
CN113539127B (zh) * 2021-07-09 2023-04-11 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188939A (en) * 1981-05-15 1982-11-20 Matsushita Electric Ind Co Ltd High-frequency heater
JPH08330633A (ja) * 1995-05-29 1996-12-13 Kyocera Corp 半導体発光装置
JPH09153644A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体表示装置
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US8062916B2 (en) * 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
KR20120002130A (ko) * 2010-06-30 2012-01-05 서울옵토디바이스주식회사 플립칩형 발광 소자 및 그 제조 방법
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
JP6398222B2 (ja) * 2013-02-28 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法
JP6136649B2 (ja) * 2013-06-28 2017-05-31 日亜化学工業株式会社 発光素子及び発光装置
KR101513641B1 (ko) * 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
JP2015061010A (ja) * 2013-09-20 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
US10714464B2 (en) * 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864031A (zh) * 2019-05-06 2020-10-30 上海集耀电子有限公司 一种led点光源
CN114141914A (zh) * 2021-12-01 2022-03-04 东莞市中麒光电技术有限公司 衬底剥离方法

Also Published As

Publication number Publication date
US20190164947A1 (en) 2019-05-30
JP2019096854A (ja) 2019-06-20
KR20190060525A (ko) 2019-06-03
WO2019103291A1 (ko) 2019-05-31
US10847506B2 (en) 2020-11-24
KR102456882B1 (ko) 2022-10-21

Similar Documents

Publication Publication Date Title
JP6499778B1 (ja) 高効率マイクロｌｅｄモジュールの製造方法
JP5378130B2 (ja) 半導体発光装置
JP4686625B2 (ja) 半導体発光装置の製造方法
JP6110889B2 (ja) チップパッケージおよびその製造方法
US8786065B2 (en) Substrate, light emitting device and method for manufacturing substrate
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
WO2014181766A1 (ja) 半導体装置及び半導体装置の製造方法
US20180135185A1 (en) Fabrication method of substrate having electrical interconnection structures
JP2012227470A (ja) 半導体発光装置及びその製造方法
US9735325B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008258383A (ja) 半導体装置及びその製造方法
JP2010141176A (ja) 発光装置及びその製造方法
JP2012015438A (ja) 半導体発光装置
TWI567894B (zh) 晶片封裝
JPWO2018122995A1 (ja) 薄膜キャパシタ、および半導体装置
JP2015018870A (ja) 半導体装置の製造方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP6287624B2 (ja) 発光装置及び発光装置の製造方法
JP5205502B2 (ja) 半導体発光装置
JP4865101B2 (ja) 半導体発光装置
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
JP4719323B2 (ja) 半導体発光装置の製造方法
KR102688975B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP2022036385A (ja) 発光装置及び発光装置の製造方法
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180131

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190315

R150 Certificate of patent or registration of utility model

Ref document number: 6499778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250