JP6432412B2 - スイッチング素子の駆動装置 - Google Patents
スイッチング素子の駆動装置 Download PDFInfo
- Publication number
- JP6432412B2 JP6432412B2 JP2015062521A JP2015062521A JP6432412B2 JP 6432412 B2 JP6432412 B2 JP 6432412B2 JP 2015062521 A JP2015062521 A JP 2015062521A JP 2015062521 A JP2015062521 A JP 2015062521A JP 6432412 B2 JP6432412 B2 JP 6432412B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- terminal
- current detection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 88
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000005283 ground state Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 101150088150 VTH2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Description
図1に示すように、インバータ回路1は、6個のNチャネルMOSFET2(U,V,W/X,Y,Z)を3相ブリッジ接続して構成されている。インバータ回路1の正側電源線3(+),負側電源線3(−)には、高圧直流電源であるバッテリ4の正側端子,負側端子がそれぞれ接続されている。
センスFET6→端子SE→電流検出抵抗18→FET22
→コンデンサ10→負側電源線3(−)
の経路で流れる。よって、A/Dコンバータ19は、端子SEの仮想接地電位(0V)を基準とする電流検出抵抗18による電圧降下量を、正電流の値としてA/D変換できる。
コンデンサ10→端子ICGND→バッテリ8→レギュレータ20
→FET21→電流検出抵抗18→センスFET6の寄生ダイオード6D
の経路で流れる。よって、A/Dコンバータ19は、端子SEの仮想接地電位を基準とする電流検出抵抗18による電圧上昇量を負電流の値としてA/D変換できる。尚、A/Dコンバータ19がA/D変換した電流のデータは、図示しない上位の制御装置に対して、例えばシリアル通信などにより送信される。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図5に示すように、第2実施形態の駆動装置41は、もう1つのコンパレータ42(第2過電流検出回路)を備えている。コンパレータ42の反転入力端子はA/Dコンバータ19の入力端子に接続されており、非反転入力端子には、回路グランドICGNDを電位基準とする閾値電圧VTH2が与えられている。そして、コンパレータ42の出力端子は、駆動信号生成部43が備えるもう1つの制御信号端子に接続されている。すなわち、コンパレータ42は、電流検出抵抗18の端子電圧を閾値電圧VTH2と比較して過電流検出を行う。
図7に示すように、第3実施形態の駆動装置51は、第1実施形態の駆動装置7をベースとし、A/Dコンバータ19の入力端子と端子PGNDとの間に常閉型のスイッチ回路52(SW1)を備えている。制御信号出力部31に替わる制御信号出力部53には、外部より端子IDTを介して電流検出タイミングを示す検出信号が入力されている。そして、制御信号出力部53は、検出信号がイネーブルになると、スイッチ回路52をオフするように制御信号を出力する。また、オペアンプ23は、検出信号がディスエーブルであれば、制御信号出力部53が出力する制御信号によって動作を停止しており、同信号がイネーブルになる期間のみ動作する。
図9に示すように、第4実施形態の駆動装置61は、第3実施形態の駆動装置51において、電流検出抵抗18とスイッチ回路52との間に、電圧調整用の抵抗素子62を接続した構成である。次に、第4実施形態の作用について説明する。図10に示すように、第3実施形態と同様に期間aではスイッチ回路52がオンしているので、端子SEの電位は、基準グランドPGNDを電位基準とする抵抗素子62及び電流検出抵抗18の直列抵抗値に応じた電圧となる。そして、過電流検出を行う期間bではスイッチ回路52がオフしてオペアンプ23が動作するので、第3実施形態の場合と同様になる。
図11に示すように、第5実施形態の駆動装置71は、第4実施形態の駆動装置61において、コンパレータ34に閾値電圧を付与するための電源として、可変電源72(閾値変更手段)を用いている。そして、可変電源72の出力電圧を、スイッチ回路52のオフ制御を行う信号によって制御する。図12に示すように、期間aにおける閾値電圧をVTHONとすると、期間bにおける閾値電圧をVTHOFF(<VTHON)とするように変化させる。
スイッチング素子はMOSFETに限ることはない。例えば駆動用スイッチング素子については、電圧駆動型のスイッチング素子であれば良い。したがって、寄生ダイオードを有する素子に限らず、還流電流を通電させるためのダイオードは素子に外付けされていても良い。
Claims (5)
- 駆動用スイッチング素子(2X),及び非電位基準側導通端子が前記駆動用スイッチング素子と共通に接続され、前記駆動用スイッチング素子に流れる電流を所定の分流比で流す電流検出用スイッチング素子(6)に駆動信号を出力する駆動回路(9)と、
一端が前記電流検出用スイッチング素子の電位基準側導通端子に接続される電流検出用抵抗(18)と、
基準グランドと入力電源の負側端子である回路グランドとの間に接続されるコンデンサ(10)を有し、正側端子が入力電源に接続され、電圧出力端子が前記基準グランドに接続されることで、前記回路グランドに接続されている自身の負側端子に負電圧を出力する第1電源回路(17)と、
非反転入力端子が前記電流検出用スイッチング素子の電位基準側導通端子に接続され、反転入力端子が前記基準グランドを介して前記駆動用スイッチング素子の電位基準側導通端子に接続されるオペアンプ(23)と、
入力電源に正側端子が接続され、負側端子が前記回路グランドに接続されて電源を生成する第2電源回路(20)と、
この第2電源回路の電源出力端子と前記回路グランドとの間に接続され、且つ共通接続点が前記電流検出用抵抗の他端に接続されて、前記オペアンプの出力信号のレベル変化に応じて導通状態が相反的に制御される電源側スイッチング素子(21)及びグランド側スイッチング素子(22)の直列回路と、
前記共通接続点の電圧に基づいて、前記電流検出用抵抗に流れる電流を検出する電流検出回路(19)と、
前記電流検出用スイッチング素子の電位基準側導通端子の電圧と閾値電圧とを比較して、前者が後者を上回ると過電流を検出する過電流検出回路(34)とを備えることを特徴とするスイッチング素子の駆動装置。 - 前記過電流検出回路を第1過電流検出回路(34)として、
前記電源側スイッチング素子及びグランド側スイッチング素子の共通接続点に接続される前記電流検出用抵抗の一端の電圧と閾値電圧とを比較して、前者が後者を上回ると過電流を検出する第2過電流検出回路(42)を備えることを特徴とする請求項1記載のスイッチング素子の駆動装置。 - 前記電流検出用抵抗及び前記電流検出回路の共通接続点と、前記基準グランドとの間に配置される常閉型のスイッチ回路(52)を備え、
前記オペアンプは、外部より入力される、電流検出タイミングを示す検出信号がイネーブルになる期間のみ動作するように構成され、
前記スイッチ回路は、前記検出信号がイネーブルになる期間にオフされることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。 - 前記電流検出用抵抗及び前記電流検出回路の共通接続点と、前記スイッチ回路との間に電圧調整用の抵抗素子(62)を直列に接続したことを特徴とする請求項3記載のスイッチング素子の駆動装置。
- 前記過電流検出回路における閾値電圧を、前記スイッチ回路がオフされるタイミングで変更する閾値変更手段(72)を備えたことを特徴とする請求項4記載のスイッチング素子の駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062521A JP6432412B2 (ja) | 2015-03-25 | 2015-03-25 | スイッチング素子の駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062521A JP6432412B2 (ja) | 2015-03-25 | 2015-03-25 | スイッチング素子の駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181881A JP2016181881A (ja) | 2016-10-13 |
JP6432412B2 true JP6432412B2 (ja) | 2018-12-05 |
Family
ID=57132102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015062521A Active JP6432412B2 (ja) | 2015-03-25 | 2015-03-25 | スイッチング素子の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6432412B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01227520A (ja) * | 1988-03-07 | 1989-09-11 | Nippon Denso Co Ltd | 電力用半導体装置 |
US5646520A (en) * | 1994-06-28 | 1997-07-08 | National Semiconductor Corporation | Methods and apparatus for sensing currents |
JP3228411B2 (ja) * | 1998-03-16 | 2001-11-12 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
JPH11299218A (ja) * | 1998-04-17 | 1999-10-29 | Mitsubishi Electric Corp | 過電流検出機能付絶縁ゲート型半導体装置 |
JP2006158067A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 電源ドライバ回路 |
JP5044448B2 (ja) * | 2008-03-03 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 電源スイッチ回路 |
US8803508B2 (en) * | 2009-10-20 | 2014-08-12 | Mitsubishi Electric Corporation | Semiconductor device and error detector |
JP5979570B2 (ja) * | 2013-07-10 | 2016-08-24 | パナソニックIpマネジメント株式会社 | 半導体装置、及びそれを用いたインバータ |
-
2015
- 2015-03-25 JP JP2015062521A patent/JP6432412B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181881A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486139B2 (ja) | デッドタイム調整回路 | |
US8183807B2 (en) | Method of driving DC motor and related circuit for avoiding reverse current | |
US8497671B2 (en) | Load driving device with over current protection | |
US20090128106A1 (en) | Power supply controller and semiconductor device | |
JP4717449B2 (ja) | スイッチング・レギュレータ回路 | |
US9350347B2 (en) | Level shift circuit and DC-DC converter for using the same | |
US10148184B2 (en) | Multiphase converter | |
US8836294B2 (en) | Switching regulator and control circuit and method therefor | |
US9722587B2 (en) | Power supply circuit | |
JP4775044B2 (ja) | スイッチングレギュレータ | |
TW201444259A (zh) | 電源設備 | |
JP2009075957A (ja) | 電源回路および半導体装置 | |
JP5839863B2 (ja) | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
CN109412477B (zh) | 转子位置检测*** | |
WO2016203691A1 (ja) | スイッチング素子の駆動装置 | |
JP2017017688A (ja) | 電界効果トランジスタを備えたパワー半導体回路 | |
JP2007027465A (ja) | リニアソレノイドの駆動回路 | |
JP6432412B2 (ja) | スイッチング素子の駆動装置 | |
US8786162B2 (en) | Device for driving a piezoelectric element | |
JP2005110366A (ja) | ドライブ回路 | |
JP6202208B2 (ja) | パワー半導体素子の電流検出装置 | |
JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
US8604758B1 (en) | Control circuit for switching power supply | |
JP2012049664A (ja) | 過電流検出装置 | |
JP6476890B2 (ja) | スイッチング素子の駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181022 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6432412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |