JP6431427B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP6431427B2
JP6431427B2 JP2015073718A JP2015073718A JP6431427B2 JP 6431427 B2 JP6431427 B2 JP 6431427B2 JP 2015073718 A JP2015073718 A JP 2015073718A JP 2015073718 A JP2015073718 A JP 2015073718A JP 6431427 B2 JP6431427 B2 JP 6431427B2
Authority
JP
Japan
Prior art keywords
film
substrate
photoresist film
pattern
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015073718A
Other languages
English (en)
Other versions
JP2016194560A (ja
Inventor
真 会田
真 会田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015073718A priority Critical patent/JP6431427B2/ja
Priority to US14/844,152 priority patent/US9437477B1/en
Publication of JP2016194560A publication Critical patent/JP2016194560A/ja
Application granted granted Critical
Publication of JP6431427B2 publication Critical patent/JP6431427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
溝や穴などの凹部を有する基板上にフォトレジスト塗布膜を形成する場合、凹部が深くなるほど好適な塗布膜を形成することが難しくなる。例えば、低濃度の塗布液を使用すると、塗布膜の表面を平坦にすることが難しい。一方、高濃度の塗布液を使用すると、凹部内に空隙のある塗布膜が形成される可能性がある。これらの場合、フォトレジスト塗布膜から好適なレジストパターンを形成できないことが問題となる。
また、凹部の底部の基板内にイオンを注入するためのマスクとしてこのレジスト膜を使用する場合、凹部内のレジスト膜を除去してレジストパターンを形成する必要がある。この場合、凹部の底部付近のレジスト膜を十分に現像して除去する必要がある。しかしながら、凹部が深いと、凹部の底部付近のレジスト膜が十分に現像されず、凹部の底部にレジスト膜が残存してしまう可能性がある。そのため、この場合にも好適なレジストパターンを形成できないことが問題となる。
特開２００８−１１４１９５号公報 特開２００８−１４９２８３号公報
凹部を有する基板上に好適なパターンを形成することが可能なパターン形成方法を提供する。
一の実施形態によれば、パターン形成方法は、凸部と凹部とを有する基板上に、前記凸部の上端が露出するように第１膜を形成することを含む。前記方法はさらに、前記第１膜上に、前記凸部の上端を覆うように感光性の第２膜を形成することを含む。前記方法はさらに、前記第２膜を露光することを含む。前記方法はさらに、前記第２膜を現像液により現像して、前記第２膜から第２パターンを形成することを含む。前記方法はさらに、前記第２パターンから露出した前記第１膜を液体により溶解除去して、前記第１膜から第１パターンを形成することを含む。
第１実施形態のパターン形成方法を示す断面図(1/2)である。 第１実施形態のパターン形成方法を示す断面図(2/2)である。 第１実施形態の比較例のパターン形成方法を示す断面図(1/2)である。 第１実施形態の比較例のパターン形成方法を示す断面図(2/2)である。 第１実施形態の変形例のパターン形成方法を示す断面図である。 第１実施形態の変形例のパターン形成方法を示す断面図である。 第２実施形態のパターン形成方法を示す断面図である。 第３実施形態のパターン形成方法を示す断面図(1/2)である。 第３実施形態のパターン形成方法を示す断面図(2/2)である。 第４実施形態のパターン形成方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１および図２は、第１実施形態のパターン形成方法を示す断面図である。
まず、１つ以上の凸部１ａと１つ以上の凹部１ｂとを有する基板１を形成する（図１(ａ)）。基板１の例は、半導体基板と、半導体基板上に形成された１つ以上の被加工層とを含む被加工基板である。凹部１ｂの例は、基板１に形成された溝や穴である。本実施形態の凸部１ａの高さや凹部１ｂの深さは、凸部１ａの幅や凹部１ｂの幅に比べて大きな値に設定されている。
図１(ａ)は、基板１の主面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の主面に垂直なＺ方向を示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
本実施形態の基板１は、どのような形状の凸部１ａや凹部１ｂを有していてもよい。基板１は例えば、Ｙ方向に線状に延びる複数の凸部１ａと、Ｙ方向に線状に延びる複数の凹部１ｂとを有していてもよい。また、基板１は例えば、Ｚ方向に棒状に延びる複数の凸部１ａと、これらの凸部１ａを取り囲む１つの凹部１ｂとを有していてもよい。この場合、図１(ａ)は、１つの凹部１ｂの複数の部分を示している。逆に、基板１は例えば、Ｚ方向に筒状に延びる複数の凹部１ｂと、これらの凹部１ｂを取り囲む１つの凸部１ａとを有していてもよい。この場合、図１(ａ)は、１つの凸部１ａの複数の部分を示している。
次に、スピンコート法により基板１上に塗布膜２を形成する（図１(ｂ)）。具体的には、塗布膜２は、基板１の中心にノズルから塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により塗布液を固化することで形成される。本実施形態の塗布膜２は、凸部１ａの上端（上面）が露出するように凹部１ｂ内に形成される。塗布膜２は、第１膜の例である。以下、塗布膜２用の塗布液を、第１塗布液と呼ぶ。
本実施形態の第１塗布液は、水溶性樹脂を含有している。そのため、塗布膜２は水溶性樹脂となる。塗布膜２の水に対する溶解性は高いことが望ましい。また、本実施形態の第１塗布液は、低い粘度を有している。第１塗布液は、後述する第２塗布液（フォトレジスト膜３用の塗布液）よりも低い粘度を有することが望ましい。本実施形態の第１塗布液の粘度は、４ｃＰ（センチポアズ）以下であり、例えば２〜３ｃＰである。本実施形態においては、粘度の低い第１塗布液を使用することで、凸部１ａの上面に第１塗布液が残存することや、凹部１ｂ内に空隙が残存することを抑制することが可能となる。本実施形態の塗布膜２は、後述するフォトレジスト膜３とは異なり非感光性である。本実施形態の第１塗布液の粘度は、第１粘度の例である。
次に、スピンコート法により基板１上に塗布膜２を介してフォトレジスト膜３を形成する（図１(ｃ)）。具体的には、フォトレジスト膜３は、基板１の中心にノズルから塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により塗布液を固化することで形成される。本実施形態のフォトレジスト膜３は、凸部１ａの上端（上面）を覆うように凹部１ｂ内や凸部１ａ上に形成される。フォトレジスト膜３は、感光性の第２膜の例である。以下、フォトレジスト膜３用の塗布液を、第２塗布液と呼ぶ。
本実施形態の第２塗布液は、第１塗布液よりも高い粘度を有している。本実施形態の第２塗布液の粘度は、４ｃＰよりも大きく、例えば１０〜１００ｃＰである。本実施形態の第２塗布液の粘度は、第２粘度の例である。本実施形態のフォトレジスト膜３は、ポジ型であるが、ネガ型としてもよい。
次に、露光装置からの光によりフォトレジスト膜３を露光する（図２(ａ)）。符号Ｒａ、Ｒｂは、基板１上の第１および第２領域を示す。本実施形態においては、第２領域Ｒｂ内のフォトレジスト膜３が露光される。その後、基板１のベーク処理が行われる。
次に、フォトレジスト膜３を現像液により現像する（図２(ａ)）。これにより、第２領域Ｒｂ内のフォトレジスト膜３が現像液により溶解除去される。その結果、第１領域Ｒａ内のフォトレジスト膜３からレジストパターン３ａが形成される。本実施形態の現像液は、濃度２．３８％のＴＭＡＨ（水化テトラメチルアンモニウム）水溶液である。レジストパターン３ａは、第２パターンの例である。
第２領域Ｒｂ内のフォトレジスト膜３が溶解除去されると、第２領域Ｒｂ内の塗布膜２がフォトレジスト膜３から露出する。その結果、第２領域Ｒｂ内の塗布膜２が、現像液に晒される。本実施形態の塗布膜２は水溶性であるため、現像液に溶解する。よって、第２領域Ｒｂ内のフォトレジスト膜３が現像液により溶解除去されると、第２領域Ｒｂ内の塗布膜２もこの現像液により溶解除去される（図２(ｂ)）。一方、第１領域Ｒａ内の塗布膜２は、レジストパターン３ａにより覆われているため、現像液には晒されず、現像液により溶解除去されない。その結果、第１領域Ｒａ内の塗布膜２から塗布膜パターン２ａが形成される。塗布膜パターン２ａは、第１パターンの例である。
このようにして、第１領域Ｒａ内の凹部１ｂが覆われ、第２領域Ｒｂ内の凹部１ｂが露出した塗布膜パターン２ａおよびレジストパターン３ａを形成することができる。これらのパターン２ａ、３ａは例えば、第２領域Ｒｂ内の凹部１ｂの底部の基板１内にイオンを注入するためのマスクとして使用可能である。このような処理の具体例については、後述する。
図３および図４は、第１実施形態の比較例のパターン形成方法を示す断面図である。
図３(ａ)は、スピンコート法により基板１上に直接形成されたフォトレジスト膜３を示している。この場合、低濃度の第２塗布液を使用すると、フォトレジスト膜３の表面Ｓを平坦にすることが難しい（図３(ｂ)）。一方、高濃度の第２塗布液を使用すると、凹部１ｂ内に空隙４のあるフォトレジスト膜３が形成される可能性がある（図３(ｃ)）。
図４(ａ)では、このフォトレジスト膜３の露光および現像により、第２領域Ｒｂ内のフォトレジスト膜３が除去されている。この場合、第２領域Ｒｂ内の凹部１ｂの底部付近のフォトレジスト膜３を十分に現像して除去する必要がある。しかしながら、凹部１ｂが深いと、凹部１ｂの底部付近のフォトレジスト膜３が十分に現像されず、凹部１ｂの底部にフォトレジスト膜３が残存してしまう可能性がある（図４(ｂ)）。符号Ｋは、凹部１ｂの底部に残存したフォトレジスト膜３の残渣を示す。
一方、本実施形態においては、基板１上に塗布膜２を介してフォトレジスト膜３を形成する。よって、本実施形態によれば、例えば低粘度の塗布膜２を使用することで、空隙４の発生を抑制することができる。また、本実施形態によれば、塗布膜２により凹部１ｂを部分的に埋め込んでからフォトレジスト膜３を凹部１ｂに埋め込むことで、フォトレジスト膜３の表面Ｓの凹凸を抑制することができる。また、本実施形態によれば、凹部１ｂの底部付近の塗布膜２を露光する必要がないため、凹部１ｂの底部の残渣Ｋの発生を抑制することが可能となる。
このように、本実施形態によれば、凹部１ｂを有する基板１上に、空隙４、表面Ｓの凹凸、残渣Ｋなどが抑制された好適なパターン２ａ、３ａを形成することが可能となる。これにより、半導体装置の欠陥を低減することや、フォトレジスト塗布液の濃度を低減することが可能となる。高濃度のフォトレジスト塗布液は一般に高価であるため、本実施形態によれば、フォトレジスト塗布液のコストを削減することで、半導体装置の製造コストを低減することが可能となる。
図５は、第１実施形態の変形例のパターン形成方法を示す断面図である。
図５(ａ)は、基板１の一例を示している。図５(ａ)の基板１は、下地基板１１と、複数の絶縁層１２と、複数の配線層１３とを含んでいる。図５(ａ)の基板１はさらに、各三次元メモリ素子ＭＥの第１のメモリ絶縁膜１４と、電荷蓄積層１５と、第２のメモリ絶縁膜１６と、チャネル半導体層１７とを含んでいる。図５(ａ)の基板１はさらに、複数の三次元メモリ素子ＭＥを覆う絶縁膜１８を含んでいる。
基板１の各凸部１ａは、絶縁層１２、配線層１３、第１のメモリ絶縁膜１４、電荷蓄積層１５、第２のメモリ絶縁膜１６、チャネル半導体層１７、および絶縁膜１８により形成されている。絶縁層１２と配線層１３は、下地基板１１上に交互に積層されている。第１のメモリ絶縁膜１４、電荷蓄積層１５、第２のメモリ絶縁膜１６、およびチャネル半導体層１７は、絶縁層１２および配線層１３の側面に順に形成されている。
図５(ａ)は、第１領域Ｒａ内の凹部１ｂが覆われ、第２領域Ｒｂ内の凹部１ｂが露出するようにパターニングされた塗布膜２およびフォトレジスト膜３を示している。本変形例では、これらの塗布膜２とフォトレジスト膜３をマスクとして使用して、第２領域Ｒｂ内の凹部１ｂの底部の基板１内にＮ型不純物イオンを注入する（図５(ａ)）。
図５(ｂ)は、第３領域Ｒａ’内の凹部１ｂが覆われ、第４領域Ｒｂ’内の凹部１ｂが露出するようにパターニングされた塗布膜２’およびフォトレジスト膜３’を示している。塗布膜２’およびフォトレジスト膜３’は、塗布膜２およびフォトレジスト膜３と同様の処理により形成可能である。第３および第４領域Ｒａ’、Ｒｂ’はそれぞれ、第２および第１領域Ｒｂ、Ｒａと一致していてもよいし、第２および第１領域Ｒｂ、Ｒａと相違していてもよい。本変形例ではさらに、これらの塗布膜２’とフォトレジスト膜３’をマスクとして使用して、第４領域Ｒｂ’内の凹部１ｂの底部の基板１内にＰ型不純物イオンを注入する（図５(ｂ)）。
本変形例では次に、基板１の全面に層間絶縁膜１９を形成し、層間絶縁膜１９に開口を形成し、開口内にプラグ配線２０を形成する（図５(ｃ)）。図５(ｃ)は、凹部１ｂの底部の基板１に電気的に接続されたプラグ配線２０や、チャネル半導体層１７に電気的に接続されたプラグ配線２０を示している。なお、本変形例では、図５(ａ)および図５(ｂ)の工程以降で基板１をアニールすることにより、Ｎ型およびＰ型不純物イオンを活性化する。その結果、凹部１ｂの底部の基板１内にＮ型およびＰ型拡散層が形成される。
図６は、第１実施形態の変形例のパターン形成方法を示す断面図である。
図６は、基板１の別の一例を示している。図６の基板１は、凸部１ａと凹部１ｂが高密度に設けられた領域Ｄａと、凸部１ａと凹部１ｂが低密度に設けられた領域Ｄｂとを備えている。本実施形態のパターン形成方法は、このような基板１にも適用可能である。領域Ｄａ、Ｄｂの例は、ＮＡＮＤフラッシュメモリのメモリセル領域と周辺回路領域である。
以上のように、本実施形態においては、凹部１ｂを有する基板１上に塗布膜２を介してフォトレジスト膜３を形成する。そして、本実施形態においては、フォトレジスト膜３を露光し、フォトレジスト膜３の現像によりレジストパターン３ａを形成し、塗布膜２の溶解除去により塗布膜パターン２ａを形成する。これにより、本実施形態においては、凹部１ｂを有する基板１上に好適なパターン２ａ、３ａを形成することが可能となる。
（第２実施形態）
図７は、第２実施形態のパターン形成方法を示す断面図である。
まず、第１実施形態と同様に基板１を形成する（図７(ａ)）。次に、基板１上に塗布膜２を形成する前に、基板１の表面を親水化する。図７(ａ)の符号Ｐａは、基板１の表面の親水化処理を模式的に示している。
次に、スピンコート法により基板１上に塗布膜２を形成する（図７(ｂ)）。具体的には、塗布膜２は、基板１上に第１塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により第１塗布液を固化することで形成される。
本実施形態の第１塗布液の溶媒は、水である。よって、第１塗布液の基板１に対する濡れ性は、上述の親水化処理により向上させることができる。本実施形態によれば、親水化処理により塗布膜２の良好な被覆性を実現することができる。
次に、基板１上にフォトレジスト膜３を形成する前に、基板１および塗布膜２の表面を疎水化する。図７(ｂ)の符号Ｐｂは、基板１および塗布膜２の表面の疎水化処理を模式的に示している。疎水化処理は例えば、ＨＭＤＳ（ヘキサメチルジシラザン）を用いて行われる。
その後、本実施形態では、図１(ｃ)〜図２(ｂ)の工程が行われる。例えば、フォトレジスト膜３は、基板１上に第２塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により第２塗布液を固化することで形成される。
本実施形態の第２塗布液の溶媒は、一般的なフォトレジスト膜用の塗布液と同様に、有機溶媒である。よって、第２塗布液の基板１および塗布膜２に対する濡れ性は、上述の疎水化処理により向上させることができる。本実施形態によれば、疎水化処理によりフォトレジスト膜３の良好な密着性を実現することができる。
以上のように、本実施形態によれば、親水化処理および疎水化処理により、好適な塗布膜２およびフォトレジスト膜３を形成することが可能となる。
（第３実施形態）
図８および図９は、第３実施形態のパターン形成方法を示す断面図である。本実施形態では、塗布膜２およびフォトレジスト膜３の代わりに、第１および第２のフォトレジスト膜５、６が使用される。
まず、第１実施形態と同様に基板１を形成する（図８(ａ)）。
次に、スピンコート法により基板１上に第１のフォトレジスト膜５を形成する（図８(ｂ)）。具体的には、第１のフォトレジスト膜５は、基板１の中心にノズルから塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により塗布液を固化することで形成される。本実施形態の第１のフォトレジスト膜５は、凸部１ａの上端が露出するように凹部１ｂ内に形成される。第１のフォトレジスト膜５は、感光性の第１膜の例である。以下、第１のフォトレジスト膜５用の塗布液を、第１塗布液と呼ぶ。
本実施形態の第１塗布液は、低い粘度を有している。第１塗布液は、後述する第２塗布液（第２のフォトレジスト膜６用の塗布液）よりも低い粘度を有することが望ましい。本実施形態の第１塗布液の粘度は、４ｃＰ以下であり、例えば２〜３ｃＰである。本実施形態においては、粘度の低い第１塗布液を使用することで、凸部１ａの上面に第１塗布液が残存することや、凹部１ｂ内に空隙が残存することを抑制することが可能となる。本実施形態の第１塗布液の粘度は、第１粘度の例である。本実施形態の第１のフォトレジスト膜５の水に対する溶解性は高いことが望ましい。また、本実施形態の第１のフォトレジスト膜５は、ポジ型でもネガ型でもよい。
次に、スピンコート法により基板１上に第１のフォトレジスト膜５を介して第２のフォトレジスト膜６を形成する（図８(ｃ)）。具体的には、第２のフォトレジスト膜６は、基板１の中心にノズルから塗布液を滴下し、基板１を回転させた後、基板１のベーク処理により塗布液を固化することで形成される。本実施形態の第２のフォトレジスト膜６は、凸部１ａの上端を覆うように凹部１ｂ内や凸部１ａ上に形成される。第２のフォトレジスト膜６は、感光性の第２膜の例である。以下、第２のフォトレジスト膜６用の塗布液を、第２塗布液と呼ぶ。
本実施形態の第２塗布液は、第１塗布液よりも高い粘度を有している。本実施形態の第２塗布液の粘度は、４ｃＰよりも大きく、例えば１０〜１００ｃＰである。本実施形態の第２塗布液の粘度は、第２粘度の例である。本実施形態の第２のフォトレジスト膜６は、ポジ型であるが、ネガ型としてもよい。
次に、露光装置からの光により第２のフォトレジスト膜６を露光する（図９(ａ)）。本実施形態においては、第２領域Ｒｂ内の第２フォトレジスト膜６が露光される。その後、基板１のベーク処理が行われる。
次に、第２のフォトレジスト膜６を現像液により現像する（図９(ａ)）。これにより、第２領域Ｒｂ内の第２のフォトレジスト膜６が現像液により溶解除去される。その結果、第１領域Ｒａ内の第２のフォトレジスト膜６から第２のレジストパターン６ａが形成される。本実施形態の現像液は、濃度２．３８％のＴＭＡＨ水溶液である。第２のレジストパターン６ａは、第２パターンの例である。
第２領域Ｒｂ内の第２のフォトレジスト膜６が溶解除去されると、第２領域Ｒｂ内の第１のフォトレジスト膜５が第２のフォトレジスト膜６から露出する。その結果、第２領域Ｒｂ内の第１のフォトレジスト膜５が、現像液に晒される。本実施形態の第１のフォトレジスト膜５は水溶性であるため、現像液に溶解する。よって、第２領域Ｒｂ内の第２のフォトレジスト膜６が現像液により溶解除去されると、第２領域Ｒｂ内の第１のフォトレジスト膜５もこの現像液により溶解除去される（図９(ｂ)）。一方、第１領域Ｒａ内の第１のフォトレジスト膜５は、第２のレジストパターン６ａにより覆われているため、現像液には晒されず、現像液により溶解除去されない。その結果、第１領域Ｒａ内の第１のフォトレジスト膜５から第１のレジストパターン５ａが形成される。第１のレジストパターン５ａは、第１パターンの例である。
このようにして、第１領域Ｒａ内の凹部１ｂが覆われ、第２領域Ｒｂ内の凹部１ｂが露出した第１および第２のレジストパターン５ａ、６ａを形成することができる。これらのパターン５ａ、６ａは例えば、上述のパターン２ａ、３ａと同様に、第２領域Ｒｂ内の凹部１ｂの底部の基板１内にイオンを注入するためのマスクとして使用可能である。
以上のように、本実施形態においては、基板１上に第１のフォトレジスト膜５を介して第２のフォトレジスト膜６を形成する。そして、本実施形態においては、第２のフォトレジスト膜６を露光し、第２のフォトレジスト膜６の現像により第２のレジストパターン６ａを形成し、第１のフォトレジスト膜５の溶解除去により第１のレジストパターン５ａを形成する。これにより、本実施形態においては、凹部１ｂを有する基板１上に好適なパターン５ａ、６ａを形成することが可能となる。本実施形態においては、第１膜と第２膜が共にフォトレジスト膜であるため、第１膜と第２膜を同じチャンバ内で形成することが可能である。
なお、図９(ａ)の露光では、第２のフォトレジスト膜６と共に第１のフォトレジスト膜５も露光してもよい。この場合、第２のフォトレジスト膜６がポジ型であれば、第１のフォトレジスト膜５もポジ型とすることが望ましい。また、第２のフォトレジスト膜６がネガ型であれば、第１のフォトレジスト膜５もネガ型とすることが望ましい。これにより、図９(ｂ)の工程で、第１のフォトレジスト膜５をより溶解除去しやすくなる。
（第４実施形態）
図１０は、第４実施形態のパターン形成方法を示す断面図である。本実施形態では、ポジ型のフォトレジスト膜３の代わりに、ネガ型のフォトレジスト膜３が使用される。そのため、露光部分のフォトレジスト膜３ではなく、非露光部分のフォトレジスト膜３が溶解除去される。
まず、図１(ａ)〜図１(ｃ)の工程を実行する。
次に、露光装置からの光によりフォトレジスト膜３を露光する（図１０(ａ)）。本実施形態においては、第２領域Ｒｂ内のフォトレジスト膜３が露光される。その後、基板１のベーク処理が行われる。
次に、フォトレジスト膜３を現像液により現像する（図１０(ａ)）。本実施形態のフォトレジスト膜３は、ネガ型である。よって、第１領域Ｒａ内のフォトレジスト膜３が現像液により溶解除去される。その結果、第２領域Ｒｂ内のフォトレジスト膜３からレジストパターン３ｂが形成される。本実施形態の現像液は、酢酸ブチルである。レジストパターン３ｂは、第２パターンの例である。
第１領域Ｒａ内のフォトレジスト膜３が溶解除去されると、第１領域Ｒａ内の塗布膜２がフォトレジスト膜３から露出する。その結果、第１領域Ｒａ内の塗布膜２が、現像液に晒される。しかしながら、本実施形態の塗布膜２は、酢酸ブチルには溶解しない。
次に、水を使用して基板１をリンスする（図１０(ｂ)）。水は、現像液と異なる液体の例である。本実施形態の塗布膜２は水溶性であるため水に溶解する。よって、第１領域Ｒａ内の塗布膜２は、水により溶解除去される。一方、第２領域Ｒｂ内の塗布膜２は、レジストパターン３ｂにより覆われているため、水には晒されず、水により溶解除去されない。その結果、第２領域Ｒｂ内の塗布膜２から塗布膜パターン２ｂが形成される。塗布膜パターン２ｂは、第１パターンの例である。
このようにして、第２領域Ｒｂ内の凹部１ｂが覆われ、第１領域Ｒａ内の凹部１ｂが露出した塗布膜パターン２ｂおよびレジストパターン３ｂを形成することができる。これらのパターン２ｂ、３ｂは例えば、第１領域Ｒａ内の凹部１ｂの底部の基板１内にイオンを注入するためのマスクとして使用可能である。
本実施形態によれば、第１実施形態と同様に、凹部１ｂを有する基板１上に好適なパターン２ｂ、３ｂを形成することが可能となる。なお、本実施形態のパターン形成方法に対しては、第２実施形態の親水化処理および疎水化処理を適用してもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、１ａ：凸部、１ｂ：凹部、２：塗布膜、２ａ、２ｂ：塗布膜パターン、
３：フォトレジスト膜、３ａ、３ｂ：レジストパターン、４：空隙、
５：第１のフォトレジスト膜、５ａ：第１のレジストパターン、
６：第２のフォトレジスト膜、６ａ：第２のレジストパターン、
１１：下地基板、１２：絶縁層、１３：配線層、１４：第１のメモリ絶縁膜、
１５：電荷蓄積層、１６：第２のメモリ絶縁膜、１７：チャネル半導体層、
１８：絶縁膜、１９：層間絶縁膜、２０：プラグ配線

Claims (6)

  1. 凸部と凹部とを有する基板上に、第１粘度を有する第１塗布液を用いて、前記凸部の上端が露出するように第１膜を形成し、
    前記第１膜上に、前記第１粘度よりも高い第２粘度を有する第２塗布液を用いて、前記凸部の上端を覆うように感光性の第２膜を形成し、
    前記第２膜を露光し、
    前記第２膜を現像液により現像して、前記第２膜の非露光領域または露光領域のいずれか一方に第２パターンを形成し、
    前記第２パターンから露出した前記第１膜を、第１パターンに対して溶解性を有し、かつ、前記第２パターンに対して溶解性を有さない溶液により溶解除去して、前記第１膜から前記第１パターンを形成する、
    ことを含むパターン形成方法。
  2. 前記第１膜の形成前に、前記基板の表面を親水化することを含む、請求項１に記載のパターン形成方法。
  3. 前記第２膜の形成前に、前記基板および前記第１膜の表面を疎水化することを含む、請求項１または２に記載のパターン形成方法。
  4. 前記第１膜は、非感光性である、請求項１から３のいずれか１項に記載のパターン形成方法。
  5. 前記溶液は、前記現像液である、請求項１から４のいずれか１項に記載のパターン形成方法。
  6. さらに、前記第１および第２パターンをマスクとして使用して、前記凹部の底部の前記基板内にイオンを注入することを含む、請求項１から５のいずれか１項に記載のパターン形成方法。
JP2015073718A 2015-03-31 2015-03-31 パターン形成方法 Active JP6431427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015073718A JP6431427B2 (ja) 2015-03-31 2015-03-31 パターン形成方法
US14/844,152 US9437477B1 (en) 2015-03-31 2015-09-03 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015073718A JP6431427B2 (ja) 2015-03-31 2015-03-31 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2016194560A JP2016194560A (ja) 2016-11-17
JP6431427B2 true JP6431427B2 (ja) 2018-11-28

Family

ID=56878255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015073718A Active JP6431427B2 (ja) 2015-03-31 2015-03-31 パターン形成方法

Country Status (2)

Country Link
US (1) US9437477B1 (ja)
JP (1) JP6431427B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919614A (zh) * 2018-07-20 2018-11-30 湘能华磊光电股份有限公司 图形化衬底的方法
CN116643453B (zh) * 2023-07-25 2023-11-10 捷捷微电(南通)科技有限公司 一种基于半导体器件的光刻方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158245A (ja) 1991-12-03 1993-06-25 Fujitsu Ltd 半導体装置の製造方法
JP3824334B2 (ja) * 1995-08-07 2006-09-20 東京応化工業株式会社 シリカ系被膜形成用塗布液及び被膜形成方法
JP2003309172A (ja) * 2002-04-17 2003-10-31 Nec Electronics Corp デュアルダマシンプロセスにおけるパターン形成方法
JP2008114195A (ja) 2006-11-08 2008-05-22 Tokyo Ohka Kogyo Co Ltd 平坦化塗布方法
JP2008149283A (ja) 2006-12-19 2008-07-03 Tokyo Ohka Kogyo Co Ltd 塗膜形成方法
JP2009283713A (ja) 2008-05-22 2009-12-03 Mitsumi Electric Co Ltd レジスト塗布方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016194560A (ja) 2016-11-17
US9437477B1 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US9711457B2 (en) Semiconductor devices with recessed interconnects
JP2004179254A (ja) 半導体装置の製造方法
JP6015969B2 (ja) 回路基板の形成方法
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP6431427B2 (ja) パターン形成方法
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
US20130220970A1 (en) Method for fabricating template
TWI538015B (zh) 半導體元件的製作方法
JP2007110069A (ja) コンタクトホール形成方法
KR20100078947A (ko) 반도체 소자의 제조방법
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP2011134994A (ja) マスクの製造方法、及び半導体装置の製造方法
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
JP6486137B2 (ja) 半導体装置の製造方法
JP2006148003A (ja) 半導体装置の製造方法及び半導体装置
TWI449085B (zh) 半導體元件的製程方法
JP2008135649A (ja) 半導体装置の製造方法
US10916427B2 (en) Forming contact holes using litho-etch-litho-etch approach
KR101073134B1 (ko) 스페이서패터닝을 이용한 매립패턴 형성 방법
JP2008118093A (ja) 半導体素子の製造方法
JP2010010270A (ja) 半導体装置の製造方法
TWI571907B (zh) 開口結構及其製造方法以及內連線結構
KR100827490B1 (ko) 반도체 소자의 제조 방법
KR101067885B1 (ko) 반도체 소자의 형성 방법
KR101143632B1 (ko) 반도체소자의 스토리지노드 컨택홀 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181102

R150 Certificate of patent or registration of utility model

Ref document number: 6431427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350