JP6305269B2 - 加工方法 - Google Patents
加工方法 Download PDFInfo
- Publication number
- JP6305269B2 JP6305269B2 JP2014162183A JP2014162183A JP6305269B2 JP 6305269 B2 JP6305269 B2 JP 6305269B2 JP 2014162183 A JP2014162183 A JP 2014162183A JP 2014162183 A JP2014162183 A JP 2014162183A JP 6305269 B2 JP6305269 B2 JP 6305269B2
- Authority
- JP
- Japan
- Prior art keywords
- workpiece
- street
- dielectric constant
- low dielectric
- constant insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 35
- 238000001312 dry etching Methods 0.000 claims description 31
- 238000001039 wet etching Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 238000001035 drying Methods 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Landscapes
- Dicing (AREA)
Description
本発明は、板状の被加工物を加工する加工方法に関する。
携帯電話に代表される小型軽量な電子機器では、ＩＣ等の電子回路（デバイス）を備えるデバイスチップが必須の構成となっている。デバイスチップは、例えば、シリコン等の材料でなる半導体基板の表面をストリートと呼ばれる複数の分割予定ラインで区画し、各領域にデバイスを形成した後、このストリートに沿って半導体基板を分割することで製造できる。
近年、デバイスの配線間をＬｏｗ−ｋ膜と呼ばれる低誘電率絶縁膜で絶縁する技術が実用化されている。配線間の絶縁にＬｏｗ−ｋ膜を用いることで、プロセスの微細化により配線の間隔が狭くなっても、配線間に生じる静電容量を小さく抑え、信号の遅延を抑制できる。これにより、デバイスの処理能力は高く維持される。
上述したＬｏｗ−ｋ膜は、複数の層を重ねて形成されており、その機械的強度は低い。そのため、例えば、半導体基板を切削ブレードで切削して分割すると、Ｌｏｗ−ｋ膜は半導体基板から剥離する。この問題に対し、レーザー光線を照射してＬｏｗ−ｋ膜の一部を除去した後に半導体基板を切削する加工方法が提案されている（例えば、特許文献１参照）。
この加工方法では、まず、半導体基板の表面側からストリートに沿ってレーザー光線を照射し、Ｌｏｗ−ｋ膜の一部をアブレーションで除去する。その後、Ｌｏｗ−ｋ膜が除去された領域を切削ブレードで切削すれば、Ｌｏｗ−ｋ膜の剥離の可能性を低く抑えながら半導体基板を分割できる。
ところで、半導体基板のストリートには、ＴＥＧ（Test Elements Group）と呼ばれるテスト用の素子が配置されることがある。この半導体基板の分割に上述の加工方法を適用すると、ＴＥＧに含まれる金属パターンでレーザー光線が遮られ、Ｌｏｗ−ｋ膜を適切に除去できない。レーザー光線の出力を高めればＬｏｗ−ｋ膜を除去できるが、その場合、デブリが飛散し易くなってデバイスチップの品質も低下してしまう。
この半導体基板を分割するために、プラズマエッチングを利用した加工方法を採用することも考えられる（例えば、特許文献２，３参照）。しかしながら、シリコン等の材料でなる半導体基板を加工するプラズマエッチングでは、ＴＥＧに含まれる金属パターンを適切に除去できない。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる加工方法を提供することである。
本発明によれば、半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の、該ストリート上の該低誘電率絶縁膜及び該金属パターンを除去する加工方法であって、被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、被加工物にウエットエッチング液を供給して該ストリート上に露出した金属パターンを除去するウエットエッチング工程と、該ウエットエッチング工程後の被加工物を洗浄液によって洗浄する洗浄工程と、該洗浄工程後の被加工物を乾燥させる乾燥工程と、該乾燥工程の後、被加工物のストリート上に露出した低誘電率絶縁膜をドライエッチングによって除去するドライエッチング工程と、を備え、該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去されて半導体基板が露出するまで、該ウエットエッチング工程と該洗浄工程と該乾燥工程と該ドライエッチング工程とを順次繰り返すことを特徴とする加工方法が提供される。
本発明において、該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去され半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って個々のデバイスチップに分割する分割工程を更に備えることが好ましい。
本発明に係る加工方法は、ストリート上に露出した金属パターンを除去するウエットエッチング工程と、被加工物を洗浄する洗浄工程と、被加工物を乾燥させる乾燥工程と、ストリート上に露出した低誘電率絶縁膜を除去するドライエッチング工程と、を繰り返し行うので、ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る加工方法は、マスク工程（図２（Ａ）参照）、ウエットエッチング工程（図２（Ｂ）参照）、洗浄工程、乾燥工程、ドライエッチング工程（図２（Ｃ）参照）、及び分割工程（図３（Ａ）及び図３（Ｂ）参照）を含む。
マスク工程では、低誘電率絶縁膜と金属パターンとが積層された被加工物が備えるデバイスの表面を表面保護部材で覆い、ストリートを露出させる。ウエットエッチング工程では、ストリートにおいて露出した金属パターンをウエットエッチングで除去する。
洗浄工程では、ウエットエッチング工程後の被加工物を洗浄液で洗浄する。乾燥工程では、洗浄工程後の被加工物を乾燥させる。ドライエッチング工程では、ストリートにおいて露出した低誘電率絶縁膜をドライエッチングで除去する。なお、ウエットエッチング工程、洗浄工程、乾燥工程、及びドライエッチング工程は、ストリートと重なる領域（ストリート上）の低誘電率絶縁膜及び金属パターンが除去されるまで繰り返される。
分割工程では、ストリートと重なる領域の低誘電率絶縁膜及び金属パターンが除去された被加工物を、ストリートに沿って複数のデバイスチップに分割する。以下、本実施形態に係る加工方法について詳述する。
まず、本実施形態の加工方法で加工される被加工物について説明する。図１（Ａ）は、被加工物の構成例を模式的に示す斜視図であり、図１（Ｂ）は、被加工物の構成例を模式的に示す断面図である。
図１（Ａ）及び図１（Ｂ）に示すように、本実施形態の被加工物１１は、シリコン等の半導体材料でなる円盤状の半導体基板１３を含む。半導体基板１３の上面（表面）１３ａ側は、中央のデバイス領域と、デバイス領域を囲む外周余剰領域とに分けられている。
デバイス領域は、格子状に配列されたストリート（分割予定ライン）１５でさらに複数の領域に区画されており、各領域にはＩＣ等のデバイス１７ａが形成されている。一方、ストリート１５と重なる領域には、図１（Ｂ）に示すように、テスト用の素子であるＴＥＧ（Test Elements Group）１７ｂが配置されている。
半導体基板１３の上面１３ａには、Ｌｏｗ−ｋ膜と呼ばれる複数の低誘電率絶縁膜１９と、配線等を構成する複数の金属パターン２１とが積層形成されている。この低誘電率絶縁膜１９及び金属パターン２１は、上述したデバイス１７ａ及びＴＥＧ１７ｂの一部を構成している。
本実施形態の加工方法では、まず、デバイス１７ａの表面をエッチングに耐性のある表面保護部材で覆い、ストリート１５を露出させるマスク工程を実施する。図２（Ａ）は、マスク工程後の被加工物を模式的に示す断面図である。
マスク工程では、まず、被加工物１１の表面側（半導体基板１３の上面１３ａ側）を、後述するウエットエッチング及びドライエッチングに耐性のあるネガ型又はポジ型のフォトレジストで被覆する。
次に、デバイス１７ａに対応して光を透過する透過パターン、又はデバイス１７ａに対応して光を遮蔽する遮蔽パターンを備えたフォトマスクを用い、被加工物１１の表面側を被覆するフォトレジストを露光、現像して表面保護部材２３を形成する。
このように、いわゆるフォトリソグラフィによって、デバイス１７ａの表面を、ウエットエッチング及びドライエッチングに耐性のある表面保護部材２３で覆い、ストリート１５を露出させることができる。なお、表面保護部材２３の形成方法は任意である。
例えば、デバイス１７ａに対応する複数の開口を備えたテンプレートを用い、デバイス１７ａの表面に滴下したレジスト材を硬化させる方法等で表面保護部材２３を形成することもできる。
マスク工程の後には、ストリート１５において露出した金属パターン２１を除去するウエットエッチング工程を実施する。図２（Ｂ）は、ウエットエッチング工程後の被加工物１１を模式的に示す断面図である。このウエットエッチング工程では、金属パターン２１と反応するウエットエッチング液を被加工物１１の表面側に供給する。
ウエットエッチング液としては、例えば、フッ酸を含む混合液や、硝酸を含む混合液等を用いることができる。図２（Ｂ）に示すように、ストリート１５において露出した金属パターン２１が除去されると、ウエットエッチング工程は終了する。なお、このウエットエッチング工程では、少なくとも下層の低誘電率絶縁膜１９等が露出する程度に金属パターン２１を除去できれば良い。
ウエットエッチング工程の後には、被加工物１１を洗浄する洗浄工程を実施する。洗浄工程では、所定の洗浄液を被加工物１１の表面側に供給し、被加工物１１に残存したウエットエッチング液やエッチング残渣を除去する。この洗浄工程の後には、被加工物１１を乾燥させる乾燥工程を実施する。
乾燥工程の後には、ストリート１５において露出した低誘電率絶縁膜１９を除去するドライエッチング工程を実施する。図２（Ｃ）は、ドライエッチング工程後の被加工物１１を模式的に示す断面図である。
ドライエッチング工程では、まず、真空チャンバ（不図示）の処理空間に被加工物１１を搬入する。その後、処理空間を密閉して排気する。この状態で、ドライエッチング用のガスを所定の流量で供給しつつ、真空チャンバ内の一対の電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、被加工物１１をドライエッチング（プラズマエッチング）できる。
ドライエッチング用のガスとしては、例えば、ＳＦ６、ＣＦ４等に代表されるフッ素系のガスを用いることができる。電極に供給される電力やガスの流量等の条件は、低誘電率絶縁膜１９を適切に除去できる範囲で設定される。ストリート１５において露出した低誘電率絶縁膜１９が除去されると、ドライエッチング工程は終了する。なお、このドライエッチング工程では、少なくとも下層の金属パターン２１等が露出する程度に低誘電率絶縁膜１９を除去できれば良い。
上述のように、本実施形態の被加工物１１は、複数の低誘電率絶縁膜１９と、複数の金属パターン２１とが積層形成されている。そのため、ウエットエッチング工程及びドライエッチング工程をそれぞれ一度実施するだけでは、ストリート１５と重なる領域の低誘電率絶縁膜１９と金属パターン２１とを除去しきれない可能性が高い。
そこで、本実施形態の加工方法では、ストリート１５と重なる領域の低誘電率絶縁膜１９と金属パターン２１とが除去されるまで、ウエットエッチング工程、洗浄工程、乾燥工程、及びドライエッチング工程を繰り返す。図３（Ａ）は、ストリート１５と重なる領域の低誘電率絶縁膜１９と金属パターン２１とを除去した後の被加工物１１を模式的に示す断面図である。
図３（Ａ）に示すように、ストリート１５と重なる領域の低誘電率絶縁膜１９と金属パターン２１とを除去し、半導体基板１３の上面１３ａを露出させた後には、ストリート１５に沿って被加工物１１を分割する分割工程を実施する。図３（Ｂ）は、分割工程後の被加工物１１を模式的に示す断面図である。
本実施形態の分割工程では、ドライエッチングによって被加工物１１を分割する。具体的には、上述したドライエッチング工程と同様に、まず、被加工物１１を真空チャンバの処理空間内に搬入する。その後、処理空間を密閉して排気する。
この状態で、ドライエッチング用のガスを所定の流量で供給しつつ、真空チャンバ内に配置された一対の電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、ストリート１５において露出した半導体基板１３をドライエッチングできる。
ドライエッチング用のガスも、上述したドライエッチング工程と同様で良い。電極に供給される電力やガスの流量等の条件は、半導体基板１３を適切に加工できる範囲で設定される。図３（Ｂ）に示すように、被加工物１１がストリート１５に沿って複数のデバイスチップに分割されると、分割工程は終了する。なお、分割工程の終了後には、被加工物１１（デバイスチップ）の表面側に残存する表面保護部材２３をアッシング等の方法で除去すると良い。
以上のように、本実施形態に係る加工方法は、ストリート１５上に露出した金属パターン２１を除去するウエットエッチング工程と、被加工物１１を洗浄する洗浄工程と、被加工物１１を乾燥させる乾燥工程と、ストリート１５上に露出した低誘電率絶縁膜１９を除去するドライエッチング工程と、を繰り返し行うので、ストリート１５上の低誘電率絶縁膜１９及び金属パターン２１を適切に除去できる。
なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態の分割工程では、ドライエッチングによって被加工物１１を分割しているが、切削、レーザーアブレーション等の方法で被加工物１１を分割しても良い。
その他、上記実施形態に係る構成、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ 被加工物
１３ 半導体基板
１３ａ 上面（表面）
１５ ストリート（分割予定ライン）
１７ａ デバイス
１７ｂ ＴＥＧ
１９ 低誘電率絶縁膜
２１ 金属パターン
２３ 表面保護部材
１３ 半導体基板
１３ａ 上面（表面）
１５ ストリート（分割予定ライン）
１７ａ デバイス
１７ｂ ＴＥＧ
１９ 低誘電率絶縁膜
２１ 金属パターン
２３ 表面保護部材
Claims (2)
- 半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の、該ストリート上の該低誘電率絶縁膜及び該金属パターンを除去する加工方法であって、
被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、
被加工物にウエットエッチング液を供給して該ストリート上に露出した金属パターンを除去するウエットエッチング工程と、
該ウエットエッチング工程後の被加工物を洗浄液によって洗浄する洗浄工程と、
該洗浄工程後の被加工物を乾燥させる乾燥工程と、
該乾燥工程の後、被加工物のストリート上に露出した低誘電率絶縁膜をドライエッチングによって除去するドライエッチング工程と、を備え、
該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去されて半導体基板が露出するまで、該ウエットエッチング工程と該洗浄工程と該乾燥工程と該ドライエッチング工程とを順次繰り返すことを特徴とする加工方法。 - 該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去され半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って個々のデバイスチップに分割する分割工程を更に備えることを特徴とする請求項１に記載の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014162183A JP6305269B2 (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014162183A JP6305269B2 (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016039279A JP2016039279A (ja) | 2016-03-22 |
| JP6305269B2 true JP6305269B2 (ja) | 2018-04-04 |
Family
ID=55530116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014162183A Active JP6305269B2 (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6305269B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018110156A (ja) | 2016-12-28 | 2018-07-12 | キヤノン株式会社 | 半導体装置、その製造方法およびカメラ |
| KR102600001B1 (ko) * | 2018-10-18 | 2023-11-08 | 삼성전자주식회사 | 스크라이브 레인을 포함하는 반도체 칩 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4387007B2 (ja) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
| JP2001308036A (ja) * | 2000-04-25 | 2001-11-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2007027324A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4649531B1 (ja) * | 2009-12-08 | 2011-03-09 | 新光電気工業株式会社 | 電子装置の切断方法 |
-
2014
- 2014-08-08 JP JP2014162183A patent/JP6305269B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016039279A (ja) | 2016-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
| TWI655684B (zh) | 從晶圓背側及前側切割晶圓 | |
| JP4338650B2 (ja) | 半導体チップの製造方法 | |
| JP2007019386A (ja) | 半導体チップの製造方法 | |
| US9236264B2 (en) | Wafer processing method | |
| JP5473879B2 (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
| JP2013535114A5 (ja) | ||
| US10410923B2 (en) | Method of processing wafer | |
| US9252022B1 (en) | Patterning assist feature to mitigate reactive ion etch microloading effect | |
| JP6377449B2 (ja) | ウエーハの分割方法 | |
| US11901188B2 (en) | Method for improved critical dimension uniformity in a semiconductor device fabrication process | |
| JP6315470B2 (ja) | 分割方法 | |
| JP6305269B2 (ja) | 加工方法 | |
| JP2019114712A (ja) | 素子チップの製造方法 | |
| JP2016058578A (ja) | 分割方法 | |
| JP2005285853A (ja) | 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法 | |
| US9184059B2 (en) | Method for increasing pattern density | |
| JP2016039280A (ja) | 加工方法 | |
| CN109979879B (zh) | 半导体芯片制造方法 | |
| KR100669101B1 (ko) | 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 | |
| JP6062254B2 (ja) | ウエーハの加工方法 | |
| TWI771893B (zh) | 陣列式晶片的切割方法 | |
| JP6318046B2 (ja) | ウエーハの分割方法 | |
| CN106328511B (zh) | 半导体器件的电极制作方法 | |
| US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6305269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |